專利名稱：用于集成電路芯片的角結(jié)構(gòu)的制作方法
用于集成電路芯片的角結(jié)構(gòu)技術(shù)領(lǐng)域
本發(fā)明的具體實施例關(guān)于集成電路，并且尤其是有關(guān)用以保護封裝集成電路的芯片的角結(jié)構(gòu)。
背景技術(shù)：
許多集成電路(IC)芯片(芯片)皆設(shè)有蓋體，該蓋體基本上能夠包封IC芯片以及通常其他架置于封裝基板上的芯片。在電子檢測的過程中，一般會將力度施加于該封裝IC的頂側(cè)，以將位于該封裝基板的底部處的接點陣列夾定于一檢測固架上。視蓋體設(shè)計而定，封裝蓋體可將施加于該封裝IC頂側(cè)處的力度散布在該蓋體的周緣處，如此可避免力度直接地施加于IC芯片上，同時也可防止封裝基板出現(xiàn)彎曲，而這種彎曲會導(dǎo)致部分的接點無法交接于該檢測固架。然若需顯著力度方能夾固無蓋式封裝IC的接點陣列，則可能會產(chǎn)生芯片碎裂或焊燒斷裂問題。
一種避免芯片碎裂和焊燒斷裂問題的方式是在檢測過程中保持同時多個力度壓靠于IC芯片及封裝基板上。很不幸地，這種方法會導(dǎo)致檢測固架復(fù)雜化，特別是若在該封裝基板上表面架設(shè)有像芯片電容器的其他元件時尤為嚴重。故而可供檢測具有接點陣列的無蓋式封裝IC的技術(shù)確為所需要。發(fā)明內(nèi)容
在一具體實施例里，一種集成電路(IC),其可含有一基板,像是封裝基板或娃質(zhì)介置板；以及一 IC芯片，該芯片連附于該基板的第一表面的倒裝芯片。該IC芯片可具有一第一角、一第二角、一第三角及一第四角。該基板在一第二表面上可具有一接點陣列。一第一角結(jié)構(gòu)可為接附于該IC芯片并且能夠覆蓋至少該第一角。一第二角結(jié)構(gòu)可為接附于該IC芯片并且能夠覆蓋至少該第二角，以使該IC芯片的中央?yún)^(qū)域不被該第一角結(jié)構(gòu)與該第二角結(jié)構(gòu)所覆蓋。
在本具體實施例里，該第一角結(jié)構(gòu)可覆蓋該第三角，同時該第二角結(jié)構(gòu)可覆蓋該第四角。該第一角結(jié)構(gòu)可為含有一第一側(cè)壁局部的一第一邊緣角結(jié)構(gòu)，該第二角結(jié)構(gòu)可為含有一第二側(cè)壁局部的一第二邊緣角結(jié)構(gòu)。該第一側(cè)壁局部及該第二側(cè)壁局部分別可延伸至該基板的第一表面。一產(chǎn)品標記可位于該第一角結(jié)構(gòu)上。該IC芯片可為現(xiàn)場可程序化閘極陣列，并且在該現(xiàn)場可程序化閘極陣列上可進一步含有產(chǎn)品標記。一第三角結(jié)構(gòu)可覆蓋該第三角，同時一第四角結(jié)構(gòu)可覆蓋該第四角。該第一角結(jié)構(gòu)、第二角結(jié)構(gòu)、第三角結(jié)構(gòu)及第四角結(jié)構(gòu)可分別含有一或更多側(cè)壁局部。該一或更多側(cè)壁局部可延伸至該基板的第一表面。在側(cè)壁局部與該IC芯片的邊緣之間可出現(xiàn)有一間隔；并且在該側(cè)壁局部與該邊緣之間可出現(xiàn)有一底部填充物。
在該第一角結(jié)構(gòu)與該第二角結(jié)構(gòu)之間可將一電性兀件架置于該IC芯片上。該電性元件可為一第二 IC芯片。該基板可為一硅質(zhì)介置板，并且可進一步含有一封裝基板；同時，第二 IC芯片可連附 于該硅質(zhì)介置板的第一表面的倒裝芯片，并且該硅質(zhì)介置板可為架置于該封裝基板上。一第三角結(jié)構(gòu)可連附于該IC芯片；一第四角結(jié)構(gòu)可連附于該IC芯片；一第五角結(jié)構(gòu)可連附于該第二 IC芯片；一第六角結(jié)構(gòu)可連附于該第二 IC芯片；一第七角結(jié)構(gòu)可連附于該第二 IC芯片；并且一第八角結(jié)構(gòu)可連附于該第二 IC芯片。該IC芯片可為第一現(xiàn)場可程序化閘極陣列，并且該第二 IC芯片可為第二現(xiàn)場可程序化閘極陣列。在另一具體實施例中，一集成電路(IC)可含有一封裝基板；一第一 IC芯片,其可為一連附于該封裝基板的第一表面的倒裝芯片；一第二 IC芯片，其可為堆疊于該第一IC芯片上；一第一角結(jié)構(gòu)，其可在具有延伸至該封裝基板的第一表面的第一基腳的第一角處接附于該第二 IC芯片；以及一第二角結(jié)構(gòu)，其可在具有延伸至該封裝基板的第一表面的第二基腳的第二角處接附于該第二 IC芯片。該第一 IC芯片可薄于該第二 IC芯片。該第一 IC芯片可通過位于該第一 IC芯片與該第二 IC芯片之間的接點陣列所電性連接于該第二 IC
-H-* I I
心/T O在一具體實施例里，一種制造無蓋式封裝集成電路(IC)的方法可包含:將一 IC以倒裝芯片方式連附于一封裝基板的第一側(cè)上；將角結(jié)構(gòu)接附于該IC芯片的至少兩個角；將該無蓋式封裝IC放置在一檢測固架的檢測固架插槽上；以及令該無蓋式封裝IC的角結(jié)構(gòu)接觸于該檢測固架的工作壓機，以將接點陣列靠在該檢測固架的電性檢測接點陣列上而壓置于該封裝基板的第二側(cè)上。將一第二 IC以倒裝芯片方式連附于該封裝基板；以及將第二角結(jié)構(gòu)接附于該第二 IC芯片，其中接觸于該角結(jié)構(gòu)的步驟可包含接觸于該第二角結(jié)構(gòu)。在另一具體實施例里，一種制造集成電路(IC)的方法可包含:將一 IC以倒裝芯片方式連附于一基板的第一側(cè)上，其中該IC芯片具有一第一角、一第二角、一第三角和一第四角；將一第一角結(jié)構(gòu)接附于該IC芯片以覆蓋至少該第一角；以及將一第二角結(jié)構(gòu)接附于該IC芯片以覆蓋至少該第二角，使該IC芯片的中央?yún)^(qū)域不被該第一角結(jié)構(gòu)和該第二角結(jié)構(gòu)所覆蓋。該方法可進一步包 含將另一 IC以倒裝芯片方式連附于該基板的第一側(cè)；以及將該基板架置于封裝基板。此外，該方法可進一步包含將一第三角結(jié)構(gòu)接附于該IC芯片；將一第四角結(jié)構(gòu)接附于該IC芯片；將一第五角結(jié)構(gòu)接附于該另一 IC芯片；將一第六角結(jié)構(gòu)接附于該另一 IC芯片；將一第七角結(jié)構(gòu)接附于該另一 IC芯片；以及將一第八角結(jié)構(gòu)接附于該另一 IC芯片。該方法可進一步包含在該第一角結(jié)構(gòu)與該第二角結(jié)構(gòu)之間將一電性兀件架置于該IC芯片上。此外，該方法可進一步包含將該IC放置在一檢測固架的檢測固架插槽內(nèi)；以及令該IC的角結(jié)構(gòu)接觸于該檢測固架的工作壓機，以將接點陣列壓靠在該檢測固架的電性檢測接點陣列上而置于該封裝基板的第二側(cè)上。


圖1A為根據(jù)一具體實施例的封裝IC的平面圖；圖1B為圖1A封裝IC的局部的截面圖；圖2為根據(jù)另一具體實施例的封裝IC的平面圖；圖3A為根據(jù)另一具體實施例的封裝IC的平面圖；圖3B為圖3A封裝IC的截面圖；圖3C為根據(jù)一進一步具體實施例按照圖3A的封裝IC的側(cè)視圖；圖4為根據(jù)另一具體實施例的封裝IC的平面圖；圖5A為根據(jù)一具體實施例的復(fù)合封裝IC500的平面圖5B為圖5A封裝IC中沿截線D-D所取得的截面圖6為根據(jù)一具體實施例用以檢測封裝IC的檢測固架的截面圖7為根據(jù)另一具體實施例用以檢測封裝IC的檢測固架的截面圖8為根據(jù)一具體實施制造一 IC的制造工藝的流程圖9為適用于具體實施例的FPGA的平面圖。
具體實施方式
無蓋式倒裝芯片封裝IC的生產(chǎn)檢測通常會牽涉到將該封裝IC的接點陣列(即如球柵陣列或者焊接凸塊陣列)按壓至一檢測固架的相對應(yīng)釘床或彈針(pogo-pin)陣列內(nèi)的工作壓機。在傳統(tǒng)檢測流程中，該倒裝芯片IC是連附于一較大的封裝基板，并且該工作壓機靠在IC芯片上進行壓置。而封裝基板的卷扭或彎曲可能造成IC芯片的變形，從而導(dǎo)致電性或視覺失效。一具體實施例可含有對該(等)無蓋式封裝芯片的一或更多角或邊緣的支撐結(jié)構(gòu)，因此工作壓機可透過該(等)IC芯片的保護角，或是透過該支撐結(jié)構(gòu)，來產(chǎn)生力度，故而減低彎曲及其相關(guān)問題。
圖1A為根據(jù)一具體實施例的封裝IC100的平面圖。IC芯片102是以倒裝芯片方式架置(連附)于一封裝基板104。其他元件106，像芯片電容器，可為選擇性地架置在其上架置有該IC芯片102的封裝基板表面。該封裝基板的相反側(cè)(未予圖示)具有像是球柵陣列或者焊接凸塊陣列的接點陣列。該封裝基板104為多層式印刷線路板，例如具有一或更多經(jīng)圖型化的金屬及穿孔的覆層，可將該IC芯片的接點陣列連接于該封裝基板的底部上的相對應(yīng)接點。在一特定具體實施例里，該封裝基板是一硅質(zhì)介置板，其可與架置于該硅質(zhì)介置板或硅質(zhì)封裝基板上的多個IC芯片互連。同樣地，該封裝基板可將該元件106連接于位于該封裝基板的底部上的IC芯片或接點。
多個長方形(方形)角結(jié)構(gòu)108、110、112、114接附于該IC芯片102。在一特定具體實施例里，該等角結(jié)構(gòu)是自銅質(zhì)薄片所沖戳或按壓，并且通過樹脂或其他黏著劑接附于該IC芯片?；蛘?，可利用一種可壓縮的金屬熱性接口材料，像是銦或銦質(zhì)合金，以接附銅質(zhì)角結(jié)構(gòu)。銅質(zhì)由于其高熱傳導(dǎo)性和相對延展性的特性因此為制造角結(jié)構(gòu)的所需要材料?；蛘?，角結(jié)構(gòu)可為由蓋體材料(亦即用以制造傳統(tǒng)蓋體的材料)所制成。
該多個角結(jié)構(gòu)108、110、112、114覆蓋該IC芯片102的角，并且使該IC芯片102的中央?yún)^(qū)域116不被覆蓋，該中央?yún)^(qū)域116可用來制作產(chǎn)品標記。在替代性或進一步的具體實施例里，該產(chǎn)品標記111是被設(shè)置在該多個角結(jié)構(gòu)上。在一特定具體實施例里，封裝基板為約15mm乘約15mm,并且厚度約為0.69mm ;同時，IC芯片為約5.6mm乘約9.5mm,并且厚度約為0.8mm(31mils)。該電性元件包含表面黏著的解耦電容器，高度約為0.50_。
圖1B為圖1A封裝IC100的局部而沿部分截線B所取得的截面圖。該角結(jié)構(gòu)114含有一基腳115，其是位于該IC芯片102的側(cè)邊緣，因此該基腳115并不會撞擊到有時自該芯片的邊緣延伸而出的底部填充物117。該基腳115可將施加于該角結(jié)構(gòu)114的頂部的力度119傳遞至該封裝基板104。
圖2為根據(jù)另一具體實施例的封裝IC200的平面圖。IC芯片202是以倒裝芯片方式架置(連附)于一封裝基板204。其他元件206，像芯片電容器，可為選擇性地架置在其上架置有該IC芯片202的 封裝基板表面。該封裝基板的相反側(cè)(未予圖示)具有像球柵陣列或者焊接凸塊陣列的接點陣列。多個三角形角結(jié)構(gòu)208、210、212、214是架置于該IC芯片202上，使在該IC芯片102的中央?yún)^(qū)域不被覆蓋。在進一步具體實施例里，像芯片電容器或另一 IC芯片的一或更多元件218架置于該IC芯片的背側(cè)上，并且角結(jié)構(gòu)具有足夠厚度(亦即升至高于該IC芯片202上方的足夠高度)，因此在檢測過程中工作壓機不會接觸到且不會壓碎該元件。
在一特定具體實施例里，該IC芯片202含有連接堆疊的IC芯片(即如元件218)的直通硅質(zhì)穿孔，該直通硅質(zhì)穿孔是對應(yīng)于位于該堆疊芯片上的接點陣列。具有直通硅質(zhì)穿孔的IC芯片通常會薄于傳統(tǒng)芯片，其原因在于用以制造該晶圓是背部重迭(薄化)有助于進行穿孔蝕刻或者曝出先前所蝕刻的穿孔。根據(jù)具體實施例的角結(jié)構(gòu)特別地適合運用于像是具有直通硅質(zhì)穿孔的薄型IC芯片。圖3A為根據(jù)另一具體實施例的封裝IC300的平面圖。IC芯片302是以倒裝芯片方式架置(連附)于一封裝基板304。其他元件306，像是芯片電容器，可為選擇性地架置在其上架置有該IC芯片302的封裝基板表面。該封裝基板的相反側(cè)具有像是球柵陣列或者焊接凸塊陣列的接點陣列(未予圖標，參見圖3的參考編號328)。邊緣角結(jié)構(gòu)(亦即沿著邊緣循行而覆蓋到一或更多角的結(jié)構(gòu))308、310是接附于該IC芯片302的相反邊緣。在一具體實施例里，該邊緣角結(jié)構(gòu)基本上為平坦條帶(參見圖7)。而在替代性具體實施例里，該邊緣角結(jié)構(gòu)為角型組件(參見圖3B)，或是含有基腳，該基腳是延伸至該封裝基板以將力度自該工作壓機(概略參見圖6)傳遞至該封裝基板。圖3B為圖3A封裝IC中沿截線C-C所取得的截面圖。該邊緣角結(jié)構(gòu)318、320具有一沿該IC芯片302的背側(cè)324延伸的第一(水平)或頂部局部322，以及一自該頂部局部延伸的基腳側(cè)壁局部326。在一特定具體實施例里，該側(cè)壁局部為延伸至該封裝基板304的基腳。該頂部局部322可將力度自一檢測固架內(nèi)的工作壓機傳遞至該IC芯片，并且該基腳側(cè)壁局部326將力度自該工作壓機傳遞至該封裝基板。來自該工作壓機的力度可壓固該封裝IC的接點陣列328進而接觸于一電性檢測機床。在替代性具體實施例中，該基腳側(cè)壁局部并未延伸至該封裝基板，而是對該邊緣接點結(jié)構(gòu)提供硬固性并且對該IC芯片提供額外的連附表面區(qū)域?；蛘撸哂谢_(側(cè)壁局部)的角結(jié)構(gòu)并未一直延伸到該基板，此方式對于其中應(yīng)避免接觸到鄰近該IC芯片的封裝基板或是該封裝基板表面上的結(jié)構(gòu)的應(yīng)用項目而言確為所需要。圖3C為根據(jù)一進一步具體實施例按照圖3A的封裝IC的側(cè)視圖。該長方形IC芯片302是堆疊于一底置IC芯片303之上。在一特定具體實施例里，該底置IC芯片303具有與該迭置芯片302相同的占位面積，并且含有多個自該活性硅質(zhì)延伸至該IC芯片303的背側(cè)的直通硅質(zhì)穿孔(未予圖示)。具有直通硅質(zhì)穿孔的IC芯片比起不具有直通硅質(zhì)穿孔的IC芯片來說通常顯著較薄，且因此較易于碎裂，原因是這些直通硅質(zhì)穿孔具備有限的縱橫比例，并且其上具有直通硅質(zhì)穿孔的IC芯片的晶圓通常為背側(cè)重迭以容允細密相隔的穿孔。該角結(jié)構(gòu)具有基腳313、315，該可在該封裝IC的電子檢測過程中通過工作壓機將力度施加于該角結(jié)構(gòu)的表面317。圖4為根據(jù)另一具體實施例的封裝IC400的平面圖。長方形IC芯片402是以倒裝芯片方式架置(連附)于一封裝基板404。其他元件406，像是芯片電容器或其他1C，可為選擇性地架置在其上架置有該IC芯片402的封裝基板表面，或是在該IC芯片上。該封裝基板的相反側(cè)(未予圖示)具有像是球柵陣列或者焊接凸塊陣列的接點陣列。多個條帶角結(jié)構(gòu)408、410、412、414是架置于該IC芯片402上，該條帶角結(jié)構(gòu)自該IC芯片的一角409朝向該IC芯片的未經(jīng)覆蓋中央?yún)^(qū)域216所延伸。在一具體實施例里，該條帶角結(jié)構(gòu)含有延伸至該封裝基板的基腳。該基腳可在Z方向上提供額外的強度，以將一部分的按壓力度自該角結(jié)構(gòu)耦接至該IC芯片外部的封裝基板。而一替代性具體實施例則是省略該基腳，并且透過該IC芯片以將該按壓力度傳遞至該封裝基板。圖5A為根據(jù)一具體實施例的復(fù)合封裝IC500的平面圖。多個IC芯片502、504、506是架置于一第一側(cè)(頂側(cè))上，并且電性連接于一硅質(zhì)介置板508，此介置板在一特定具體實施例里為在與該IC芯片相接的一側(cè)上具有多個圖型化金屬層，以及多個自該圖型化金屬層延伸至該介置板相反側(cè)(底側(cè))的直通硅質(zhì)穿孔(未予圖示)。該直通硅質(zhì)穿孔通常為凸起(未予圖示)，以在該硅質(zhì)介置板508底部上構(gòu)成接點陣列，像是球柵陣列或者焊接凸塊陣列，而此陣列是連接于位于一封裝基板510 (未予圖示，因為是在該介置板的底下)上的相對應(yīng)接點陣列。該封裝基板510通常具有多個通過插入介電材料來分隔的圖型化金屬覆層，并且在底側(cè)上(即相對于其上架置有該介置板的一側(cè))具有另一個接點陣列(未予圖標)，此陣列 是為以連接于位于印刷線路板或其他組裝上的相對應(yīng)接點陣列，或另連接于連附板。硅質(zhì)介置板會特別適用于復(fù)合封裝1C，原因是硅質(zhì)介置板的熱膨脹特征匹配于該硅質(zhì)IC芯片的熱膨脹特征。在替代性具體實施例里，該封裝基板為一印刷線路板。該IC芯片可為例如多個現(xiàn)場可程序化閘極陣列(FPGA) FPGA并且組合于處理器、ASIC或內(nèi)存芯片；或者是多個FPGA并且組合于處理器、ASIC或內(nèi)存芯片。該IC芯片502、504、506分別含有多個角結(jié)構(gòu) 510、512、514、516、518、520、522、524、526、528、530、532?；蛘?，可在部分的角處或是部分的芯片處省略角結(jié)構(gòu)。其他像是電容器的表面黏著元件可為選擇性地納入在該復(fù)合封裝IC500中，然而圖5中為了簡化說明予以省略。圖5B為圖5A封裝IC500中沿截線D-D所取得的截面圖。角結(jié)構(gòu)514、516位于該IC芯片502、504、506之上，而該芯片是通過接點陣列515，在一特定具體實施例里為焊接凸塊陣列，所架置且連接于該硅質(zhì)介置板508。該硅質(zhì)介置板508則是通過接點陣列509，在一特定具體實施例里為焊接凸塊陣列或焊接球點陣列，所架置且電性連接于該封裝基板510。該封裝基板510在相對于該硅質(zhì)介置板508的一側(cè)上具有接點陣列511，此陣列是用以將該封裝IC500連接于一印刷線路板或其他組件。圖6為根據(jù)一具體實施例用以檢測無蓋式封裝IC的檢測固架600的截面圖。該檢測固架600含有一基底602，此基底具有彈針或釘床類型的接點604的陣列，該接點是對應(yīng)于并且電性接觸于位于該無蓋式封裝IC608底部上的焊接球點或其他接點606。該接點604是連接于一可提供偏壓、信號與測量接口的電性檢測站臺(未予圖示)，即如IC檢測和測量業(yè)界所公知。該檢測固架600具有一第一停阻(標規(guī)化表面)610，其限制將該無蓋式封裝IC608按壓至該接點(接點構(gòu)件或接點腳針)604內(nèi)的深遠程度；以及一第二停阻(硬性停阻)612，其限制該工作壓機614朝向該基底602延伸的程度。換言之，該基底含有限制該工作壓機的行程的硬性停阻。該無蓋式封裝IC與該工作壓機之間的力度可加以控制而不致造成IC芯片破損，并且選擇該硬性停阻以將該接點腳針下壓至一選定距離，因此能夠在該封裝基板上的球點陣列與該接點腳針之間提供可靠的電性接觸。
該無蓋式封裝IC608含有根據(jù)一或更多具體實施例而具有側(cè)邊局部620、622的角結(jié)構(gòu)616、618，該局部是概略地自該工作壓機614的接點表面朝向該封裝IC的封裝基板624延伸。或者，該側(cè)邊局部并不是一直延伸到該封裝基板。該工作壓機614接觸于該角結(jié)構(gòu)616、618以及該封裝基板624。在一些具體實施例里,該工作壓機614可作為散熱器,其可在電性檢測過程中經(jīng)由該邊緣角結(jié)構(gòu)616、618以自IC芯片散除熱量。在一特定具體實施例里，該工作壓機含有一銅質(zhì)區(qū)塊，其在生產(chǎn)檢測過程中可接觸于該芯片的頂部以提供熱穩(wěn)性?；蛘?，具有順應(yīng)性的熱導(dǎo)材料，像是銦質(zhì)，可在至少一未被該角結(jié)構(gòu)所覆蓋的區(qū)域內(nèi)與該IC芯片相接觸。該順應(yīng)性的熱導(dǎo)材料可在電性檢測過程中提供自該IC芯片散除熱量的功能，而無須對該IC芯片增施顯著力度。
所希望的是，避免該封裝IC在檢測過程中出現(xiàn)卷扭，理由是卷扭會在一或更多接點組對(亦即檢測腳針-接觸球點/凸塊組對)處導(dǎo)致不可靠的電性連接。過度的卷扭結(jié)果也會造成IC芯片或基板產(chǎn)生碎裂。
圖7為根據(jù)另一具體實施例用以檢測無蓋式封裝IC的檢測固架700的截面圖。該檢測固架700含有一基底702，此基底具有彈針或釘床類型的接點704的陣列，該接點是對應(yīng)于并且電性接觸于位在該無蓋式封裝IC708底部上的焊接球點或其他接點706。該接點704是連接于一可提供偏壓、信號與測量接口的電性檢測站臺(未予圖示)，即如IC檢測和測量業(yè)界所公知。該檢測固架700具有一第一停阻(標規(guī)化表面)710，其限制將該無蓋式封裝IC708按壓至該接點704內(nèi)的深遠程度；以及一第二停阻712，其限制該工作壓機714朝向該基底702延伸的程度。換言之，該基底含有限制該工作壓機的行程程度的硬性停阻。
該無蓋式封裝IC708含有根據(jù)一或更多具體實施例的角結(jié)構(gòu)716、718。該工作壓機714接觸于該角結(jié)構(gòu)716、618以及該封裝基板724。在一些具體實施例里，該工作壓機714可作為散熱器，其可在電性檢測過程中經(jīng)由該角結(jié)構(gòu)716、718以自IC芯片散除熱量。在一特定具體實施例里，該工作壓機含有一銅質(zhì)區(qū)塊，其在生產(chǎn)檢測過程中可接觸于該芯片的頂部以提供熱穩(wěn)性。
該角結(jié)構(gòu)提供一表面以使其與芯片上方接觸，該芯片散布且整合于該封裝1C。該角結(jié)構(gòu)可保護 該IC芯片不致受到在傳統(tǒng)封裝IC中當(dāng)芯片壓機或其他工具接觸于裸露芯片BGA倒裝芯片封裝或其他裸露芯片封裝時所可能造成，或者是在封裝IC的處置過程中所可能出現(xiàn)的損傷。根據(jù)具體實施例的角結(jié)構(gòu)也能防止芯片的背側(cè)受到工作壓機的刮傷或損害，否則可能會直接地接觸到該芯片。這些刮傷會干擾產(chǎn)品標記，并亦提供因機械應(yīng)變情況所產(chǎn)生的碎裂或其他失效情況的潛在引發(fā)問題。
圖8為制造具備根據(jù)一具體實施例的角結(jié)構(gòu)的無蓋式封裝IC的制造工藝800流程圖。該制造工藝包含多項步驟，即組裝該無蓋式封裝IC(亦即步驟802及804)，并且對該無蓋式封裝IC進行電性檢測(亦即步驟806)，這在一特定具體實施例里為最終電性檢測。一或更多IC芯片是以倒裝芯片方式連附于一封裝基板的表面，此基板在一特定具體實施例里為介置板(步驟802)。其他元件，像是芯片電容器，可為選擇性地連附于該封裝基板的表面。接附多個角結(jié)構(gòu)以覆蓋該IC芯片的角(步驟804)。在一特定具體實施例里，兩個邊緣角結(jié)構(gòu)覆蓋該IC芯片的四個角。在一替代性具體實施例里，是以四個角結(jié)構(gòu)來覆蓋該IC芯片的角。在多重芯片封裝IC里，角結(jié)構(gòu)會覆蓋所有IC芯片的所有角。而在一替代性具體實施例里，一多重芯片封裝IC的一或更多角并未被角結(jié)構(gòu)所覆蓋。在一具體實施例里，各個角結(jié)構(gòu)具有一基腳，其是自架置于該IC的表面(背側(cè))上的角結(jié)構(gòu)延伸至該封裝基板的表面。在一替代性具體實施例里，沒有一角結(jié)構(gòu)具有延伸至該封裝基板的表面的基腳。在又另一具體實施例里，部分的角結(jié)構(gòu)會具有延伸至該封裝基板的表面的基腳，然而一部分則非如此。該封裝IC是設(shè)置在一電性檢測固架插槽內(nèi)(步驟806)，同時一工作壓機接觸于該角結(jié)構(gòu)及該封裝基板，并且靠在該檢測固架的相對應(yīng)電性檢測接點陣列上按壓位于該封裝IC底部上的接點陣列(步驟808)。在一特定具體實施例里，該檢測固架插槽含有一第一停阻，以限制該封裝IC朝向該電性檢測接點的陣列的行程程度；以及一第二停阻，以限制該工作壓機朝向該 封裝IC的行程程度。圖9為適用于具體實施例的FPGA900的平面圖。例如，根據(jù)圖9，圖5中的IC502、504,506的一個或更多為FPGA。該FPGA是利用CMOS制造工藝或者混合式CM0S/NM0S制造工藝所制作。該FPGA架構(gòu)含有眾多不同的可程序化組塊，這些包含多重千兆位收發(fā)器(MGT)901、可組態(tài)設(shè)定邏輯區(qū)塊(CLB)902、隨機存取內(nèi)存區(qū)塊(BRAM)903、輸入/輸出區(qū)塊(IOB) 904、組態(tài)及頻率邏輯(CONFIG/CLOCKS) 905、數(shù)字信號處理(DSP)區(qū)塊906、特殊化輸入/輸出區(qū)塊(1/0)907(即如組態(tài)端口和頻率端口)，以及其他的可程序化邏輯908，像是數(shù)字時脈沖管理器、模擬至數(shù)字轉(zhuǎn)換器、系統(tǒng)監(jiān)視邏輯…等等。有些FPGA亦含有專屬處理器區(qū)塊(PROC) 910。自該C0NFIG/CL0CKS905縱行所延伸的水平區(qū)域909是用以在跨于該FPGA900的范圍上配送頻率及組態(tài)信號。在一些FPGA中，各個可程序化組塊可含有可程序化互連構(gòu)件(INT) 911，其設(shè)有可供往返于各個鄰近組塊內(nèi)的相對應(yīng)互連構(gòu)件的標準化連接。因此，這些可程序化互連構(gòu)件可對于所述FPGA的可程序化互連結(jié)構(gòu)并同地實作。該可程序化互連構(gòu)件(INT)911亦含有可供往返于位于相同組塊內(nèi)的可程序化邏輯構(gòu)件的連接，即如由圖9上方處的范例所顯示。
例如，CLB902可含有一可組態(tài)設(shè)定邏輯構(gòu)件(CLE) 912，其可經(jīng)程序設(shè)定以實作用戶邏輯，以及一單一可程序化互連構(gòu)件(INT)911。除一或更多可程序化互連構(gòu)件以外，BRAM903可含有BRAM邏輯構(gòu)件(BRL) 913。一般說來，納入在一組塊內(nèi)的互連構(gòu)件的數(shù)量是根據(jù)該組塊的高度而定。在所示具體實施例里，BRAM組塊是擁有與五個CLB相同的高度，然亦可運用其他數(shù)量(即如四個)。除適當(dāng)數(shù)量的可程序化互連構(gòu)件以外，DSP組塊906可含有一 DSP邏輯構(gòu)件(DSPL)914。除該可程序化互連構(gòu)件(INT)911的一個實例以外，10B904可含有例如兩個輸入/輸出邏輯構(gòu)件(IOL)915的實例。有些運用如圖9所示架構(gòu)的FPGA含有散解組成該FPGA大部分的常規(guī)性縱行結(jié)構(gòu)的額外邏輯區(qū)塊。這些額外的邏輯區(qū)塊可為可程序化區(qū)塊及/或?qū)龠壿?。例如圖9所示的處理器區(qū)塊(PR0C)910可擴展于多個CLB及BRAM的多個縱行。PR0C910可含有單一電力領(lǐng)域，或者可含有多個電力領(lǐng)域，或是與FPGA900內(nèi)的其他區(qū)塊共享一個電力領(lǐng)域。注意到圖9僅欲說明一示范性FPGA架構(gòu)。在圖9上方處所包含的一縱行內(nèi)的邏輯區(qū)塊的數(shù)量、該縱行的相對寬度、該縱行的數(shù)量和次序、該縱行內(nèi)所含有的邏輯區(qū)塊的類型、該邏輯區(qū)塊的相對大小以及互連/邏輯實現(xiàn)方式皆為示范性。例如，在真實的FPGA里，當(dāng)出現(xiàn)有CLB時通常就會含有一個以上的鄰近CLB縱行，以協(xié)助有效率地實現(xiàn)用戶邏輯。
本發(fā)明雖通過關(guān)聯(lián)于特定具體實施例所描述，然而熟悉該項技術(shù)確能顯知該多個具體實施例的變化項目。例如，可運用擁有替代性基腳、柱體或側(cè)壁的替代性角結(jié)構(gòu)排置或角結(jié)構(gòu)組態(tài)。因此，后文記載的權(quán)利 要求的精神與范圍不應(yīng)受限于前文的說明。
權(quán)利要求
1.一種集成電路(1C)，其特征在于，其包含: 基板； 集成電路芯片，所述集成電路芯片是以倒裝芯片方式連附于所述基板的第一表面，其中所述集成電路芯片具有第一角、第二角、第三角及第四角； 接點陣列，所述接點陣列位于該基板的第二表面上； 第一角結(jié)構(gòu)，所述第一角結(jié)構(gòu)接附于所述集成電路芯片且覆蓋至少所述第一角；以及第二角結(jié)構(gòu)，所述第二角結(jié)構(gòu)接附于所述集成電路芯片且覆蓋至少所述第二角，以使集成電路芯片的中央?yún)^(qū)域不被所述第一角結(jié)構(gòu)與所述第二角結(jié)構(gòu)所覆蓋。
2.如權(quán)利要求第I項所述的集成電路，其特征在于，其中所述第一角結(jié)構(gòu)也覆蓋所述第三角且所述第二角結(jié)構(gòu)也覆蓋所述第四角。
3.如權(quán)利要求第I或2項所述的集成電路，其特征在于，其中所述第一角結(jié)構(gòu)為含有第一側(cè)壁局部的第一邊緣角結(jié)構(gòu)，該第二角結(jié)構(gòu)為含有第二側(cè)壁局部的第二邊緣角結(jié)構(gòu)。
4.如權(quán)利要求第3項所述的集成電路，其特征在于，其中所述第一側(cè)壁局部及所述第二側(cè)壁局部分別延伸至所述基板的第一表面。
5.如權(quán)利要求第I至4項中任一項所述的集成電路，其特征在于，進一步包含位于所述第一角結(jié)構(gòu)上的產(chǎn)品標記。
6.如權(quán)利要求第I至5項中任一項所述的集成電路，其特征在于，進一步包含覆蓋所述第三角的第三角結(jié)構(gòu)以 及覆蓋所述第四角的第四角結(jié)構(gòu)。
7.如權(quán)利要求第I至6項中任一項所述的集成電路，其特征在于，進一步包含電性元件，所述電性元件位于所述第一角結(jié)構(gòu)與所述第二角結(jié)構(gòu)之間且架置在所述集成電路芯片上。
8.如權(quán)利要求第7項所述的集成電路，其特征在于，其中所述電性元件為第二集成電路芯片。
9.如權(quán)利要求第I至8項中任一項所述的集成電路，其特征在于，其中所述基板為硅質(zhì)介置板，并且進一步包含: 封裝基板；以及 另一集成電路芯片，所述另一集成電路芯片是以倒裝芯片方式連附于硅質(zhì)介置板的第一表面，其中所述娃質(zhì)介置板架置于該封裝基板上。
10.如權(quán)利要求第9項所述的集成電路，其特征在于，進一步包含: 第三角結(jié)構(gòu)，所述第三角結(jié)構(gòu)接附于所述集成電路芯片； 第四角結(jié)構(gòu)，所述第四角結(jié)構(gòu)接附于所述集成電路芯片； 第五角結(jié)構(gòu)，所述第五角結(jié)構(gòu)接附于所述另一集成電路芯片； 第六角結(jié)構(gòu)，所述第六角結(jié)構(gòu)接附于所述另一集成電路芯片； 第七角結(jié)構(gòu)，所述第七角結(jié)構(gòu)接附于所述另一集成電路芯片；以及 第八角結(jié)構(gòu)，所述第八角結(jié)構(gòu)接附于所述另一集成電路芯片。
11.一種制造集成電路(IC)的方法，其特征在于，其包含: 將集成電路芯片以倒裝芯片方式連附于基板的第一側(cè)，其中所述集成電路芯片具有第一角、第二角、第三角及第四角； 將第一角結(jié)構(gòu)接附于所述集成電路芯片以覆蓋至少所述第一角；以及將第二角結(jié)構(gòu)接附于所述集成電路芯片以覆蓋至少所述第二角，使所述集成電路芯片的中央?yún)^(qū)域不被所述第一角結(jié)構(gòu)與所述第二角結(jié)構(gòu)所覆蓋。
12.如權(quán)利要求第11項所述的方法，其特征在于，進一步包含: 將另一集成電路芯片以倒裝芯片方式連附于所述基板的第一側(cè)；以及 將所述基板架置于封裝基板。
13.如權(quán)利要求第12項所述的方法，其特征在于，進一步包含: 將第三角結(jié)構(gòu)接附于所述集成電路芯片； 將第四角結(jié)構(gòu)接附于所述集成電路芯片； 將第五角結(jié)構(gòu)接附于所述另一集成電路芯片； 將第六角結(jié)構(gòu)接附于所述另一集成電路芯片； 將第七角結(jié)構(gòu)接附于所述另一集成電路芯片；以及 將第八角結(jié)構(gòu)接附于所述另一集成電路芯片。
14.如權(quán)利要求第11至13項中任一項所述的方法，其特征在于，進一步包含: 在所述第一角結(jié)構(gòu)與該第二角結(jié)構(gòu)之間將電性元件架置于所述集成電路芯片上。
15.如權(quán)利要求第11至14項中任一項所述的方法，其特征在于，進一步包含: 將所述集成電路放置在檢測固 架的檢測固架插槽內(nèi)；以及 令所述集成電路的角結(jié)構(gòu)接觸于檢測固架的工作壓機，以將封裝基板的第二側(cè)上的接點陣列壓置抵靠檢測固架的電性檢測接點陣列。
全文摘要
一或更多集成電路芯片(102)是以倒裝芯片方式連附于一基板(104)的第一表面。在該基板的第二表面上制造一接點陣列(120)。而經(jīng)接附于該集成電路芯片的角結(jié)構(gòu)(108、110)覆蓋該IC芯片的至少兩個角。
文檔編號H01L21/56GK103229285SQ201180057047
公開日2013年7月31日 申請日期2011年8月5日 優(yōu)先權(quán)日2010年9月27日
發(fā)明者摩森·H·馬帝, 大衛(wèi)·M·馬哈尼 申請人:吉林克斯公司