專利名稱：集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路的動(dòng)作速度的控制技木，尤其涉及使晶體管的動(dòng)作速度提高的技術(shù)。
背景技術(shù)：
在用于使半導(dǎo)體集成電路的動(dòng)作速度提高的方法中，存在研究電路的安裝方法、變更架構(gòu)等各種方法。在任意的方法中，最基本的部分都是使晶體管的動(dòng)作速度提高。由此，什么樣的電路都能夠高速化。
作為用于使晶體管的動(dòng)作速度提高的方法，公知有使晶體管的電源電壓上升的方法，或者使晶體管的閾值電壓降低的方法。例如在非專利文獻(xiàn)I中記載了對(duì)從CMOS集成電路輸出的信號(hào)的上升時(shí)間和下降時(shí)間分別進(jìn)行表示的公式。根據(jù)這些公式可知，電源電壓越高，或者閾值電壓越低，則晶體管的動(dòng)作越高速。作為通過(guò)調(diào)節(jié)晶體管的電源電壓來(lái)控制其動(dòng)作速度的方法，例如公知有專利文獻(xiàn)I所公開的方法。在該方法中，按由多個(gè)觸發(fā)器(flip-flop)劃分的每個(gè)組合電路來(lái)調(diào)節(jié)電源電壓。尤其在包括關(guān)鍵路徑的組合電路中，所有邏輯元件的電源電壓被維持得高。由此，可使該組合電路的動(dòng)作高速化。這里，“關(guān)鍵路徑”是指在電路中信號(hào)的傳播最需要時(shí)間的布線路徑，或者必須在規(guī)定時(shí)間內(nèi)使信號(hào)可靠地傳播的重要的布線路徑。在專利文獻(xiàn)I所記載的方法中，由于對(duì)各組合電路設(shè)置獨(dú)立的電源系統(tǒng)，所以電源系統(tǒng)的總數(shù)多。但是，由于能夠按每個(gè)組合電路調(diào)節(jié)電源電壓，所以電路的邏輯級(jí)數(shù)小，并且能夠在速度的制約較輕的組合電路中將電源電壓維持得低。結(jié)果，包括關(guān)鍵路徑的組合電路的動(dòng)作速度被維持得高，并且電路整體的耗電量被抑制得低。此外，還公知有被稱為DVFS (Dynamic Voltageand Frequency Scaling,動(dòng)態(tài)電壓頻率調(diào)節(jié))或者AVS (Adaptive Voltage Scaling,自適應(yīng)電壓調(diào)節(jié))的技術(shù)。在該技術(shù)中，按照動(dòng)作頻率的變動(dòng)來(lái)動(dòng)態(tài)地調(diào)節(jié)電路的電源電壓。具體而言，在電路的動(dòng)作為低速即可時(shí)，與動(dòng)作頻率被維持為通常的值相匹配地，電源電壓也被維持為通常的值。另ー方面，在需要電路的高速動(dòng)作時(shí)，與動(dòng)作頻率被設(shè)定得比通常的值高相匹配地，電源電壓被調(diào)節(jié)得比通常的值高。這樣，該技術(shù)能夠兼顧動(dòng)作速度的提高和耗電量的削減。作為通過(guò)調(diào)節(jié)晶體管的閾值電壓來(lái)控制其動(dòng)作速度的方法，例如公知有專利文獻(xiàn)2所公開的方法。該方法通過(guò)對(duì)晶體管進(jìn)行加熱來(lái)調(diào)節(jié)該晶體管的閾值電壓。具體而言，在差動(dòng)放大器等模擬電路的周邊設(shè)置加熱器，根據(jù)環(huán)境溫度來(lái)調(diào)節(jié)該加熱器的發(fā)熱量。這里，晶體管的溫度越高，該晶體管的閾值電壓越低。在環(huán)境溫度降低時(shí)，加熱器對(duì)模擬電路進(jìn)行加熱，來(lái)防止該模擬電路中含有的晶體管的溫度降低。由此，該晶體管的閾值電壓被維持得低，其動(dòng)作速度被維持得高。這樣，即使在低溫下，模擬電路也會(huì)穩(wěn)定地動(dòng)作。作為通過(guò)調(diào)節(jié)晶體管的閾值電壓來(lái)控制其動(dòng)作速度的其他方法，還公知有使晶體管的偏置電壓變化的方法。并且，公知有將要求高速動(dòng)作的晶體管的閾值電壓設(shè)計(jì)得低的技木。例如在專利文獻(xiàn)3所公開的半導(dǎo)體集成電路的布局設(shè)計(jì)方法中，可并用由閾值電壓高的晶體管(Hvt單元)構(gòu)成的庫(kù)(Hvt單元庫(kù))、和由閾值電壓低的晶體管(Lvt單元)構(gòu)成的庫(kù)(Lvt單元庫(kù))。具體而言，首先，生成只利用了 Lvt単元庫(kù)的網(wǎng)表(netlist)，或者其一部分被強(qiáng)制性更換為Hvt単元庫(kù)的網(wǎng)表。接下來(lái)，基于該網(wǎng)表來(lái)生成布局?jǐn)?shù)據(jù)。接著，針對(duì)該數(shù)據(jù)所表示的布局中包括的所有布線路徑，計(jì)算出延遲時(shí)間。如果該計(jì)算的結(jié)果是檢測(cè)出時(shí)序錯(cuò)誤，則進(jìn)行単元的大小調(diào)整、緩沖器的插入、或者単元的更換，然后，再次計(jì)算各布線路徑的延遲時(shí)間。這些操作被反復(fù)執(zhí)行直到不檢測(cè)出時(shí)序錯(cuò)誤為止。結(jié)果，關(guān)鍵路徑上的晶體管由Lvt単元構(gòu)成，除此此外的晶體管由Hvt單元構(gòu)成。即，應(yīng)該高速動(dòng)作的晶體管雖然耗電量高但閾值電壓低，可以低速動(dòng)作的晶體管雖然閾值電壓高但耗電量低。這樣，在電路整體的耗電量被維持得低的狀態(tài)下，關(guān)鍵路徑上的晶體管為高速?，F(xiàn)有技術(shù)文獻(xiàn)
專利文獻(xiàn)I :日本特開平7 — 249067號(hào)公報(bào)專利文獻(xiàn)2 :日本特開2001 — 345420號(hào)公報(bào)專利文獻(xiàn)3 :日本特開2006 — 146601號(hào)公報(bào)非專利文獻(xiàn)非專利文獻(xiàn)I :巖田穆著、「CMOS集積回路の基礎(chǔ)」、科學(xué)技術(shù)出版發(fā)明概要發(fā)明要解決的技術(shù)問(wèn)題在近年來(lái)的集成電路中，基于節(jié)電化的要求，電源電壓被抑制得低。尤其是伴隨著電路元件以及布線的進(jìn)一步微細(xì)化，靜態(tài)的耗電量、即因漏電流引起的耗電量變大。由于漏電流與電源電壓成比例増加，所以不希望使電源電壓大幅上升。另外，動(dòng)態(tài)的耗電量、即晶體管的開關(guān)所需要的電カ與電源電壓的平方成比例。因此，為了在將耗電量維持得低的狀態(tài)下控制晶體管的動(dòng)作速度，除了電源電壓之外，還需要?jiǎng)討B(tài)地調(diào)節(jié)晶體管的閾值電壓的技術(shù)。但是，在專利文獻(xiàn)3所記載的方法中，由于各個(gè)晶體管的閾值電壓在設(shè)計(jì)階段決定，所以無(wú)法動(dòng)態(tài)地調(diào)節(jié)晶體管的閾值電壓。另ー方面，在專利文獻(xiàn)2所記載的方法中，即使能夠與環(huán)境溫度的降低無(wú)關(guān)地將模擬電路整體的溫度維持為恒定，也難以控制各個(gè)晶體管的溫度，動(dòng)態(tài)地調(diào)節(jié)其閾值電壓。

發(fā)明內(nèi)容
本發(fā)明的目的在于解決上述課題，特別是提供一種通過(guò)動(dòng)態(tài)地調(diào)節(jié)晶體管的閾值電壓，能夠在將耗電量維持得低的狀態(tài)下，更可靠地提高該晶體管的動(dòng)作速度的集成電路。用于解決技術(shù)問(wèn)題的手段本發(fā)明的一個(gè)觀點(diǎn)涉及的集成電路具備基板、電極、兩個(gè)擴(kuò)散區(qū)域以及加熱器電阻?；灏▽?shí)質(zhì)上平行的第I表面和第2表面。電極被層疊于該基板的第I表面。兩個(gè)擴(kuò)散區(qū)域在該基板中形成于該電極的周邊，與該電極一同構(gòu)成ー個(gè)晶體管。加熱器電阻被設(shè)置在該基板的第2表面中的位于上述電極的背面?zhèn)鹊膮^(qū)域。加熱器電阻基于通電而發(fā)熱。本發(fā)明的其他觀點(diǎn)涉及的集成電路具備第I基板、電極、兩個(gè)擴(kuò)散區(qū)域、第2基板以及加熱器電阻。第I基板包括實(shí)質(zhì)上平行的第I表面和第2表面。電極被層疊于第I基板的第I表面。兩個(gè)擴(kuò)散區(qū)域在第I基板中形成于該電極的周邊，與該電極一同構(gòu)成ー個(gè)晶體管。第2基板粘接于第I基板的第2表面。加熱器電阻被設(shè)置在與位于上述電極的背面?zhèn)鹊牡?表面內(nèi)的區(qū)域?qū)χ玫牡?基板內(nèi)的區(qū)域。加熱器電阻基于通電而發(fā)熱。發(fā)明效果本發(fā)明涉及的上述的集成電路都利用加熱器電阻對(duì)晶體管進(jìn)行加熱。由此，上述的集成電路能夠分別獨(dú)立地調(diào)節(jié)晶體管的溫度，從而動(dòng)態(tài)地調(diào)節(jié)該晶體管的閾值電壓。這樣，上述的集成電路能夠在將耗電量維持得低的狀態(tài)下，更可靠地提高晶體管的動(dòng)作速度。


圖I是本發(fā)明的實(shí)施方式I涉及的集成電路中包含的晶體管和其周邊的布局圖。圖2表示沿著圖I所示的線段II 一 II的剖視圖。 圖3是表示典型的MOS晶體管的閾值電壓與溝道區(qū)域的溫度之間的關(guān)系的圖。圖4 Ca)是表示對(duì)基板110形成TSV121的エ序的剖視圖。圖4 (b)是表示將柵極氧化膜103和柵電極104層疊到基板110的第I表面111的エ序的剖視圖。圖4 (c)是表示擴(kuò)散區(qū)域的形成エ序的剖視圖。圖5 (a)是表示側(cè)壁105與層間絕緣膜201的形成エ序的剖視圖。圖5 (b)是表示對(duì)層間絕緣膜201形成接觸孔106、107、122的エ序的剖視圖。圖5 (c)是表示形成多層布線108、109、123的エ序的剖視圖。圖6 Ca)是表示對(duì)基板110的第2表面112進(jìn)行研磨的エ序的剖視圖。圖6 (b)是表示對(duì)基板110的第2表面112形成絕緣膜205的エ序的剖視圖。圖6 (c)是表示對(duì)基板110的第2表面112形成加熱器電阻120的エ序的剖視圖。圖7是本發(fā)明的實(shí)施方式I涉及的集成電路700的框圖。圖8是本發(fā)明的實(shí)施方式I涉及的集成電路700對(duì)各核心電路的動(dòng)作速度進(jìn)行控制時(shí)的流程圖。圖9是本發(fā)明的實(shí)施方式2涉及的集成電路中包含的晶體管和其周邊的布局圖。圖10表示沿著圖9所示的線段X — X的剖視圖。圖11 (a)是表示對(duì)基板110形成TSV121的エ序的剖視圖。圖11 (b)是表示對(duì)基板110形成隔熱部件130的エ序的剖視圖。圖11 (c)是表示將柵極氧化膜103和柵電極104向基板110的第I表面111層疊的エ序的剖視圖。圖11 Cd)是表示擴(kuò)散區(qū)域的形成エ序的剖視圖。圖12 (a)是表示側(cè)壁105與層間絕緣膜201的形成エ序的剖視圖。圖12 (b)是表示對(duì)層間絕緣膜201形成接觸孔106、107、122的エ序的剖視圖。圖12 (c)是表示形成多層布線108、109、123的エ序的剖視圖。圖13(a)是表示對(duì)基板110的第2表面112進(jìn)行研磨的エ序的剖視圖。圖13(b)是表示對(duì)基板110的第2表面112形成絕緣膜205的エ序的剖視圖。圖13 (c)是表示對(duì)基板110的第2表面112形成加熱器電阻120的エ序的剖視圖。圖14是本發(fā)明的實(shí)施方式3涉及的集成電路900的框圖。圖15是本發(fā)明的實(shí)施方式3涉及的集成電路900對(duì)各核心電路的動(dòng)作速度進(jìn)行控制時(shí)的流程圖。圖16是表示本發(fā)明的實(shí)施方式4涉及的集成電路中包含的晶體管和其周邊的層疊構(gòu)造的剖視圖。圖17 (a)是表示將柵極氧化膜103和柵電極104層疊到第I基板1110的第I表面1111的エ序的剖視圖。圖17 (b)是表示擴(kuò)散區(qū)域的形成エ序的剖視圖。圖17 (c)是表示側(cè)壁105與層間絕緣膜201的形成エ序的剖視圖。圖18(a)是表示對(duì)層間絕緣膜201形成接觸孔106、107、122的エ序的剖視圖。圖18 (b)是表示形成多層布線108、109、123的エ序的剖視圖。圖18 (c)是表示對(duì)第I基板 1110的第2表面1112進(jìn)行研磨的エ序的剖視圖。圖19 (a)是表示對(duì)第2基板1120的第3表面1121形成加熱器電阻1130的エ序的剖視圖。圖19 (b)是表示對(duì)第2基板1120的第3表面1121形成絕緣膜1210的エ序的剖視圖。圖19 (c)是表示對(duì)第2基板1120形成TSV1131的エ序的剖視圖。圖19 Cd)是表示對(duì)第2基板1120的第4表面1122形成層間絕緣膜1220的エ序的剖視圖。圖19 Ce)是表示對(duì)層間絕緣膜1220形成第3接觸孔1132和第3布線1133的エ序的剖視圖。圖20是表示本發(fā)明的實(shí)施方式5涉及的集成電路中包含的晶體管和其周邊的層疊構(gòu)造的剖視圖。圖21 (a)是表示對(duì)第I基板1110形成第I隔熱部件130的エ序的剖視圖。圖21(b)表示將柵極氧化膜103和柵電極104層疊到第I基板1110的第I表面1111的エ序的剖視圖。圖21 (C)是表示擴(kuò)散區(qū)域的形成エ序的剖視圖。圖21 (d)是表示側(cè)壁105與層間絕緣膜201的形成エ序的剖視圖。圖22(a)是表示對(duì)層間絕緣膜201形成接觸孔106、107、122的エ序的剖視圖。圖
22(b)是表示形成多層布線108、109、123的エ序的剖視圖。圖22 (c)是表示對(duì)第I基板1110的第2表面1112進(jìn)行研磨的エ序的剖視圖。圖23 (a)是表示對(duì)第2基板1120的第3表面1121形成加熱器電阻1130的エ序的剖視圖。圖23 (b)是表示對(duì)第2基板1120的第3表面1121形成絕緣膜1210的エ序的剖視圖。圖23 (c)是表示對(duì)第2基板1120形成第2隔熱部件1140的エ序的剖視圖。圖
23(d)是表示對(duì)第2基板1120形成TSV1131的エ序的剖視圖。圖23 (e)是表示對(duì)第2基板1120的第4表面1122形成層間絕緣膜1220的エ序的剖視圖。圖23 (f)是表示對(duì)層間絕緣膜1220形成第3接觸孔1132和第3布線1133的エ序的剖視圖。
具體實(shí)施例方式以下，參照附圖對(duì)本發(fā)明的優(yōu)選實(shí)施方式進(jìn)行說(shuō)明?！秾?shí)施方式I》く晶體管的構(gòu)造〉圖I是本發(fā)明的實(shí)施方式I涉及的集成電路中包含的晶體管和其周邊的布局圖。圖2表示沿著圖I所示的線段II 一 II的剖視圖。該晶體管100是MOS (Metal OxideSemiconductor,金屬氧化物半導(dǎo)體)晶體管。圖1、2所示的構(gòu)造的特征在于,在層疊有晶體管100的基板110的表面區(qū)域的背面?zhèn)仍O(shè)置有加熱器電阻120。參照?qǐng)D2，基板110包括實(shí)質(zhì)上平行的第I表面111以及第2表面112 (在圖2中分別為上側(cè)的表面以及下側(cè)的表面)。晶體管100被層疊在該第I表面111上，包括第I擴(kuò)散區(qū)域101、第2擴(kuò)散區(qū)域102、柵極氧化膜103、柵電極104、側(cè)壁105、第I接觸孔106、第2接觸孔107、第I布線108、以及第2布線109?；?10由硅(Si)構(gòu)成。第I擴(kuò)散區(qū)域101與第2擴(kuò)散區(qū)域102是對(duì)基板110的第I表面111摻雜了雜質(zhì)離子的區(qū)域，一方被作為漏極利用，另一方被作為源極利用。在晶體管100為N型的情況下，摻雜磷(P)等失主雜質(zhì)，在晶體管100為P型的情況下，摻雜硼(B)等受主雜質(zhì)。如圖I所示，各擴(kuò)散區(qū)域101、102形成為矩形狀，如圖2所示，在兩個(gè)擴(kuò)散區(qū)域101、102之間開設(shè)有縫隙。該縫隙被柵極氧化膜103覆蓋。柵極氧化膜103由氧化硅(SiO2)或者高介電常數(shù)(High — k)材料構(gòu)成。柵電極104形成在柵極氧化膜103上，通過(guò)柵極氧化膜103而與各擴(kuò)散區(qū)域101、102電分離。柵電極104由多晶硅或者金屬材料構(gòu)成。如圖I所示，柵電極104在第I擴(kuò)散區(qū)域101與第2擴(kuò)散區(qū)域102之間延伸，與外部的電源連接(圖1、2中沒有表示)。參照?qǐng)D2，側(cè)壁105 覆蓋柵極氧化膜103與柵電極104的側(cè)面，特別使柵電極104與各擴(kuò)散區(qū)域101、102電分離。側(cè)壁105由氮化硅(Si3N4)構(gòu)成。第I擴(kuò)散區(qū)域101、第2擴(kuò)散區(qū)域102、柵極氧化膜103、柵電極104以及側(cè)壁105被層間絕緣膜201、202、203、204覆蓋。層間絕緣膜201 204由氧化硅或者低介電常數(shù)(Low — k)材料構(gòu)成。第I接觸孔106使第I擴(kuò)散區(qū)域101露出，第2接觸孔107使第2擴(kuò)散區(qū)域102露出。第I布線108通過(guò)第I接觸孔106與第I擴(kuò)散區(qū)域101連接，第2布線109通過(guò)第2接觸孔107與第2擴(kuò)散區(qū)域102連接。另外，在圖I中，各布線108、109被以虛線表示。第I布線108與第2布線109由鋁或者銅構(gòu)成，一方被作為漏電極利用，另一方被作為源電極利用。進(jìn)ー步參照?qǐng)D2，基板110的第2表面112被絕緣膜205覆蓋。絕緣膜205由氧化硅構(gòu)成。加熱器電阻120層疊在第2表面112上的絕緣膜205中的位于晶體管100的背面?zhèn)鹊牟糠?。加熱器電?20由多晶硅或者方塊電阻(sheet resistance)高的無(wú)摻雜硅構(gòu)成。如圖I所示，加熱器電阻120為細(xì)長(zhǎng)的矩形狀，按照與柵電極104正交的方式延伸。并且，對(duì)ー個(gè)晶體管100分別設(shè)置有兩個(gè)加熱器電阻120。如圖2所示，在加熱器電阻120的長(zhǎng)度方向的各端部所面對(duì)的基板110的部分，各形成有ー個(gè)娃貫通過(guò)孔(TSV Through SiliconVia) 121。在TSV121的內(nèi)部填充有多晶硅。在基板110的第I表面111，TSV121的端部通過(guò)第3接觸孔122而露出。第3布線123通過(guò)第3接觸孔122與TSV121連接。第3布線123由鋁或者銅構(gòu)成。另外，在圖I中，第3布線123被以虛線表示。當(dāng)通過(guò)第3布線123向加熱器電阻120流過(guò)電流吋，由于加熱器電阻的電阻值大于第3布線123，所以加熱器電阻120產(chǎn)生比較大的焦耳熱。這樣，能夠利用加熱器電阻120對(duì)晶體管100、尤其是其溝道區(qū)域進(jìn)行加熱。加熱器電阻120被配置在晶體管100中的屬于關(guān)鍵路徑的部分的背面?zhèn)取Ｒ虼?，能夠選擇性對(duì)這些晶體管進(jìn)行加熱，使溫度比其他晶體管上升。這里，一般溫度高的晶體管的閾值電壓比溫度低的晶體管的閾值電壓低。圖3是表示典型的MOS晶體管的閾值電壓與溝道區(qū)域的溫度之間的關(guān)系的圖。參照?qǐng)D3，閾值電壓與溝道區(qū)域的溫度上升幾乎成比例地降低。例如，攝氏100度下的閾值電壓Vth2比攝氏0度下的閾值電壓Vthl低(各閾值電壓Vthl、Vth2為1V 3V左右)。利用該性質(zhì)，使關(guān)鍵路徑上的晶體管的溫度比其他晶體管的溫度上升。由此，即便在所有的晶體管中電源電壓相同，也能夠使關(guān)鍵路徑上的晶體管比其他晶體管高速動(dòng)作。并且，如果僅在需要高速動(dòng)作的期間向加熱器電阻流過(guò)電流，則能夠?qū)⒑碾娏康膲埓笠种茷楸匾淖钚∠薅?。這樣，如果利用圖1、2所示的構(gòu)造，則能夠動(dòng)態(tài)地調(diào)節(jié)晶體管的閾值電壓。其中，對(duì)于其具體的調(diào)節(jié)方法將在后面詳細(xì)敘述。<晶體管的層疊エ序>圖4飛表示了圖1、2所示的構(gòu)造的層疊エ序。本發(fā)明的實(shí)施方式I涉及的集成電路中包含的晶體管都被以相同的エ序進(jìn)行層疊。圖4 (a)是表示對(duì)基板110形成TSV121的エ序的剖視圖。首先，利用光致抗蝕劑401覆蓋基板110的第I表面111，使TSV121的圖案感光。由此，覆蓋應(yīng)該形成TSV121的區(qū)域的光致抗蝕劑的部分被除去而產(chǎn)生孔402。接下來(lái)，利用剰余的光致抗蝕劑401作為掩模來(lái)進(jìn)行RIE (Reactive Ion Etching,反應(yīng)離子蝕刻),將通過(guò)光致抗蝕劑的孔402而露出的基板110的部分除去而形成過(guò)孔403 (參照?qǐng)D3 (a)的虛線部)。圖4 (a)所示的箭頭RIl表示在RIE中利用的離子流。接著，在將光致抗蝕劑401從第I表面111的整體除去之后，使用CVD(Chemical Vapor Deposition,化學(xué)汽相淀積)，以氧化娃覆蓋過(guò)孔403的內(nèi)面來(lái)形成絕緣膜。然后，再次使用CVD，向過(guò)孔403的內(nèi)部填充多晶硅。此時(shí)，多晶硅還從 過(guò)孔403的上端向外部析出。因此,在多晶娃的填充后,通過(guò)CMP (Chemical MechanicalPolish，化學(xué)機(jī)械拋光)對(duì)第I表面111進(jìn)行研磨，將從過(guò)孔403的上端析出的多晶硅除去而實(shí)現(xiàn)平坦化。這樣，形成了 TSV121。圖4 (b)是表示將柵極氧化膜103和柵電極104向基板110的第I表面111層疊的エ序的剖視圖。在形成了 TSV121之后，首先對(duì)第I表面111的整體進(jìn)行熱氧化，利用氧化娃的膜覆蓋其整體。接下來(lái)，通過(guò)LPCVD (Low Pressure CVD,低壓化學(xué)汽相淀積)向氧化硅膜的整體堆積多晶硅。接著，用光致抗蝕劑覆蓋該多晶硅的層的整體，使柵電極104的圖案感光。由此，覆蓋應(yīng)該形成柵電極104的區(qū)域以外的光致抗蝕劑的部分被除去。接下來(lái)，利用剰余的光致抗蝕劑作為掩模來(lái)進(jìn)行RIE，從第I表面111除去多余的氧化硅和多晶硅，形成柵極氧化膜103與柵電極104。最后，將多余的光致抗蝕劑除去。圖4 (C)是表示擴(kuò)散區(qū)域的形成エ序的剖視圖。在該エ序中，利用各柵電極104作為掩模，將硼或者磷等雜質(zhì)離子向基板110的第I表面111注入。圖4 (c)所示的箭頭MP表示被注入的離子流。這樣，在柵電極104的兩側(cè)薄薄地形成擴(kuò)散區(qū)域101、102。圖5 (a)是表示側(cè)壁105與層間絕緣膜201的形成エ序的剖視圖。在形成了擴(kuò)散區(qū)域101、102之后，首先通過(guò)LPCVD將基板110的第I表面111的整體用氮化硅的膜覆蓋。接下來(lái)，通過(guò)各向異性蝕刻，僅在柵極絕緣膜103與柵電極104的側(cè)面殘留氮化硅膜。這樣，形成了側(cè)壁105。接著，利用柵電極104與側(cè)壁105作為掩摸，向第I表面111進(jìn)ー步注入硼或者磷等雜質(zhì)離子。結(jié)果，在側(cè)壁105的外側(cè)，各擴(kuò)散區(qū)域101、102的厚度増大。這樣，側(cè)壁105作為將各擴(kuò)散區(qū)域101、102與柵電極104可靠地分離的間隔件發(fā)揮功能。在注入了雜質(zhì)離子之后，用氧化硅的膜覆蓋第I表面111的整體，形成層間絕緣膜201。圖5 (b)是表示對(duì)層間絕緣膜201形成接觸孔106、107、122的エ序的剖視圖。首先，用光致抗蝕劑覆蓋層間絕緣膜201的整體，使接觸孔106、107、122的圖案感光。由此，覆蓋應(yīng)該形成接觸孔106、107、122的區(qū)域的光致抗蝕劑的部分被除去而產(chǎn)生孔。接下來(lái)，利用剰余的光致抗蝕劑作為掩模來(lái)進(jìn)行RIE，將通過(guò)光致抗蝕劑的孔而露出的層間絕緣膜201的部分除去而形成孔。接著，利用CVD向該孔的內(nèi)部填充鋁、鎢、或者銅。此時(shí)，該金屬還從該孔的上端向外部析出。因此，在填充了金屬之后，通過(guò)CMP對(duì)層間絕緣膜201的表面進(jìn)行研磨，來(lái)除去從孔的上端析出的金屬而實(shí)現(xiàn)平坦化。這樣，形成了接觸孔106、107、122。圖5 (C)是表示形成多層布線108、109、123的工序的剖視圖。首先，使用CVD將層間絕緣膜201的整體用氧化硅的膜202覆蓋。接下來(lái)，利用光致抗蝕劑覆蓋該氧化硅膜202的整體，使圖I中用虛線表示的布線108、109、123的圖案感光。由此，覆蓋應(yīng)該形成布線108、109、123的區(qū)域的光致抗蝕劑·的部分被除去而產(chǎn)生孔。接下來(lái)，利用剩余的光致抗蝕劑作為掩模來(lái)進(jìn)行RIE，將通過(guò)光致抗蝕劑的孔而露出的氧化硅膜202的部分除去而形成孔。接著，利用鍍覆或者濺射來(lái)向該孔的內(nèi)部填充鋁或者銅。此時(shí)，該金屬還從孔的上端向外部析出。因此，在填充了金屬之后，通過(guò)CMP對(duì)氧化硅膜202的表面進(jìn)行研磨，將從孔的上端析出的金屬除去而實(shí)現(xiàn)平坦化。這樣，在氧化硅膜202內(nèi)形成了布線108、109、123。以后，每當(dāng)層疊新的氧化硅膜203、204時(shí)，便反復(fù)進(jìn)行相同的步驟。這樣，形成了圖5 (c)所示的多層布線。圖6 (a)是表示對(duì)基板110的第2表面112進(jìn)行研磨的工序的剖視圖。在基板110的第I表面111上完成了圖5 (c)所示的構(gòu)造之后，通過(guò)CMP對(duì)第2表面112進(jìn)行研磨。圖6 Ca)所示的箭頭CMP表示與CMP相伴的基板110的厚度的變化方向。CMP在使其研磨的粗糙度多階段變化的同時(shí)，反復(fù)進(jìn)行多次。由此，基板110的厚度降低至幾μπι 幾十μπι。結(jié)果，如圖6 (a)所示，在第2表面112露出TSV121。圖6(b)是表示對(duì)基板110的第2表面112形成絕緣膜205的工序的剖視圖。在圖6 (a)所示的研磨工序之后，首先通過(guò)CVD向第2表面112的整體堆積氧化硅的膜205。接下來(lái)，利用光致抗蝕劑覆蓋該氧化硅膜205的整體，使TSV121的圖案感光。由此，對(duì)TSV121的端部露出的區(qū)域進(jìn)行覆蓋的光致抗蝕劑的部分被除去而形成孔。接下來(lái)，利用剩余的光致抗蝕劑作為掩模來(lái)進(jìn)行RIE，將通過(guò)光致抗蝕劑的孔而露出的氧化硅膜205的部分除去而形成孔。接著，利用CVD向該孔的內(nèi)部填充多晶硅。此時(shí)，該多晶硅還從孔的上端向外部析出。因此，在填充了多晶硅之后，通過(guò)CMP對(duì)氧化硅膜205的表面進(jìn)行研磨，將從孔的上端析出的多晶硅除去而實(shí)現(xiàn)平坦化。這樣，在形成絕緣膜205的同時(shí)，TSV121的端部再次露出。圖6(c)是表示對(duì)基板110的第2表面112形成加熱器電阻120的工序的剖視圖。首先，通過(guò)LPCVD向絕緣膜205的整體堆積多晶硅。接下來(lái)，利用光致抗蝕劑覆蓋該多晶硅的層的整體，使加熱器電阻120的圖案感光。由此，覆蓋應(yīng)該形成加熱器電阻120的區(qū)域以外的光致抗蝕劑的部分被除去。接下來(lái)，利用剩余的光致抗蝕劑作為掩模來(lái)進(jìn)行RIEdfS余的多晶硅從絕緣膜205的表面除去，形成加熱器電阻120。最后，將多余的光致抗蝕劑除去。應(yīng)該被加熱器電阻120加熱的晶體管在布局的設(shè)計(jì)階段通過(guò)模擬來(lái)選擇。其理由如下所述。如圖3所示，一般晶體管的溫度越高，該晶體管的閾值電壓越低。但是，由于溫度越高則電子的遷移率越低，所以若考慮晶體管的電源電壓、電路構(gòu)成等，則并不一定是“如果晶體管的溫度高則其動(dòng)作速度必然加快”。因此，在實(shí)際進(jìn)行了模擬的基礎(chǔ)上，只選擇動(dòng)作速度伴隨溫度上升而實(shí)際提高的晶體管。作為具體的例子，可舉出串聯(lián)連接的P型MOS晶體管。此外，也可以不進(jìn)行模擬而在所有晶體管的背面設(shè)置加熱器電阻。<集成電路的構(gòu)造>圖7是本發(fā)明的實(shí)施方式I涉及的集成電路700的框圖。該集成電路700是數(shù)字電視的系統(tǒng)LSI。該集成電路700除此以外也可以是安裝于BD (Blu — ray Disc，藍(lán)光光盤)刻錄機(jī)、數(shù)碼相機(jī)、移動(dòng)電話機(jī)等多種電子設(shè)備的系統(tǒng)LSI。參照?qǐng)D7，該集成電路700被大致分成核心電路的集合710與控制系統(tǒng)720 760。它們被安裝于ー個(gè)基板。各核心電路701、702、703、…是具有獨(dú)立的功能的邏輯電路，作為通用的處理器或者專用的硬件被組裝。核心電路例如是解碼器701、數(shù)字信號(hào)處理器(DSP)702、CPU、GPU等。構(gòu)成各核心電路701、702、703、…的晶體管中屬于關(guān)鍵路徑的晶體管包括圖1、2所示的構(gòu)造，特別是包括加熱器電阻704、705?？刂葡到y(tǒng)72(T760是用于根據(jù)用例(Use Case)來(lái)使適當(dāng)?shù)暮诵碾娐?01、702、703、…動(dòng)作的電路組，包括系統(tǒng)控制部720、存儲(chǔ)器控制部730、頻率控制部740、加熱器控制部750以及溫度檢測(cè)部760。系統(tǒng)控制部720由通用CPU構(gòu)成，按照用例通過(guò)適當(dāng)?shù)脑O(shè)定使適當(dāng)?shù)暮诵碾娐穭?dòng)作。具體而言，系統(tǒng)控制部720首先監(jiān)視遙控器操作等表示用戶的操作的信號(hào)U0，或者通過(guò)流解析器對(duì)從外部輸入的映像等流數(shù)據(jù)VS進(jìn)行解析。系統(tǒng)控制部720在從用戶的操作或者流解析器的解析結(jié)果中檢測(cè)到用例的切換請(qǐng)求吋，向各種核心電路發(fā)送指令I(lǐng)NS。例如，假設(shè)用戶將視聽對(duì)象從地面數(shù)字電視廣播的節(jié)目切換為網(wǎng)絡(luò)上的視頻內(nèi)容的情況。當(dāng)用戶在該節(jié)目的視聽中按下了遙控器的網(wǎng)絡(luò)開關(guān)時(shí)，系統(tǒng)控制部720檢測(cè)出來(lái)自遙控器的信號(hào) U0，進(jìn)行接下來(lái)的一系列處理。系統(tǒng)控制部720首先從核心電路的集合710中選擇網(wǎng)絡(luò)接ロ電路并使其啟動(dòng)，開始從網(wǎng)絡(luò)接收視頻內(nèi)容的準(zhǔn)備。系統(tǒng)控制部720接下來(lái)使核心電路的集合710中在上述的節(jié)目視聽中被利用的流處理電路停止。系統(tǒng)控制部720還利用存儲(chǔ)器控制部730來(lái)變更應(yīng)該被分配到各核心電路的外部存儲(chǔ)器MR的帶寬。這里，外部存儲(chǔ)器MR是外置于集成電路700的存儲(chǔ)器元件，尤其包括幀存儲(chǔ)器。存儲(chǔ)器控制部730對(duì)各核心電路701、702、703、…向外部存儲(chǔ)器MR的訪問(wèn)進(jìn)行仲裁。存儲(chǔ)器控制部730特別按照來(lái)自系統(tǒng)控制部720的指示，與用例相對(duì)應(yīng)地調(diào)節(jié)應(yīng)該被分配到各核心電路的外部存儲(chǔ)器MR的帶寬。頻率控制部740按照來(lái)自系統(tǒng)控制部720的指示，與用例相對(duì)應(yīng)地控制各核心電路的動(dòng)作頻率。例如，在只進(jìn)行被錄像的節(jié)目的視聽時(shí)，頻率控制部740將解碼器701的動(dòng)作頻率設(shè)定為100MHz。在與被錄像的節(jié)目的視聽一同進(jìn)行ー組或者兩組競(jìng)爭(zhēng)節(jié)目的轉(zhuǎn)碼(Transcode)錄像的情況下，頻率控制部740將解碼器701的動(dòng)作頻率分別設(shè)定為200MHz、300MHz。此外，在視聽對(duì)象被從地面波數(shù)字電視廣播的HD(High — Definition，高分辨率)的映像向經(jīng)由網(wǎng)絡(luò)的4K2K的映像切換的情況下，頻率控制部740使解碼器701與DSP702的各動(dòng)作頻率上升。其原因在干，由于4K2K的分辨率是HD的分辨率的4倍，所以4K2K的處理與HD的處理相比，要求解碼器701與DSP702的高的動(dòng)作速度。用例與動(dòng)作頻率之間的關(guān)系預(yù)先被表格化而保存在頻率控制部740中。頻率控制部740還包括計(jì)時(shí)器741，利用其來(lái)決定實(shí)際變更動(dòng)作頻率的定時(shí)。加熱器控制部750向各核心電路701、702、703、…內(nèi)的加熱器電阻組704、705流動(dòng)電流，與用例相對(duì)應(yīng)地調(diào)節(jié)其電流量。這里，在ー個(gè)核心電路中，流向各加熱器電阻的電流被維持為相同的大小。加熱器控制部750包括用例切換監(jiān)視部751、電流源752、多個(gè)開關(guān)753A、753B、753C、…以及溫度監(jiān)視部754。電流源752利用恒定的電源電壓來(lái)產(chǎn)生規(guī)定大小的電流。其電流的大小可以是恒定的，也可以是可變的。多個(gè)開關(guān)753A、753B、753C、 分別與不同的核心電路連接，將它們中的加熱器電阻704、705與電流源752之間連接或者切斷。在圖7所示的例子中，在第1開關(guān)753A接通的期間，解碼器701內(nèi)的加熱器電阻704與電流源752之間流過(guò)電流，在第2開關(guān)753B接通的期間，DSP702內(nèi)的加熱器電阻705與電流源752之間流過(guò)電流。用例切換監(jiān)視部751對(duì)從系統(tǒng)控制部720向核心電路的集合710發(fā)送的指令I(lǐng)NS進(jìn)行監(jiān)視，根據(jù)該指令I(lǐng)NS對(duì)用例的切換的模式進(jìn)行解析。用例切換監(jiān)視部751還根據(jù)該解析結(jié)果來(lái)選擇應(yīng)該向加熱器電阻流動(dòng)電流的核心電路。例如，在視聽對(duì)象被從地面波數(shù)字電視廣播的HD的映像切換為經(jīng)由網(wǎng)絡(luò)的4K2K的映像的情況下，選擇解碼器701以及DSP702。用例與選擇對(duì)象的核心電路之間的關(guān)系預(yù)先被表格化并保存在用例切換監(jiān)視部751中。用例切換監(jiān)視部751接著使開關(guān)753A、753B、753C、…中與所選擇的核心電路連接的開關(guān)接通。由此，在該被選擇的核心電路內(nèi)的加熱器電阻與電流源752之間流過(guò)電流。在電流源752將電流的大小維持為恒定的情況下，用例切換監(jiān)視部751控制開關(guān)的占空比(接通時(shí)間與斷開時(shí)間之比)，對(duì)電流向加熱器電阻連續(xù)流動(dòng)的時(shí)間進(jìn)行調(diào)節(jié)。由此，能夠調(diào)節(jié)向加熱器電阻流動(dòng)的電流的平均的量。另一方面，在電流源752能夠變更電流大小的情況下，用例切換監(jiān)視部751利用電流源752，對(duì)向加熱器電阻流動(dòng)的電流的大小進(jìn)行調(diào)節(jié)。由此，向加熱器電阻流動(dòng)的電流量被調(diào)節(jié)。用例切換監(jiān)視部751還與使任意的開關(guān)接通同時(shí)地，對(duì)頻率控制部740內(nèi)的計(jì)時(shí)器741設(shè)定預(yù)熱時(shí)間Tth,使其計(jì)時(shí)器741啟動(dòng)。預(yù)熱時(shí)間Tth是從該開關(guān)接通到通過(guò)所選擇的核心電路內(nèi)的加熱器電阻使得晶體管的溫度達(dá)到所希望的值所需要的時(shí)間。例如，在只進(jìn)行被錄像的節(jié)目的視聽的情況下，用例切換監(jiān)視部751將預(yù)熱時(shí)間Tth設(shè)定為500m秒。由此，晶體管的溫度達(dá)到攝氏50度。在與被錄像的節(jié)目的視聽一同進(jìn)行一組或者兩組競(jìng)爭(zhēng)節(jié)目的錄像的情況下，用例切換監(jiān)視部751將預(yù)熱時(shí)間Tth分別設(shè)定為700m秒、1OOOm秒。由此，晶體管的溫度分別達(dá)到攝氏60度、攝氏70度。用例的切換的模式與預(yù)熱時(shí)間Tth之間的關(guān)系預(yù)先被表格化并保存在用例切換監(jiān)視部751中。當(dāng)利用計(jì)時(shí)器741檢測(cè)到經(jīng)過(guò)了預(yù)熱時(shí)間Tth時(shí)，頻率控制部740使與由用例切換監(jiān)視部751選擇的核心電路相同的核心電路的動(dòng)作頻率提高。此時(shí)，由于在該核心電路中，關(guān)鍵路徑上的晶體管的溫度十分高，所以其動(dòng)作速度十分快。因此，該核心電路的動(dòng)作可靠地成為高速。溫度監(jiān)視部754對(duì)由溫度檢測(cè)部760檢測(cè)的核心電路的集合710的各部的溫度進(jìn)行監(jiān)視。溫度監(jiān)視部754還在由用例切換監(jiān)視部751選擇出的核心電路或者其周邊的溫度超過(guò)了規(guī)定的允許范圍時(shí)，將與該核心電路連接的開關(guān)斷開。然后，在該溫度低于其允許范圍的情況下，使與該核心電路連接的開關(guān)再次接通。這里，其允許范圍由用例切換監(jiān)視部751與用例相對(duì)應(yīng)地來(lái)設(shè)定。例如，在只進(jìn)行被錄像的節(jié)目的視聽的情況下，允許范圍被設(shè)定為攝氏50度土幾度。在與被錄像的節(jié)目的視聽一同進(jìn)行一組或者兩組競(jìng)爭(zhēng)節(jié)目的錄像時(shí)，允許范圍分別被設(shè)定為攝氏60度土幾度、攝氏70度土幾度。用例與溫度的允許范圍之間的關(guān)系預(yù)先被表格化并保存在溫度監(jiān)視部754中。溫度檢測(cè)部760設(shè)于核心電路的集合710的各部，對(duì)其溫度進(jìn)行檢測(cè)。具體而言，溫度檢測(cè)部760包括埋設(shè)于各核心電路701、702、703、…的內(nèi)部或者其周邊的電阻、獨(dú)立地向各電阻流動(dòng)電流的電源、以及對(duì)各電阻中流過(guò)的電流的大小進(jìn)行測(cè)定的電路。由于該電流的大小根據(jù)電阻的溫度而變化，所以溫度檢測(cè)部760根據(jù)電流的測(cè)定值來(lái)決定各電阻的溫度。
<核心電路的動(dòng)作速度的控制>圖8是本發(fā)明 的實(shí)施方式I涉及的集成電路700對(duì)各核心電路的動(dòng)作速度進(jìn)行控制時(shí)的流程圖。該控制在系統(tǒng)控制部720根據(jù)用戶的操作或者流解析器的解析結(jié)果檢測(cè)到用例的切換請(qǐng)求時(shí)開始。在步驟S801中，用例切換監(jiān)視部751對(duì)從系統(tǒng)控制部720向各核心電路發(fā)送的指令I(lǐng)NS進(jìn)行監(jiān)視。用例切換監(jiān)視部751根據(jù)該指令I(lǐng)NS來(lái)判別用例的切換請(qǐng)求是否表示了將視聽對(duì)象從地面數(shù)字電視廣播的節(jié)目向網(wǎng)絡(luò)上的視頻內(nèi)容切換。在用例的切換請(qǐng)求表示了視聽對(duì)象的上述那樣的切換時(shí)，處理進(jìn)展到步驟S802。在用例的切換請(qǐng)求不表示視聽對(duì)象的上述那樣的切換時(shí)，處理反復(fù)執(zhí)行步驟S801。在步驟S802中，用例切換監(jiān)視部751使與解碼器701連接的開關(guān)753A接通。由此，在電流源752與解碼器701內(nèi)的加熱器電阻704之間開始流動(dòng)電流。然后，處理進(jìn)展到步驟S803。在步驟S803中，用例切換監(jiān)視部751從表格中檢索解碼器701啟動(dòng)時(shí)的預(yù)熱時(shí)間Tth并設(shè)定到計(jì)時(shí)器741，使該計(jì)時(shí)器741啟動(dòng)。由此，計(jì)時(shí)器741開始計(jì)吋。然后，處理進(jìn)展到步驟S804。在步驟S804中，頻率控制部740監(jiān)視計(jì)時(shí)器741的輸出。當(dāng)該輸出表示從啟動(dòng)時(shí)經(jīng)過(guò)了預(yù)熱時(shí)間Tth時(shí)，處理進(jìn)展到步驟S805。在步驟S805中，頻率控制部740使解碼器701的動(dòng)作頻率上升。由此，解碼器701的動(dòng)作速度提高。然后，處理進(jìn)展到步驟S806。在步驟S806中，溫度監(jiān)視部754監(jiān)視解碼器701或者其周邊的溫度。在該溫度超過(guò)了允許范圍的情況下，處理進(jìn)展到步驟S807。在該溫度沒有超過(guò)允許范圍的情況下，處理進(jìn)展到步驟S808。在步驟S807中，溫度監(jiān)視部754使與解碼器701連接的開關(guān)753A斷開，停止向解碼器701內(nèi)的加熱器電阻704流動(dòng)的電流?；蛘撸档驮撻_關(guān)753A的占空比，使向解碼器701內(nèi)的加熱器電阻704流動(dòng)的電流量減少。然后，處理進(jìn)展到步驟S810。在步驟S808中，溫度監(jiān)視部754確認(rèn)解碼器701或者其周邊的溫度是否低于允許范圍。在該溫度低于允許范圍的情況下，處理進(jìn)展到步驟S809。在該溫度處于允許范圍內(nèi)的情況下，處理進(jìn)展到步驟S810。在步驟S809中，溫度監(jiān)視部754使與解碼器701連接的開關(guān)753A接通，向解碼器701內(nèi)的加熱器電阻704再次流動(dòng)電流?；蛘?，提高該開關(guān)753A的占空比，使向解碼器701內(nèi)的加熱器電阻704流動(dòng)的電流量増加。然后，處理進(jìn)展到步驟S810。在步驟S810中，系統(tǒng)控制部720判斷是否使各核心電路繼續(xù)進(jìn)行動(dòng)作。在繼續(xù)進(jìn)行動(dòng)作的情況下，處理從步驟S806開始重復(fù)。在使動(dòng)作停止的情況下，系統(tǒng)控制部720使頻率控制部740與加熱器控制部750停止。由此，處理結(jié)束。本發(fā)明的實(shí)施方式I涉及的集成電路700如上所述，利用加熱器電阻，與用例相對(duì)應(yīng)地將核心電路的溫度、尤其是其關(guān)鍵路徑上的晶體管的溫度調(diào)節(jié)成適當(dāng)?shù)闹怠＝Y(jié)果，由于該晶體管的閾值電壓被調(diào)節(jié)成適當(dāng)?shù)闹?，所以能夠使核心電路的?dòng)作速度與耗電量平衡。例如，與使解碼器701和DSP702的動(dòng)作頻率在視聽網(wǎng)絡(luò)上的視頻內(nèi)容時(shí)比視聽地面波數(shù)字電視廣播時(shí)提高相對(duì)應(yīng)地，向解碼器701和DSP702的各加熱器電阻流動(dòng)電流。由此，在解碼器701與DSP702中，由于關(guān)鍵路徑上的晶體管的溫度上升，其閾值電壓降低，所以各動(dòng)作速度可靠地提高。另一方面，與使解碼器701和DSP702的動(dòng)作頻率在視聽地面波數(shù)字電視廣播時(shí)被維持得比較低相對(duì)應(yīng)地，停止向解碼器701與DSP702的各加熱器電阻流動(dòng)的電流。由此，由于關(guān)鍵路徑上的晶體管的溫度被維持得比較低，所以其閾值電壓被維持得比較高。結(jié)果，由于漏電流減少，所以可抑制解碼器701與DSP702的耗電量。這樣，集成電路700能夠動(dòng)態(tài)地控制核心電路的動(dòng)作速度，兼顧耗電量的削減與動(dòng)作速度的提高?！秾?shí)施方式2》圖9是本發(fā)明的實(shí)施方式2涉及的集成電路中包含的晶體管與其周邊的布局圖。圖10表示沿著圖9所示的線段X — X的剖視圖。圖9、10所示的構(gòu)造與圖1、2所示的實(shí)施方式I涉及的構(gòu)造的不同之處在于，晶體管100被隔熱部件130包圍，而與其外側(cè)的區(qū)域熱分離。由于其他的要素相同，所以以下主要對(duì)與實(shí)施方式I的變更點(diǎn)進(jìn)行說(shuō)明。針對(duì)相同的要素，援用對(duì)于實(shí)施方式I的說(shuō)明。
參照?qǐng)D9，晶體管100被矩形框狀的隔熱部件130包圍。參照?qǐng)D10，隔熱部件130形成為在各擴(kuò)散區(qū)域101、102與TSV121之間將基板110分離。隔熱部件130由氧化硅等熱傳導(dǎo)率比硅以及鋁低、且不污染周邊材料的(即，不產(chǎn)生向周邊材料的污染物的)物質(zhì)構(gòu)成。隔熱部件130除此以外也可以是基板110中夾持有空氣或者納米材料的區(qū)域。由于由加熱器電阻120產(chǎn)生的焦耳熱被隔熱部件130遮擋，所以難以傳播到其外側(cè)。因此，能夠進(jìn)一步提高利用加熱器電阻120對(duì)晶體管100選擇性進(jìn)行加熱時(shí)的效率。<晶體管的層疊工序>圖If 13表示圖9、10所示的構(gòu)造的層疊工序。本發(fā)明的實(shí)施方式2涉及的集成電路中包含的晶體管都通過(guò)相同的工序進(jìn)行層疊。圖11 Ca)是表示對(duì)基板110形成TSV121的工序的剖視圖。圖11 Ca)所示的工序與圖4 (a)所示的工序相同。首先，用光致抗蝕劑401覆蓋基板110的第I表面111，使TSV121的圖案感光，來(lái)形成孔402。接下來(lái)，利用剩余的光致抗蝕劑401作為掩模來(lái)進(jìn)行RIE，將通過(guò)光致抗蝕劑的孔402而露出的基板110的部分除去而形成過(guò)孔403。接著，在將光致抗蝕劑401從第I表面111的整體除去之后，使用CVD，利用氧化硅覆蓋過(guò)孔403的內(nèi)面來(lái)形成絕緣膜。然后，再次使用CVD向過(guò)孔403的內(nèi)部填充多晶硅。然后，通過(guò)CMP對(duì)第I表面111進(jìn)行研磨，將從過(guò)孔403的上端析出的多晶硅除去而實(shí)現(xiàn)平坦化。這樣，形成了TSV121。圖11(b)是表示對(duì)基板110形成隔熱部件130的工序的剖視圖。在形成了 TSV121之后，首先再次用光致抗蝕劑404覆蓋基板110的第I表面111，使隔熱部件130的圖案感光。由此，覆蓋應(yīng)該形成隔熱部件130的區(qū)域的光致抗蝕劑404的部分被除去而產(chǎn)生孔405。接下來(lái)，利用剩余的光致抗蝕劑404作為掩模來(lái)進(jìn)行RIE，將通過(guò)光致抗蝕劑的孔404而露出的基板110的部分除去而形成溝槽形的過(guò)孔406 (參照?qǐng)D11 (b)的虛線部)。圖11 (b)所示的箭頭RI2表示在RIE中利用的離子流。接著，在將光致抗蝕劑404從第I表面111的整體除去之后，使用CVD向過(guò)孔406的內(nèi)部填充氧化硅。此時(shí)，氧化硅還從過(guò)孔406的上端向外部析出。因此，在填充了氧化硅之后，通過(guò)CMP對(duì)第I表面111進(jìn)行研磨，將從過(guò)孔406的上端析出的氧化硅除去而實(shí)現(xiàn)平坦化。這樣，形成了隔熱部件130。圖11 (c)是表示向基板110的第I表面111層疊柵極氧化膜103與柵電極104的エ序的剖視圖。圖11 (C)所示的エ序與圖4 (b)所示的エ序相同。在形成了隔熱部件130之后，首先使第I表面111的整體熱氧化，利用氧化硅的膜覆蓋其整體。接下來(lái)，通過(guò)LPCVD向氧化硅膜的整體堆積多晶硅。接著，用光致抗蝕劑覆蓋該多晶硅的層的整體，使柵電極104的圖案感光，將覆蓋應(yīng)該形成柵電極104的區(qū)域以外的光致抗蝕劑的部分除去。利用剰余的光致抗蝕劑作為掩模來(lái)進(jìn)行RIE，將多余的氧化硅和多晶硅從第I表面111除去，形成柵極氧化膜103與柵電極104。最后，將多余的光致抗蝕劑除去。圖11 (d)是表示擴(kuò)散區(qū)域的形成エ序的剖視圖。圖11 (d)所示的エ序與圖4 (C)所示的エ序相同。在該エ序中，利用各柵電極104作為掩摸，向基板110的第I表面111注入硼或者磷等雜質(zhì)離子。這樣，在柵電極104的兩側(cè)薄薄地形成擴(kuò)散區(qū)域101、102。圖12 (a)是表示側(cè)壁105與層間絕緣膜201的形成エ序的剖視圖。圖12 (a)所示的エ序與圖5 (a)所示的エ序相同。在形成了擴(kuò)散區(qū)域101、102之后，首先通過(guò)LPCVD以氮化硅的膜覆蓋基板110的第I表面111的整體。接下來(lái)，通過(guò)各向異性蝕刻僅在柵極絕緣膜103與柵電極104的側(cè)面殘留氮化硅膜。這樣，形成了側(cè)壁105。接著，利用柵電極104和側(cè)壁105作為掩模，向第I表面111進(jìn)ー步注入硼或者磷等雜質(zhì)離子。結(jié)果，在側(cè)壁 105的外側(cè)，各擴(kuò)散區(qū)域101、102的厚度増大。在注入了雜質(zhì)離子之后，利用氧化硅的膜覆蓋第I表面111的整體，形成層間絕緣膜201。圖12(b)是表示對(duì)層間絕緣膜201形成接觸孔106、107、122的エ序的剖視圖。圖
12(b)所示的エ序與圖5 (b)所示的エ序相同。首先，利用光致抗蝕劑覆蓋層間絕緣膜201的整體，使接觸孔106、107、122的圖案感光，來(lái)形成孔。接下來(lái)，利用剩余的光致抗蝕劑作為掩模來(lái)進(jìn)行RIE，將通過(guò)光致抗蝕劑的孔而露出的層間絕緣膜201的部分除去而形成孔。接著，利用CVD向該孔的內(nèi)部填充鋁、鎢或者銅。然后，通過(guò)CMP對(duì)層間絕緣膜201的表面進(jìn)行研磨，將從孔的上端析出的金屬除去而實(shí)現(xiàn)平坦化。這樣，形成了接觸孔106、107、122。圖12 (C)是表示形成多層布線108、109、123的エ序的剖視圖。圖12 (c)所示的エ序與圖5 (c)所示的エ序相同。首先，使用CVD，利用氧化硅的膜202覆蓋層間絕緣膜201的整體。接下來(lái)，用光致抗蝕劑覆蓋該氧化硅膜202的整體，使圖I中用虛線表示的布線108、109、123的圖案感光，形成孔。接下來(lái)，利用剩余的光致抗蝕劑作為掩模來(lái)進(jìn)行RIE，將通過(guò)光致抗蝕劑的孔而露出的氧化硅膜202的部分除去而形成孔。接著，利用鍍覆或者濺射向該孔的內(nèi)部填充鋁或者銅。然后，通過(guò)CMP對(duì)氧化硅膜202的表面進(jìn)行研磨，將從孔的上端析出的金屬除去而實(shí)現(xiàn)平坦化。這樣，在氧化硅膜202內(nèi)形成布線108、109、123。以后，每當(dāng)層疊新的氧化硅膜203、204時(shí)，便反復(fù)進(jìn)行相同的步驟。這樣，形成了圖12 (c)所示的多層布線。圖13(a)是表示對(duì)基板110的第2表面112進(jìn)行研磨的エ序的剖視圖。圖13(a)所示的エ序與圖6 (a)所示的エ序相同。在基板110的第I表面111上完成了圖12 (C)所示的構(gòu)造之后，通過(guò)CMP對(duì)第2表面112進(jìn)行研磨。由此，基板110的厚度降低至幾 幾十ym。結(jié)果，如圖13 (a)所示，在第2表面112露出TSV121和隔熱部件130。圖13(b)是表示對(duì)基板110的第2表面112形成絕緣膜205的エ序的剖視圖。圖
13(b)所示的エ序與圖6 (b)所示的エ序相同。在圖13 (a)所示的研磨エ序之后,首先通過(guò)CVD向第2表面112的整體堆積氧化硅的膜205。接下來(lái)，利用光致抗蝕劑覆蓋該氧化硅膜205的整體，使TSV121的圖案感光而形成孔。接下來(lái)，利用剩余的光致抗蝕劑作為掩模來(lái)進(jìn)行RIE，將通過(guò)光致抗蝕劑的孔而露出的氧化硅膜205的部分除去而形成孔。接著，利用CVD向該孔的內(nèi)部填充多晶硅。然后，通過(guò)CMP對(duì)氧化硅膜205的表面進(jìn)行研磨，將從孔的上端析出的多晶硅除去而實(shí)現(xiàn)平坦化。這樣，在形成絕緣膜205的同時(shí)，TSV121的端部
再次露出。圖13 (C)是表示對(duì)基板110的第2表面112形成加熱器電阻120的工序的剖視圖。圖13 (c)所示的工序與圖6 (c)所示的工序相同。首先，通過(guò)LPCVD向絕緣膜205的整體堆積多晶硅。接下來(lái)，利用光致抗蝕劑覆蓋該多晶硅的層的整體，使加熱器電阻120的圖案感光，將覆蓋應(yīng)該形成加熱器電阻120的區(qū)域以外的光致抗蝕劑的部分除去。接下來(lái)，利用剩余的光致抗蝕劑作為掩模來(lái)進(jìn)行RIE，將多余的多晶硅從絕緣膜205的表面除去而形成加熱器電阻120。最后，將多余的光致抗蝕劑除去?！秾?shí)施方式3》
圖14是本發(fā)明的實(shí)施方式3涉及的集成電路900的框圖。該集成電路900與圖7所示的實(shí)施方式I涉及的集成電路700的不同之處在于，加熱器控制部750取代用例切換監(jiān)視部751而具備存儲(chǔ)器訪問(wèn)監(jiān)視部951。其他的要素與圖7所示的集成電路700的要素相同。因此，以下的說(shuō)明涉及從實(shí)施方式I擴(kuò)張的部分以及變更的部分。針對(duì)與實(shí)施方式I相同的要素，援用對(duì)于上述實(shí)施方式I的說(shuō)明。存儲(chǔ)器訪問(wèn)監(jiān)視部951對(duì)存儲(chǔ)器控制部730從各核心電路701、702、703、…接收的向外部存儲(chǔ)器MR的訪問(wèn)請(qǐng)求進(jìn)行監(jiān)視。存儲(chǔ)器訪問(wèn)監(jiān)視部951尤其對(duì)各核心電路向外部存儲(chǔ)器MR的訪問(wèn)頻率、即各核心電路被分配的外部存儲(chǔ)器MR的帶寬進(jìn)行檢測(cè)。存儲(chǔ)器訪問(wèn)監(jiān)視部951進(jìn)而選擇被分配了比較高的帶寬的核心電路。存儲(chǔ)器訪問(wèn)監(jiān)視部951接著從開關(guān)753A、753B、753C、…中將與所選擇的核心電路連接的開關(guān)接通。由此，在該所選擇的核心電路內(nèi)的加熱器電阻與電流源752之間流過(guò)電流。在電流源752將電流的大小維持為恒定的情況下，存儲(chǔ)器訪問(wèn)監(jiān)視部951控制開關(guān)的占空比，對(duì)電流向加熱器電阻連續(xù)流動(dòng)的時(shí)間進(jìn)行調(diào)節(jié)。由此，能夠調(diào)節(jié)加熱器電阻中流過(guò)的電流的平均的量。另一方面，在電流源752能夠變更電流大小的情況下，存儲(chǔ)器訪問(wèn)監(jiān)視部951利用電流源752來(lái)調(diào)節(jié)加熱器電阻中流動(dòng)的電流的大小。由此，可調(diào)節(jié)加熱器電阻中流動(dòng)的電流量。此外，存儲(chǔ)器訪問(wèn)監(jiān)視部951除了如上述那樣測(cè)量存儲(chǔ)器控制部730中的實(shí)際的存儲(chǔ)器訪問(wèn)頻率之外，還可以檢測(cè)對(duì)各核心電路分配的外部存儲(chǔ)器MR的帶寬的值(帶寬限制值)。存儲(chǔ)器訪問(wèn)監(jiān)視部951還與將任意的開關(guān)接通同時(shí)地，對(duì)頻率控制部740內(nèi)的計(jì)時(shí)器741設(shè)定預(yù)熱時(shí)間Tth，使該計(jì)時(shí)器741啟動(dòng)。例如，在分配給解碼器701的外部存儲(chǔ)器MR的帶寬為500MB / sU000MB / S、或者1500MB / s的情況下，存儲(chǔ)器訪問(wèn)監(jiān)視部951將預(yù)熱時(shí)間Tth分別設(shè)定為2秒、5秒、或者10秒。所選擇的核心電路被分配的外部存儲(chǔ)器MR的帶寬與預(yù)熱時(shí)間Tth之間的關(guān)系預(yù)先被表格化并保存在存儲(chǔ)器訪問(wèn)監(jiān)視部951中。當(dāng)利用計(jì)時(shí)器741檢測(cè)到經(jīng)過(guò)了預(yù)熱時(shí)間Tth時(shí)，頻率控制部740使與由存儲(chǔ)器訪問(wèn)監(jiān)視部951選擇的核心電路相同的核心電路的動(dòng)作頻率提聞。此時(shí)，在該核心電路中，由于關(guān)鍵路徑上的晶體管的溫度十分高，所以其動(dòng)作速度十分快。因此，該核心電路的動(dòng)作可靠地成為高速。<核心電路的動(dòng)作速度的控制>
圖15是本發(fā)明的實(shí)施方式3涉及的集成電路900對(duì)各核心電路的動(dòng)作速度進(jìn)行控制時(shí)的流程圖。該控制在系統(tǒng)控制部720接受用戶的操作或者流解析器的解析結(jié)果而決定將視聽對(duì)象從地面數(shù)字電視廣播的節(jié)目向網(wǎng)絡(luò)上的視頻內(nèi)容切換時(shí)開始。在步驟S1000中，系統(tǒng)控制部720從來(lái)自遙控器的信號(hào)UO或者流數(shù)據(jù)VS中檢測(cè)應(yīng)該將視聽對(duì)象從地面數(shù)字電視廣播的節(jié)目向網(wǎng)絡(luò)上的視頻內(nèi)容切換的信息，進(jìn)行開始其內(nèi)容的視聽的處理。具體而言，系統(tǒng)控制部720首先從核心電路的集合710中選擇網(wǎng)絡(luò)接ロ電路并使其啟動(dòng)，開始從網(wǎng)絡(luò)接受視頻內(nèi)容的準(zhǔn)備。系統(tǒng)控制部720接下來(lái)使核心電路的集合710中在上述的節(jié)目視聽中利用的流處理電路停止。系統(tǒng)控制部720還通過(guò)存儲(chǔ)器控制部730使應(yīng)該分配到各核心電路的外部存儲(chǔ)器MR的帶寬變更。然后，處理進(jìn)展到步驟SlOOlo在步驟S1001中，存儲(chǔ)器訪問(wèn)監(jiān)視部951對(duì)存儲(chǔ)器控制部730從各核心電路701、702,703,…接收的向外部存儲(chǔ)器MR的訪問(wèn)請(qǐng)求進(jìn)行監(jiān)視。存儲(chǔ)器訪問(wèn)監(jiān)視部951尤其對(duì)解碼器701向外部存儲(chǔ)器MR的訪問(wèn)頻率、即被分配到解碼器701的外部存儲(chǔ)器MR的帶寬進(jìn)行檢測(cè)。存儲(chǔ)器訪問(wèn)監(jiān)視部951進(jìn)而檢查該帶寬是否超過(guò)了規(guī)定的閾值Bth。在該帶寬 驟 S1001。在步驟S1002中，存儲(chǔ)器訪問(wèn)監(jiān)視部951將與解碼器701連接的開關(guān)753A接通。由此，在電流源752與解碼器701內(nèi)的加熱器電阻704之間開始流動(dòng)電流。然后，處理進(jìn)展到步驟S1003。在步驟S1003中，存儲(chǔ)器訪問(wèn)監(jiān)視部951從表格中檢索被分配到解碼器701的外部存儲(chǔ)器MR的帶寬超過(guò)了閾值Bth的情況下的預(yù)熱時(shí)間Tth，并將其設(shè)定到計(jì)時(shí)器741，使該計(jì)時(shí)器741啟動(dòng)。由此，計(jì)時(shí)器741開始計(jì)吋。然后，處理進(jìn)展到步驟S1004。在步驟S1004中，頻率控制部740監(jiān)視計(jì)時(shí)器741的輸出。當(dāng)該輸出表示從啟動(dòng)時(shí)經(jīng)過(guò)了預(yù)熱時(shí)間Tth時(shí)，處理進(jìn)展到步驟S1005。在步驟S1005中，頻率控制部740使解碼器701的動(dòng)作頻率上升。由此，解碼器701的動(dòng)作速度提高。然后，處理進(jìn)展到步驟S1006。在步驟S1006中，溫度監(jiān)視部754監(jiān)視解碼器701或者其周邊的溫度。在該溫度超過(guò)了允許范圍的情況下，處理進(jìn)展到步驟S1007。在該溫度沒有超過(guò)允許范圍的情況下，處理進(jìn)展到步驟S1008。在步驟S1007中，溫度監(jiān)視部754將與解碼器701連接的開關(guān)753A斷開，使向解碼器701內(nèi)的加熱器電阻704流動(dòng)的電流停止?；蛘?，降低該開關(guān)753A的占空比，使向解碼器701內(nèi)的加熱器電阻704流動(dòng)的電流量減少。然后，處理進(jìn)展到步驟S1010。在步驟S1008中，溫度監(jiān)視部754確認(rèn)解碼器701或者其周邊的溫度是否低于允許范圍。在該溫度低于允許范圍的情況下，處理進(jìn)展到步驟S1009。在該溫度處于允許范圍內(nèi)的情況下，處理進(jìn)展到步驟S1010。在步驟S1009中，溫度監(jiān)視部754將與解碼器701連接的開關(guān)753A接通，向解碼器701內(nèi)的加熱器電阻704再次流動(dòng)電流。或者，提高該開關(guān)753A的占空比，使向解碼器701內(nèi)的加熱器電阻704流動(dòng)的電流量増加。然后，處理進(jìn)展到步驟S1010。在步驟S1010中，系統(tǒng)控制部720判斷是否使各核心電路繼續(xù)進(jìn)行動(dòng)作。在繼續(xù)進(jìn)行動(dòng)作的情況下，處理從步驟S1006開始重復(fù)進(jìn)行。在使動(dòng)作停止的情況下，系統(tǒng)控制部720使頻率控制部740與加熱器控制部750停止。由此，處理結(jié)束。本發(fā)明的實(shí)施方式3涉及的集成電路900如上所述，利用加熱器電阻，與核心電路被分配的外部存儲(chǔ)器MR的帶寬相對(duì)應(yīng)地，將該核心電路的溫度、特別是其關(guān)鍵路徑上的晶體管的溫度調(diào)節(jié)成適當(dāng)?shù)闹怠＝Y(jié)果，由于該晶體管的閾值電壓被調(diào)節(jié)成適當(dāng)?shù)闹?，所以能夠使核心電路的?dòng)作速度與耗電量平衡。例如，伴隨著從地面波數(shù)字電視廣播的視聽向網(wǎng)絡(luò)上的視頻內(nèi)容的視聽的切換，解碼器701向外部存儲(chǔ)器MR的訪問(wèn)頻率提高。另外，在DSP702對(duì)音頻流進(jìn)行解碼的情況下，DSP702向外部存儲(chǔ)器MR的訪問(wèn)頻率按照該流的壓縮編碼方式而變化。與向外部存儲(chǔ)器MR的訪問(wèn)頻率上升相對(duì)應(yīng)地，加熱器控制部750向解碼器701和DSP702的各加熱器電阻流動(dòng)電流。由此，在解碼器701與DSP702中，由于關(guān)鍵路徑上的晶體管的溫度上升，其閾值電壓降低，所以各動(dòng)作速度可靠地提高。另一方面，與向外部存儲(chǔ)器MR的訪問(wèn)頻率下降相對(duì)應(yīng)地，加熱器控制部750使向解碼器701和DSP702的各加熱器電阻流動(dòng)的電流停止。由此，由于關(guān)鍵路徑上的晶體管的溫度下降，所以其閾值電壓上升。結(jié)果，由于漏電流減少，所以可抑制解碼器701與DSP702的耗電量。這樣，集成電 路900能夠動(dòng)態(tài)地控制核心電路的動(dòng)作速度，兼顧耗電量的削減和動(dòng)作速度的提高。《實(shí)施方式4》圖16是表示本發(fā)明的實(shí)施方式4涉及的集成電路中包含的晶體管和其周邊的層疊構(gòu)造的剖視圖。該構(gòu)造與圖2所示的實(shí)施方式I涉及的構(gòu)造的不同之處在于，加熱器電阻與晶體管形成于不同的基板。由于其他的要素相同，所以以下主要對(duì)與實(shí)施方式I的變更點(diǎn)進(jìn)行說(shuō)明。針對(duì)相同的要素，援用對(duì)于實(shí)施方式I的說(shuō)明。參照?qǐng)D16，在集成電路上層疊有第I基板1110和第2基板1120。第I基板1110包括實(shí)質(zhì)上平行的第I表面1111以及第2表面1112(圖16中分別為上側(cè)的表面以及下側(cè)的表面)。晶體管100被層疊于第I表面1111，包括第I擴(kuò)散區(qū)域101、第2擴(kuò)散區(qū)域102、柵極氧化膜103、柵電極104、側(cè)壁105、第I接觸孔106、第2接觸孔107、第I布線108以及第2布線109。由于這些要素與圖1、2所示的要素相同，所以它們的詳細(xì)說(shuō)明援用針對(duì)實(shí)施方式I的說(shuō)明。進(jìn)一步參照?qǐng)D16，第2基板1120包括實(shí)質(zhì)上平行的第3表面1121以及第4表面1122(圖16中分別為上側(cè)的表面以及下側(cè)的表面)。第3表面1121被粘接到第I基板1110的第2表面1112 (參照?qǐng)D16所示的箭頭ARR)。加熱器電阻1130層疊在第3表面1121中的位于晶體管100的背面?zhèn)鹊牟糠帧＜訜崞麟娮?130由多晶硅或者無(wú)摻雜硅構(gòu)成。加熱器電阻1130的平面形狀與圖I所示的形狀相同，為細(xì)長(zhǎng)的矩形狀，按照與柵電極104正交的方式延伸。并且，對(duì)一個(gè)晶體管100分別設(shè)置了兩個(gè)加熱器電阻1130。第3表面1121被絕緣膜1210覆蓋。絕緣膜1210由氧化硅構(gòu)成。絕緣膜1210被夾持在第3表面1121與第I基板1110的第2表面1112之間，將它們之間電分離。在加熱器電阻1130的長(zhǎng)度方向的各端部所面對(duì)的第2基板1120的部分，分別形成有一個(gè)TSV1131。在TSV1131的內(nèi)部填充有多晶硅。第2基板1120的第4表面1122被層間絕緣膜1220覆蓋。對(duì)該層間絕緣膜1220形成第3接觸孔1132，TSVl 131的端部通過(guò)該第3接觸孔1132露出。第3布線1133通過(guò)第3接觸孔1132與TSV1131連接。第3布線1133由鋁或者銅構(gòu)成。當(dāng)通過(guò)第3布線1133向加熱器電阻1130流動(dòng)電流時(shí)，由于加熱器電阻1130的電阻值大于第3布線1133，所以產(chǎn)生比較大的焦耳熱。這樣，能夠利用加熱器電阻1130對(duì)晶體管100、特別是其溝道區(qū)域進(jìn)行加熱。加熱器電阻1130被設(shè)置在晶體管100中的屬于關(guān)鍵路徑的部分的背面?zhèn)取Ｒ虼?，能夠選擇性對(duì)這些晶體管進(jìn)行加熱，使其比其他晶體管溫度上升。如圖3所示，一般溫度高的晶體管比溫度低的晶體管閾值電壓低。因此，在使關(guān)鍵路徑上的晶體管的溫度比其他晶體管的溫度上升時(shí)，即使在所有的晶體管中電源電壓相同，也能夠使關(guān)鍵路徑上的晶體管比其他晶體管高速動(dòng)作。并且，如果僅在需要高速動(dòng)作的期間向加熱器電阻流動(dòng)電流，則能夠?qū)⒑碾娏康膲埓笠种茷楸匾淖钚∠薅?。這樣，如果利用圖16所示的構(gòu)造，則能夠動(dòng)態(tài)地調(diào)節(jié)晶體管的閾值電壓。其中，其具體的調(diào)節(jié)方法的詳細(xì)處理與實(shí)施方式I涉及的處理相同。因此，其詳細(xì)說(shuō)明援用針對(duì)實(shí)施方式I的說(shuō)明。<晶體管的層疊エ序>圖17 19表示圖16所示的構(gòu)造的層疊エ序。本發(fā)明的實(shí)施方式4涉及的集成電路中包含的晶體管都通過(guò)相同的エ序進(jìn)行層疊。圖17 (a)是表示將柵極氧化膜103和柵電極104層疊到第I基板1110的第I表面1111的エ序的剖視圖。首先，使第I表面1111的整體熱氧化，利用氧化硅的膜覆蓋其整體。接下來(lái)，通過(guò)LPCVD向氧化硅膜的整體堆積多晶硅。接著，利用光致抗蝕劑覆蓋該多晶硅的層的整體，使柵電極104的圖案感光。由此，覆蓋應(yīng)該形成柵電極104的區(qū)域以外的光致抗蝕劑的部分被除去。接下來(lái)，利用剰余的光致抗蝕劑作為掩模來(lái)進(jìn)行RIE，將多余的氧化硅和多晶硅從第I表面1111除去，形成柵極氧化膜103與柵電極104。最后，將多余的光致抗蝕劑除去。圖17 (b)是表示擴(kuò)散區(qū)域的形成エ序的剖視圖。在該エ序中，利用各柵電極104作為掩摸，向第I基板1110的第I表面1111注入硼或者磷等雜質(zhì)離子。圖17 (b)所示的箭頭MP表示被注入的離子流。這樣，在柵電極104的兩側(cè)薄薄地形成擴(kuò)散區(qū)域101、102。圖17(c)是表示側(cè)壁105與層間絕緣膜201的形成エ序的剖視圖。在形成了擴(kuò)散區(qū)域101、102之后，首先通過(guò)LPCVD，利用氮化硅的膜覆蓋第I基板1110的第I表面1111的整體。接下來(lái)，通過(guò)各向異性蝕刻，僅在柵極絕緣膜103與柵電極104的側(cè)面殘留氮化硅膜。這樣，形成了側(cè)壁105。接著，利用柵電極104與側(cè)壁105作為掩模，向第I表面1111進(jìn)ー步注入硼或者磷等雜質(zhì)離子。結(jié)果，在側(cè)壁105的外側(cè)，各擴(kuò)散區(qū)域101、102的厚度増大。這樣，側(cè)壁105作為使各擴(kuò)散區(qū)域101、102與柵電極104可靠地分離的間隔件發(fā)揮功能。在注入了雜質(zhì)離子之后，用氧化硅的膜覆蓋第I表面1111的整體，形成層間絕緣膜201。圖18 (a)是表示對(duì)層間絕緣膜201形成接觸孔106、107的エ序的剖視圖。首先，利用光致抗蝕劑覆蓋層間絕緣膜201的整體，使接觸孔106、107的圖案感光。由此，覆蓋應(yīng)該形成接觸孔106、107的區(qū)域的光致抗蝕劑的部分被除去而產(chǎn)生孔。接下來(lái)，利用剰余的光致抗蝕劑作為掩模來(lái)進(jìn)行RIE，將通過(guò)光致抗蝕劑的孔而露出的層間絕緣膜201的部分除去而形成孔。接著，利用CVD向該孔的內(nèi)部填充鋁、鎢或者銅。此時(shí)，該金屬還從該孔的上端向外部析出。因此，在填充了金屬之后，通過(guò)CMP對(duì)層間絕緣膜201的表面進(jìn)行研磨，將從孔的上端析出的金屬除去而實(shí)現(xiàn)平坦化。這樣，形成了接觸孔106、107。圖18 (b)是表示形成多層布線108、109的エ序的剖視圖。首先，使用CVD，利用氧化硅的膜202覆蓋層間絕緣膜201的整體。接下來(lái)，用光致抗蝕劑覆蓋該氧化硅膜202的整體，使圖I中用虛線表示的布線108、109的圖案感光。由此，覆蓋應(yīng)該形成布線108、109的區(qū)域的光致抗蝕劑的部分被除去而產(chǎn)生孔。接下來(lái)，利用剩余的光致抗蝕劑作為掩模來(lái)進(jìn)行RIE，將通過(guò)光致抗蝕劑的孔而露出的氧化硅膜202的部分除去而形成孔。接著，利用鍍覆或者濺射向該孔的內(nèi)部填充鋁或者銅。此時(shí)，該金屬還從孔的上端向外部析出。因此，在填充了金屬之后，通過(guò)CMP對(duì)氧化硅膜202的表面進(jìn)行研磨，將從孔的上端析出的金屬除去而實(shí)現(xiàn)平坦化。這樣，在氧化硅膜202內(nèi)形成布線108、109。以后，每當(dāng)層疊新的氧化硅膜203、204時(shí)，便反復(fù)進(jìn)行相同的步驟。這樣，形成了圖18 (b)所示的多層布線。圖18 (C)是表示對(duì)第I基板1110的第2表面1112進(jìn)行研磨的工序的剖視圖。在第I基板1110的第I表面1111上完成了圖18 (b)所示的構(gòu)造之后，通過(guò)CMP對(duì)第2表面1112進(jìn)行研磨。圖18 (c)所示的箭頭CMP表示與CMP相伴的第I基板1110的厚度的變化方向。CMP在使該研磨的粗糙度多級(jí)變化的同時(shí)，反復(fù)進(jìn)行多次。由此，第I基板1110的厚度降低至幾Pm 幾十μπι。希望的是，該時(shí)刻的第I基板1110的厚度比圖6 (a)所示的基板110的厚度設(shè)定得小。
圖19 (a)是表示對(duì)第2基板1120的第3表面1121形成加熱器電阻1130的工序的剖視圖。首先，通過(guò)LPCVD向第3表面1121的整體堆積多晶硅。接下來(lái)，利用光致抗蝕劑覆蓋該多晶硅的層的整體，使加熱器電阻1130的圖案感光。由此，覆蓋應(yīng)該形成加熱器電阻1130的區(qū)域以外的光致抗蝕劑的部分被除去。接下來(lái)，利用剩余的光致抗蝕劑作為掩模來(lái)進(jìn)行RIE，將多余的多晶硅從第3表面1121除去，形成加熱器電阻1130。最后，將多余的光致抗蝕劑除去。圖19 (b)是表示對(duì)第2基板1120的第3表面1121形成絕緣膜1210的工序的剖視圖。在形成了加熱器電阻1130之后，通過(guò)CVD，向包括加熱器電阻1130的第3表面1121的整體堆積氧化硅，形成絕緣膜1210。圖19 (C)是表示對(duì)第2基板1120形成TSV1131的工序的剖視圖。首先，利用光致抗蝕劑覆蓋第2基板1120的第4表面1122，使TSV1131的圖案感光。由此，覆蓋應(yīng)該形成TSV1131的區(qū)域的光致抗蝕劑的部分被除去而產(chǎn)生孔。接下來(lái)，利用剩余的光致抗蝕劑作為掩模來(lái)進(jìn)行RIE，將通過(guò)光致抗蝕劑的孔而露出的第2基板1120的部分除去而形成過(guò)孔。接著，在將光致抗蝕劑從第4表面1122的整體除去之后，使用CVD，用氧化硅覆蓋過(guò)孔的內(nèi)面來(lái)形成絕緣膜。然后，進(jìn)一步使用CVD向過(guò)孔的內(nèi)部填充多晶硅。此時(shí)，多晶硅還從過(guò)孔的上端向外部析出。因此，在填充了多晶硅之后，通過(guò)CMP對(duì)第4表面1122進(jìn)行研磨，將從過(guò)孔的上端析出的多晶硅除去而實(shí)現(xiàn)平坦化。這樣，形成了 TSV1131。圖19 (d)是表示對(duì)第2基板1120的第4表面1122形成層間絕緣膜1220的工序的剖視圖。在形成了 TSV1131之后，通過(guò)CVD向第4表面1122的整體堆積氧化硅，形成層間絕緣膜1220。圖19 (e)是表示對(duì)層間絕緣膜1220形成第3接觸孔1132和第3布線1133的工序的剖視圖。首先，利用光致抗蝕劑覆蓋層間絕緣膜1220的整體，使第3接觸孔1132與第3布線1133的圖案感光。由此，覆蓋應(yīng)該形成第3接觸孔1132和第3布線1133的區(qū)域的光致抗蝕劑的部分被除去而產(chǎn)生孔。接下來(lái)，利用剩余的光致抗蝕劑作為掩模來(lái)進(jìn)行RIE，將通過(guò)光致抗蝕劑的孔而露出的層間絕緣膜1220的部分除去而形成孔。接著，利用CVD向該孔的內(nèi)部填充鋁、鎢或者銅。此時(shí)，該金屬還從該孔的上端向外部析出。因此，在填充了金屬之后，通過(guò)CMP對(duì)層間絕緣膜1220的表面進(jìn)行研磨，將從孔的上端析出的金屬除去而實(shí)現(xiàn)平坦化。這樣，形成了第3接觸孔1132與第3布線1133。在本發(fā)明的實(shí)施方式4中與實(shí)施方式I不同地，將晶體管與加熱器電阻層疊于不同的基板，并將這些基板粘接。因此，由于加熱器電阻與晶體管通過(guò)不同的層疊エ序形成，所以不存在晶體管被暴露于加熱器電阻的層疊エ序時(shí)所使用的蝕刻液和/或離子流的危險(xiǎn)性。從而，實(shí)施方式4涉及的制造方法與實(shí)施方式I涉及的制造方法相比，雖然エ序數(shù)多，但能夠進(jìn)ー步提高晶體管的可靠性?！秾?shí)施方式5》圖20是表示本發(fā)明的實(shí)施方式5涉及的集成電路中包含的晶體管和其周邊的層疊構(gòu)造的剖視圖。該構(gòu)造與圖16所示的實(shí)施方式4涉及的構(gòu)造的不同之處在于，隔熱部件包圍晶體管以及加熱器電阻的周圍。由于其他的要素相同，所以以下主要對(duì)與實(shí)施方式4 的變更點(diǎn)進(jìn)行說(shuō)明。針對(duì)相同的要素，援用對(duì)于實(shí)施方式4的說(shuō)明。參照?qǐng)D20，晶體管100被第I隔熱部件130包圍。第I隔熱部件130形成為在各擴(kuò)散區(qū)域101、102的外側(cè)將第I基板1110分離。第I隔熱部件130由氧化硅等熱傳導(dǎo)率比硅以及鋁低、且不產(chǎn)生向周邊材料的污染物的物質(zhì)構(gòu)成。第I隔熱部件130除此以外也可以是在第I基板1110中夾持有空氣或者納米材料的區(qū)域。通過(guò)第I隔熱部件130，各晶體管100的區(qū)域與其外側(cè)不僅被電分離，還被熱分離。進(jìn)ー步參照?qǐng)D20，加熱器電阻1130被第2隔熱部件1140包圍。第2隔熱部件1140形成為在加熱器電阻1130與其周圍的區(qū)域之間將第2基板1120分離。第2隔熱部件1140由氧化硅等熱傳導(dǎo)率比硅以及鋁低、且不產(chǎn)生向周邊材料的污染物的物質(zhì)構(gòu)成。第2隔熱部件1140除此以外也可以是在第2基板1120中夾持有空氣或者納米材料的區(qū)域。在第I基板1110與第2基板1120粘接的狀態(tài)下，第I隔熱部件130與第2隔熱部件1140連結(jié)。由于由加熱器電阻1130產(chǎn)生的焦耳熱被第I隔熱部件130和第2隔熱部件1140遮擋，所以難以傳播到它們的外側(cè)。因此，能夠進(jìn)ー步提高利用加熱器電阻1130對(duì)晶體管100選擇性加熱時(shí)的效率。<晶體管的層疊エ序>圖23表示圖20所示的構(gòu)造的層疊エ序。本發(fā)明的實(shí)施方式5涉及的集成電路中包含的晶體管都通過(guò)相同的エ序進(jìn)行層疊。圖2廣23所示的エ序與圖17 19所示的エ序的不同之處在于，追加了形成隔熱部件的エ序。其他的エ序相同。圖21 Ca)是表示對(duì)第I基板1110形成第I隔熱部件130的エ序的剖視圖。首先，利用光致抗蝕劑1201覆蓋第I基板1110的第I表面1111，使第I隔熱部件130的圖案感光。由此，覆蓋應(yīng)該形成第I隔熱部件130的區(qū)域的光致抗蝕劑的部分被除去而產(chǎn)生孔1202。接下來(lái)，利用剩余的光致抗蝕劑1201作為掩模來(lái)進(jìn)行RIE，將通過(guò)光致抗蝕劑的孔1202而露出的第I基板1110的部分除去，形成溝槽形的過(guò)孔1203 (參照?qǐng)D21 (a)的虛線部)。圖21 Ca)所示的箭頭RI3表示在RIE中利用的離子流。接著，在將光致抗蝕劑1201從第I表面1111的整體除去之后，使用CVD向過(guò)孔1203的內(nèi)部填充氧化硅。此時(shí)，氧化硅還從過(guò)孔1202的上端向外部析出。因此，在填充了氧化硅之后，利用CMP對(duì)第I表面1111進(jìn)行研磨，將從過(guò)孔1203的上端析出的氧化硅除去而實(shí)現(xiàn)平坦化。這樣，形成了第I隔熱部件130。圖21 (b)是表示將柵極氧化膜103和柵電極104層疊到第I基板1110的第I表面1111的工序的剖視圖。圖21 (b)所示的工序與圖17 (a)所示的工序相同。在形成了第I隔熱部件130之后，首先使第I表面1111的整體熱氧化，利用氧化硅的膜覆蓋其整體。接下來(lái)，通過(guò)LPCVD向氧化硅膜的整體堆積多晶硅。接著，利用光致抗蝕劑覆蓋該多晶硅的層的整體，使柵電極104的圖案感光，將覆蓋應(yīng)該形成柵電極104的區(qū)域以外的光致抗蝕劑的部分除去。并且，利用剩余的光致抗蝕劑作為掩模來(lái)進(jìn)行RIE，將多余的氧化硅和多晶硅從第I表面1111除去，形成柵極氧化膜103與柵電極104。最后，將多余的光致抗蝕劑除去。圖21 (C)是表示擴(kuò)散區(qū)域的形成工序的剖視圖。圖21 (C)所示的工序與圖17 (b)所示的工序相同。在該工序中，利用各柵電極104作為掩模，向第I基板1110的第I表面1111注入硼或者磷等雜質(zhì)離子，在柵電極104的兩側(cè)薄薄地形成擴(kuò)散區(qū)域101、102。圖21 (d)是表示側(cè)壁105與層間絕緣膜201的形成工序的剖視圖。圖21 (d)所示的工序與圖17(c)所示的工序相同。在形成了擴(kuò)散區(qū)域101、102之后，首先通過(guò)LPCVD，利用氮化硅的膜覆蓋第I基板1110的第I表面1111的整體。接下來(lái)，通過(guò)各向異性蝕刻，僅在柵極絕緣膜103與柵電極104的側(cè)面殘留氮化硅膜。這樣，形成了側(cè)壁105。接著，利用柵電極104與側(cè)壁105作為掩模，向第I表面1111進(jìn)一步注入硼或者磷等雜質(zhì)離子。結(jié)果，在側(cè)壁105的外側(cè)，各擴(kuò)散區(qū)域101、102的厚度增大。在注入了雜質(zhì)離子之后，利用氧化硅的膜覆蓋第I表面1111的整體，形成層間絕緣膜201。圖22 (a)是表示對(duì)層間絕緣膜201形成接觸孔106、107的工序的剖視圖。圖22(a)所示的工序與圖18 (a)所示的工序相同。首先，利用光致抗蝕劑覆蓋層間絕緣膜201的整體，使接觸孔106、107的圖案感光，形成孔。接下來(lái)，利用剩余的光致抗蝕劑作為掩模來(lái)進(jìn)行RIE，將通過(guò)光致抗蝕劑的孔而露出的層間絕緣膜201的部分除去而形成孔。接著，利用CVD向該孔的內(nèi)部填充鋁、鎢或者銅。然后，通過(guò)CMP對(duì)層間絕緣膜201的表面進(jìn)行研磨，將從孔的上端析出的金屬除去而實(shí)現(xiàn)平坦化。這樣，形成了接觸孔106、107。圖22 (b)是表示形成多層布線108、109的工序的剖視圖。圖22 (b)所示的工序與圖18 (b)所示的工序相同。首先，使用CVD，利用氧化硅的膜202覆蓋層間絕緣膜201的整體。接下來(lái)，利用光致抗蝕劑覆蓋該氧化硅膜202的整體，使圖I中用虛線表示的布線108,109的圖案感光，形成孔。接下來(lái)，利用剩余的光致抗蝕劑作為掩模來(lái)進(jìn)行RIE，將通過(guò)光致抗蝕劑的孔而露出的氧化硅膜202的部分除去而形成孔。接著，利用鍍覆或者濺射向該孔的內(nèi)部填充鋁或者銅。然后，通過(guò)CMP對(duì)氧化硅膜202的表面進(jìn)行研磨，將從孔的上端析出的金屬除去而實(shí)現(xiàn)平坦化。這樣，在氧化硅膜202內(nèi)形成了布線108、109。以后，每當(dāng)層疊新的氧化硅膜203、204時(shí)，便反復(fù)進(jìn)行相同的步驟。這樣，形成了圖22 (b)所示的多層布線。圖22(c)是表示對(duì)第I基板1110的第2表面1112進(jìn)行研磨的工序的剖視圖。圖22 (c)所示的工序與圖18 (c)所示的工序相同。在第I基板1110的第I表面1111上完成了圖22 (b)所示的構(gòu)造之后，通過(guò)CMP對(duì)第2表面1112進(jìn)行研磨。由此，第I基板1110的厚度降低至幾μ m 幾十μπι。結(jié)果，如圖22 (C)所示，在第2表面1112露出隔熱部件130。進(jìn)而，希望的是，該時(shí)刻的第I基板1110的厚度比圖13 (a)所示的基板110的厚度設(shè)定得小。圖23 (a)是表示對(duì)第2基板1120的第3表面1121形成加熱器電阻1130的エ序的剖視圖。圖23 (a)所示的エ序與圖19 (a)所示的エ序相同。首先，通過(guò)LPCVD向第3表面1121的整體堆積多晶硅。接下來(lái)，利用光致抗蝕劑覆蓋該多晶硅的層的整體，使加熱器電阻1130的圖案感光，將覆蓋應(yīng)該形成加熱器電阻1130的區(qū)域以外的光致抗蝕劑的部分除去。接下來(lái)，利用剰余的光致抗蝕劑作為掩模來(lái)進(jìn)行RIE，將多余的多晶硅從第3表面1121除去而形成加熱器電阻1130。最后，將多余的光致抗蝕劑除去。圖23 (b)是表示對(duì)第2基板1120的第3表面1121形成絕緣膜1210的エ序的剖視圖。圖23 (b)所示的エ序與圖19 (b)所示的エ序相同。在形成了加熱器電阻1130之后，通過(guò)CVD，向包括加熱器電阻1130的第3表面1121的整體堆積氧化硅，形成絕緣膜1210。
圖23 (C)是表示對(duì)第2基板1120形成第2隔熱部件1140的エ序的剖視圖。首先，利用光致抗蝕劑覆蓋絕緣膜1210的整體，使第2隔熱部件1140的圖案感光。由此，覆蓋應(yīng)該形成第2隔熱部件1140的區(qū)域的光致抗蝕劑的部分被除去而產(chǎn)生孔。接下來(lái)，利用剰余的光致抗蝕劑作為掩模來(lái)進(jìn)行RIE，將通過(guò)光致抗蝕劑的孔而露出的、絕緣膜1210與第2基板1120的各部分除去，形成溝槽形的過(guò)孔。接著，在將光致抗蝕劑從絕緣膜1210的表面整體除去之后，使用CVD向過(guò)孔的內(nèi)部填充氧化硅。此時(shí)，氧化硅還從過(guò)孔的上端向外部析出。因此，在填充了氧化硅之后，利用CMP對(duì)絕緣膜1210的表面進(jìn)行研磨，將從過(guò)孔的上端析出的氧化硅除去而實(shí)現(xiàn)平坦化。這樣，形成了第2隔熱部件1140。圖23 Cd)是表示對(duì)第2基板1120形成TSV1131的エ序的剖視圖。圖23 Cd)所示的エ序與圖19 (c)所示的エ序相同。首先，利用光致抗蝕劑覆蓋第2基板1120的第4表面1122，使TSV1131的圖案感光，形成孔。接下來(lái)，利用剩余的光致抗蝕劑作為掩模來(lái)進(jìn)行RIE，將通過(guò)光致抗蝕劑的孔而露出的第2基板1120的部分除去而形成過(guò)孔。接著，在將光致抗蝕劑從第4表面1122的整體除去之后，使用CVD，利用氧化硅覆蓋過(guò)孔的內(nèi)面，形成絕緣膜。然后，進(jìn)ー步使用CVD向過(guò)孔的內(nèi)部填充多晶硅。然后，通過(guò)CMP對(duì)第4表面1122進(jìn)行研磨，將從過(guò)孔的上端析出的多晶硅除去而實(shí)現(xiàn)平坦化。這樣，形成了 TSV1131。圖23 (e)是表示對(duì)第2基板1120的第4表面1122形成層間絕緣膜1220的エ序的剖視圖。圖23 (e)所示的エ序與圖19 (d)所示的エ序相同。在形成了 TSV1131之后，通過(guò)CVD向第4表面1122的整體堆積氧化硅，形成層間絕緣膜1220。圖23 (f)是表示對(duì)層間絕緣膜1220形成第3接觸孔1132和第3布線1133的エ序的剖視圖。圖23 (f)所示的エ序與圖19 (e)所示的エ序相同。首先，利用光致抗蝕劑覆蓋層間絕緣膜1220的整體，使第3接觸孔1132與第3布線1133的圖案感光，形成孔。接下來(lái)，利用剰余的光致抗蝕劑作為掩模來(lái)進(jìn)行RIE，將通過(guò)光致抗蝕劑的孔而露出的層間絕緣膜1220的部分除去而形成孔。接著，利用CVD向該孔的內(nèi)部填充鋁、鎢或者銅。然后，通過(guò)CMP對(duì)層間絕緣膜1220的表面進(jìn)行研磨，將從孔的上端析出的金屬除去而實(shí)現(xiàn)平坦化。這樣，形成了第3接觸孔1132與第3布線1133。《變形例》在圖1、2、9、10、16、20所示的構(gòu)造中，針對(duì)各晶體管分別設(shè)置了加熱器電阻。除此之外，也可以對(duì)多個(gè)晶體管設(shè)置共用的加熱器電阻。在圖9、10、20所示的構(gòu)造中，隔熱部件分別包圍各晶體管。除此之外，也可以利用連續(xù)的隔熱部件包圍由多個(gè)晶體管構(gòu)成的模塊或者關(guān)鍵路徑的整體。在圖1、2、9、10、16、20所示的構(gòu)造中，晶體管為MOS晶體管。除此之外，晶體管也可以是雙極性晶體管。只要是具有如圖3所示的閾值電壓伴隨著溫度的上升而下降的特性的晶體管，便能夠進(jìn)行本發(fā)明涉及的控制。圖7、14所示的溫度檢測(cè)部760對(duì)各核心電路或者其周邊的溫度進(jìn)行檢測(cè)。除此之外，溫度檢測(cè)部760也可以只檢測(cè)集成電路700、900中某一個(gè)位置的溫度。該情況下，溫度監(jiān)視部754根據(jù)由溫度檢測(cè)部760檢測(cè)出的溫度、以及該檢測(cè)位置與各核心電路之間的距離，來(lái)推斷各核心電路的溫度。工業(yè)上的可利用性本發(fā)明涉及半導(dǎo)體集成電路的動(dòng)作速度的控制技術(shù)，如上所述，通過(guò)在晶體管的背面?zhèn)仍O(shè)置加熱器電阻、對(duì)晶體管的溫度進(jìn)行調(diào)節(jié)，來(lái)控制其閾值電壓。這樣，本發(fā)明明顯能夠在工業(yè)上利用?！じ綀D標(biāo)記說(shuō)明100 —晶體管；101 —第I擴(kuò)散區(qū)域；102 —第2擴(kuò)散區(qū)域；103 —柵極絕緣膜；104 —柵電極；105 —側(cè)壁；106 —第I接觸孔；107 —第2接觸孔；108 —第I布線；109 —第2布線；110 —基板；111 一第I表面；112 —第2表面；120 —加熱器電阻；121 - TSV ；122 —第3接觸孔；123 —第3布線；201 204 —層間絕緣膜；205 —絕緣膜。
權(quán)利要求
1.一種集成電路，其特征在于，具有 包括實(shí)際上平行的第I表面和第2表面的基板； 層疊于上述第I表面的電極； 在上述基板中形成在上述電極的周邊、與上述電極一同構(gòu)成一個(gè)晶體管的兩個(gè)擴(kuò)散區(qū)域；以及 配置在上述第2表面中的位于上述電極的背面?zhèn)鹊膮^(qū)域、通過(guò)通電而發(fā)熱的加熱器電阻。
2.根據(jù)權(quán)利要求I所述的集成電路，其特征在于， 還具有在上述基板中設(shè)置在上述兩個(gè)擴(kuò)散區(qū)域的周圍、使來(lái)自上述兩個(gè)擴(kuò)散區(qū)域的熱不向外部逃逸的隔熱部件。
3.根據(jù)權(quán)利要求I所述的集成電路，其特征在于， 上述晶體管屬于上述集成電路的關(guān)鍵路徑。
4.根據(jù)權(quán)利要求I所述的集成電路，其特征在于， 上述晶體管的動(dòng)作速度通過(guò)上述加熱器電阻發(fā)熱而提高。
5.根據(jù)權(quán)利要求4所述的集成電路，其特征在于， 上述晶體管是MOS晶體管。
6.根據(jù)權(quán)利要求I所述的集成電路，其特征在于， 還具有加熱器控制電路，該加熱器控制電路設(shè)置于上述基板，包括向上述加熱器電阻供給電流的電流源，對(duì)上述電流源與上述加熱器電阻之間流動(dòng)的電流量進(jìn)行調(diào)節(jié)。
7.根據(jù)權(quán)利要求6所述的集成電路，其特征在于， 上述加熱器控制電路還包括通過(guò)將上述電流源與上述加熱器電阻之間連接或者斷開來(lái)對(duì)上述加熱器電阻的電流量進(jìn)行調(diào)節(jié)的開關(guān)。
8.根據(jù)權(quán)利要求6所述的集成電路，其特征在于， 上述加熱器控制電路僅在上述晶體管動(dòng)作的期間向上述加熱器電阻流動(dòng)電流。
9.根據(jù)權(quán)利要求6所述的集成電路，其特征在于， 上述加熱器控制電路按照上述集成電路的用例，來(lái)變更上述加熱器電阻的電流量。
10.根據(jù)權(quán)利要求6所述的集成電路，其特征在于， 上述加熱器控制電路根據(jù)與上述集成電路連接的外部存儲(chǔ)器的帶寬，來(lái)調(diào)節(jié)上述加熱器電阻的電流量。
11.根據(jù)權(quán)利要求6所述的集成電路，其特征在于， 還具有對(duì)上述晶體管的周邊的溫度進(jìn)行檢測(cè)的溫度檢測(cè)電路， 上述加熱器控制電路根據(jù)由上述溫度檢測(cè)電路檢測(cè)出的溫度，來(lái)調(diào)整向上述加熱器電阻連續(xù)流動(dòng)電流的時(shí)間。
12.根據(jù)權(quán)利要求6所述的集成電路，其特征在于， 還具有對(duì)上述晶體管的周邊的溫度進(jìn)行檢測(cè)的溫度檢測(cè)電路， 上述加熱器控制電路根據(jù)由上述溫度檢測(cè)電路檢測(cè)出的溫度，來(lái)調(diào)節(jié)向上述加熱器電阻流動(dòng)的電流的大小。
13.一種集成電路，其特征在于，具有 包括實(shí)質(zhì)上平行的第I表面和第2表面的第I基板；層疊于上述第I表面的電極； 在上述第I基板中形成在上述電極的周邊、與上述電極一同構(gòu)成一個(gè)晶體管的兩個(gè)擴(kuò)散區(qū)域； 粘接于上述第2表面的第2基板；以及 設(shè)置在與位于上述電極的背面?zhèn)鹊纳鲜龅?表面內(nèi)的區(qū)域?qū)χ玫纳鲜龅?基板內(nèi)的區(qū)域、通過(guò)通電而發(fā)熱的加熱器電阻。
14.根據(jù)權(quán)利要求13所述的集成電路，其特征在于， 還具有在上述第I基板中設(shè)置在上述兩個(gè)擴(kuò)散區(qū)域的周圍、使來(lái)自上述兩個(gè)擴(kuò)散區(qū)域的熱不向外部逃逸的隔熱部件。
15.根據(jù)權(quán)利要求13所述的集成電路，其特征在于， 上述晶體管屬于上述集成電路的關(guān)鍵路徑。
16.根據(jù)權(quán)利要求13所述的集成電路，其特征在于， 上述晶體管的動(dòng)作速度通過(guò)上述加熱器電阻發(fā)熱而提高。
17.根據(jù)權(quán)利要求16所述的集成電路，其特征在于， 上述晶體管是MOS晶體管。
18.根據(jù)權(quán)利要求13所述的集成電路，其特征在于， 還具有加熱器控制電路，該加熱器控制電路設(shè)置于上述第I基板與上述第2基板中的任意一個(gè)，包括向上述加熱器電阻供給電流的電流源，對(duì)上述電流源與上述加熱器電阻之間流動(dòng)的電流量進(jìn)行調(diào)節(jié)。
19.根據(jù)權(quán)利要求18所述的集成電路，其特征在于， 上述加熱器控制電路還包括通過(guò)將上述電流源與上述加熱器電阻之間連接或者斷開來(lái)對(duì)上述加熱器電阻的電流量進(jìn)行調(diào)節(jié)的開關(guān)。
20.根據(jù)權(quán)利要求18所述的集成電路，其特征在于， 上述加熱器控制電路僅在上述晶體管動(dòng)作的期間向上述加熱器電阻流動(dòng)電流。
21.根據(jù)權(quán)利要求18所述的集成電路，其特征在于， 上述加熱器控制電路按照上述集成電路的用例，來(lái)變更上述加熱器電阻的電流量。
22.根據(jù)權(quán)利要求18所述的集成電路，其特征在于， 上述加熱器控制電路根據(jù)與上述集成電路連接的外部存儲(chǔ)器的帶寬，來(lái)調(diào)節(jié)上述加熱器電阻的電流量。
23.根據(jù)權(quán)利要求18所述的集成電路，其特征在于， 還具有對(duì)上述晶體管的周邊的溫度進(jìn)行檢測(cè)的溫度檢測(cè)電路， 上述加熱器控制電路根據(jù)由上述溫度檢測(cè)電路檢測(cè)出的溫度，來(lái)調(diào)節(jié)向上述加熱器電阻連續(xù)流動(dòng)電流的時(shí)間。
24.根據(jù)權(quán)利要求18所述的集成電路，其特征在于， 還具有對(duì)上述晶體管的周邊的溫度進(jìn)行檢測(cè)的溫度檢測(cè)電路， 上述加熱器控制電路根據(jù)由上述溫度檢測(cè)電路檢測(cè)出的溫度，來(lái)調(diào)節(jié)向上述加熱器電阻流動(dòng)的電流的大小。
全文摘要
集成電路具備基板、電極、兩個(gè)擴(kuò)散區(qū)域以及加熱器電阻。基板包括實(shí)質(zhì)上平行的第1表面和第2表面。電極層疊于該基板的第1表面。擴(kuò)散區(qū)域形成在該電極的周邊，與該電極一同構(gòu)成一個(gè)晶體管。加熱器電阻被設(shè)置在該基板的第2表面中的位于上述電極的背面?zhèn)鹊膮^(qū)域。加熱器電阻通過(guò)通電而發(fā)熱。
文檔編號(hào)H01L29/78GK102859680SQ20118001986
公開日2013年1月2日 申請(qǐng)日期2011年10月26日 優(yōu)先權(quán)日2011年2月21日
發(fā)明者森本高志, 橋本隆 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社