專利名稱：具有靜電保護(hù)功能的器件結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種器件結(jié)構(gòu)的靜電防護(hù)技術(shù)，具體涉及一種具有靜電保護(hù)功能的器件結(jié)構(gòu)。
背景技術(shù)：
目前流行的工藝技術(shù)使用CMOS (互補(bǔ)金屬氧化物半導(dǎo)體)作為ESD (靜電釋放) 保護(hù)器件。當(dāng)ESD發(fā)生時(shí)，泄放的靜電電荷會(huì)造成保護(hù)管NMOS(金屬氧化物半導(dǎo)體)的寄生三極管導(dǎo)通，如

圖1所示。并且會(huì)產(chǎn)生Snapkick(突然跳回)的現(xiàn)象，如圖2所示。保護(hù)管NMOS的等效電路如圖3所示，多個(gè)NMOS串聯(lián)漏極電阻后并聯(lián)接入輸入焊墊。當(dāng)有靜電電流從輸入輸出焊墊進(jìn)入多指狀的N型場(chǎng)效應(yīng)管時(shí)，由N型場(chǎng)效應(yīng)管的漏區(qū)N型有源區(qū)、P阱、源區(qū)N型有源區(qū)組成的寄生NPN三極管會(huì)被觸發(fā)開(kāi)啟。由于排布原因，每個(gè)寄生NPN三極管的基極電阻，即襯底電阻的大小不一，在最中間的NPN的襯底電阻最大，因此最先開(kāi)啟；而在兩邊的NPN由于襯底電阻越小，越晚開(kāi)啟。因此，考慮到開(kāi)啟有先后，為了防止出現(xiàn)不均勻?qū)ǖ膯?wèn)題，一般在N型場(chǎng)效應(yīng)管的漏端都會(huì)加上金屬硅化物阻擋層，形成金屬硅化物阻擋區(qū)，以增大漏極電阻來(lái)限制電流增加過(guò)快導(dǎo)致在其他NPN開(kāi)啟前就已經(jīng)損毀失效，但是增大電阻會(huì)導(dǎo)致單位面積所能瀉放的電流下降。在進(jìn)入正常瀉流狀態(tài)的BC區(qū)域之前，保護(hù)管需達(dá)到A點(diǎn)的開(kāi)啟電壓，開(kāi)啟電壓由漏端的PN結(jié)反向漏電形成的襯底電流與襯底電阻決定。由于電路結(jié)構(gòu)上會(huì)造成居中的 NMOS的有效襯底電阻比兩側(cè)的大，因此居中的NMOS更易提前開(kāi)啟，而此時(shí)兩側(cè)的保護(hù)管并未達(dá)到開(kāi)啟的條件。這樣并聯(lián)在一起的保護(hù)管開(kāi)啟電壓Vtl不一，如果所有的保護(hù)管不能盡量開(kāi)啟瀉流的話，在強(qiáng)烈的ESD沖擊下，保護(hù)管就會(huì)損壞。如何設(shè)計(jì)一個(gè)盡可能小的尺寸來(lái)減小芯片面積，同時(shí)又要確保此距離足夠安全已成為業(yè)界一個(gè)難題。

實(shí)用新型內(nèi)容本實(shí)用新型所要解決的技術(shù)問(wèn)題是提供一種具有靜電保護(hù)功能的器件結(jié)構(gòu)，它可以使器件結(jié)構(gòu)具備靜電保護(hù)功能，能夠在盡量小的面積下獲得相同的靜電保護(hù)能力。為解決上述技術(shù)問(wèn)題，本實(shí)用新型具有靜電保護(hù)功能的器件結(jié)構(gòu)的技術(shù)解決方案為包括一 N型場(chǎng)效應(yīng)管，排成多指狀結(jié)構(gòu)，位于一 P阱中；最外側(cè)為源區(qū)，源區(qū)外側(cè)有連接P型阱電位的P型有源區(qū)；相鄰的多指狀的NMOS之間共源區(qū)，或者共漏區(qū)；所有的柵極、源區(qū)和體區(qū)均接地，所有的漏區(qū)連接到輸入輸出焊墊端；共漏區(qū)上有金屬硅化物阻擋層；所述金屬硅化物阻擋層的寬度隨著所處共漏區(qū)的位置變化而變化，最中間共漏區(qū)的金屬硅化物阻擋層的寬度最大；對(duì)于越靠?jī)蛇叺墓猜﹨^(qū)，金屬硅化物阻擋層的寬度遞減，在最兩邊的共漏區(qū)的金屬硅化物阻擋層的寬度最小。[0010]或者所述金屬硅化物阻擋層下方注入的N型雜質(zhì)濃度隨著所處共漏區(qū)的位置變化而變化，最中間共漏區(qū)的金屬硅化物阻擋層下方注入的N型雜質(zhì)濃度低于兩邊共漏區(qū)的金屬硅化物阻擋層下方注入的N型雜質(zhì)濃度。所述最中間共漏區(qū)的金屬硅化物阻擋層的寬度為2um 5um。所述最兩邊的共漏區(qū)的金屬硅化物阻擋層的寬度為0. 5 2um。本實(shí)用新型可以達(dá)到的技術(shù)效果是本實(shí)用新型使最中間漏極的金屬硅化物阻擋層的寬度A最大，越靠?jī)蛇叺穆O的金屬硅化物阻擋層的寬度越小，使最中間的漏極電阻大于兩邊的漏極電阻，從而實(shí)現(xiàn)結(jié)構(gòu)與性能的最佳搭配。本實(shí)用新型通過(guò)增加最中間的NPN的漏極電阻，使其失效電壓大于其他NPN的開(kāi)啟電壓，在最中間的NPN失效之前，其他NPN已經(jīng)被觸發(fā)，保證開(kāi)啟的均勻性；而對(duì)于兩邊的 NPN,則可通過(guò)較小漏極電阻即可獲得均勻?qū)ǖ男Ч?，而且其瀉流能力也可充分的發(fā)揮出來(lái)。本實(shí)用新型能夠獲得更為有競(jìng)爭(zhēng)力的面積，以獲得更高的性能面積比。以下結(jié)合附圖和具體實(shí)施方式
對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)的說(shuō)明圖1是保護(hù)管NMOS的寄生三極管導(dǎo)通的示意圖；圖2是保護(hù)管NMOS產(chǎn)生Snapl^ack的示意圖；圖3是保護(hù)管NMOS的等效電路圖；圖4是本實(shí)用新型具有靜電保護(hù)功能的器件結(jié)構(gòu)的示意圖；圖5是本實(shí)用新型的剖面圖；圖6是本實(shí)用新型的另一實(shí)施例的剖面圖。
具體實(shí)施方式
如圖4所示，本實(shí)用新型具有靜電保護(hù)功能的器件結(jié)構(gòu)，包括一 N型場(chǎng)效應(yīng)管，排成多指狀結(jié)構(gòu)，位于一P阱中；最外側(cè)為源區(qū)，源區(qū)外側(cè)有連接P型阱電位的P型有源區(qū)；相鄰的多指狀的NMOS之間共源區(qū)，或者共漏區(qū)；所有的柵極、源區(qū)和體區(qū)均接地，所有的漏區(qū)連接到輸入輸出焊墊端；在共漏區(qū)上有金屬硅化物阻擋層，以阻擋在此區(qū)域的表面形成金屬硅化物；金屬硅化物阻擋層等效于在每個(gè)漏端形成了漏極電阻；如圖5所示，金屬硅化物阻擋層的寬度隨著所處共漏區(qū)的位置變化而變化，最中間共漏區(qū)的金屬硅化物阻擋層的寬度A最大，取值在2um 5um之間；對(duì)于越靠?jī)蛇叺墓猜﹨^(qū)，金屬硅化物阻擋層的寬度遞減，在最兩邊的共漏區(qū)的金屬硅化物阻擋層的寬度B最小， 取值在0. 5 2um之間；如圖6所示，最中間共漏區(qū)的金屬硅化物阻擋層下方注入的N型雜質(zhì)濃度低于兩邊共漏區(qū)的金屬硅化物阻擋層下方注入的N型雜質(zhì)濃度，以獲得更高的漏極電阻。本實(shí)用新型適用于芯片面積較小，I/O焊墊較多的情況。
權(quán)利要求1.一種具有靜電保護(hù)功能的器件結(jié)構(gòu)，包括一 N型場(chǎng)效應(yīng)管，排成多指狀結(jié)構(gòu)，位于一 P阱中；最外側(cè)為源區(qū)，源區(qū)外側(cè)有連接P型阱電位的P型有源區(qū)；相鄰的多指狀的NMOS之間共源區(qū)，或者共漏區(qū)；所有的柵極、源區(qū)和體區(qū)均接地，所有的漏區(qū)連接到輸入輸出焊墊端；所述共漏區(qū)上有金屬硅化物阻擋層；其特征在于所述金屬硅化物阻擋層的寬度隨著所處共漏區(qū)的位置變化而變化，最中間共漏區(qū)的金屬硅化物阻擋層的寬度最大；對(duì)于越靠?jī)蛇叺墓猜﹨^(qū)，金屬硅化物阻擋層的寬度遞減，在最兩邊的共漏區(qū)的金屬硅化物阻擋層的寬度最??；和/或所述金屬硅化物阻擋層下方注入的N型雜質(zhì)濃度隨著所處共漏區(qū)的位置變化而變化，最中間共漏區(qū)的金屬硅化物阻擋層下方注入的N型雜質(zhì)濃度低于兩邊共漏區(qū)的金屬硅化物阻擋層下方注入的N型雜質(zhì)濃度。
2.根據(jù)權(quán)利要求1所述的具有靜電保護(hù)功能的器件結(jié)構(gòu)，其特征在于所述最中間共漏區(qū)的金屬硅化物阻擋層的寬度為2um 5um。
3.根據(jù)權(quán)利要求1或2所述的具有靜電保護(hù)功能的器件結(jié)構(gòu)，其特征在于所述最兩邊的共漏區(qū)的金屬硅化物阻擋層的寬度為0. 5 2um。
專利摘要本實(shí)用新型公開(kāi)了一種具有靜電保護(hù)功能的器件結(jié)構(gòu)，包括一N型場(chǎng)效應(yīng)管，排成多指狀結(jié)構(gòu)，位于一P阱中；最外側(cè)為源區(qū)，源區(qū)外側(cè)有連接P型阱電位的P型有源區(qū)；相鄰的多指狀的NMOS之間共源區(qū)，或者共漏區(qū)；所有的柵極、源區(qū)和體區(qū)均接地，所有的漏區(qū)連接到輸入輸出焊墊端；共漏區(qū)上有金屬硅化物阻擋層；所述金屬硅化物阻擋層的寬度隨著所處共漏區(qū)的位置變化而變化，最中間共漏區(qū)的金屬硅化物阻擋層的寬度最大；對(duì)于越靠?jī)蛇叺墓猜﹨^(qū)，金屬硅化物阻擋層的寬度遞減，在最兩邊的共漏區(qū)的金屬硅化物阻擋層的寬度最小。本實(shí)用新型使器件結(jié)構(gòu)具備靜電保護(hù)功能，能夠在盡量小的面積下獲得相同的靜電保護(hù)能力。
文檔編號(hào)H01L27/02GK202172069SQ20112031105
公開(kāi)日2012年3月21日 申請(qǐng)日期2011年8月25日 優(yōu)先權(quán)日2011年8月25日
發(fā)明者蘇慶 申請(qǐng)人:上海華虹Nec電子有限公司