專利名稱：臺(tái)面工藝功率晶體管芯片結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種臺(tái)面工藝功率晶體管芯片結(jié)構(gòu)，屬于電力半導(dǎo)體器件制造技術(shù)領(lǐng)域。
背景技術(shù)：
功率晶體管在中、高壓電力半導(dǎo)體器件芯片的制造中，至今仍廣泛采用臺(tái)面工藝制造技術(shù)，如

圖1所示，硅圓片正面的溝槽內(nèi)生長了一層30 50um厚的鈍化玻璃膜，由于該玻璃膜的膨脹系數(shù)比硅大很多(一般鈍化玻璃的膨脹系數(shù)為4.4士0.4X10_6 /°C，而硅的膨脹系數(shù)為2.6X10_6 /°C)，玻璃燒結(jié)完成后，正面溝槽內(nèi)的玻璃膜產(chǎn)生了一個(gè)很大的收縮應(yīng)力，拉動(dòng)硅圓片向上彎曲，由于硅圓片的彎曲使得硅片中心區(qū)域和光刻掩膜版不能貼緊而產(chǎn)生縫隙，造成廢品產(chǎn)生，經(jīng)常會(huì)掉片，硅圓片破碎率很高，這種方法只適合于Φ2英寸 Φ4英寸硅圓片的制程，很難將以上技術(shù)用于Φ5英寸 Φ4英寸的硅圓片制程。

實(shí)用新型內(nèi)容本實(shí)用新型的目的是提供一種臺(tái)面工藝功率晶體管芯片結(jié)構(gòu)。本實(shí)用新型采用的技術(shù)方案是臺(tái)面工藝功率晶體管芯片結(jié)構(gòu)，包括N+發(fā)射區(qū)、 發(fā)射極鋁電極、基極鋁電極、SiO2保護(hù)膜、玻璃鈍化膜、N+襯底擴(kuò)散層、P型基區(qū)擴(kuò)散層和硅單晶片，所述硅單晶片正面設(shè)有P型基區(qū)擴(kuò)散層，所述硅單晶片背面設(shè)有N+襯底擴(kuò)散層，所述P型基區(qū)擴(kuò)散層表面設(shè)有SiO2保護(hù)膜、基極鋁電極、N+發(fā)射區(qū)和發(fā)射極鋁電極，所述硅單晶片和P型基區(qū)擴(kuò)散層上設(shè)有正面溝槽，所述正面溝槽底部和側(cè)壁設(shè)有玻璃鈍化膜，所述N+ 襯底擴(kuò)散層背面周圍設(shè)有背面應(yīng)力平衡槽，所述背面應(yīng)力平衡槽頂部和側(cè)壁設(shè)有玻璃膜， 所述N+襯底擴(kuò)散層和玻璃膜表面上設(shè)有多層金屬電極。所述背面應(yīng)力平衡槽深度為50-110um，所述背面應(yīng)力平衡槽寬度為50-140um。本實(shí)用新型的優(yōu)點(diǎn)是結(jié)構(gòu)簡單、制造的芯片擊穿電壓特性好、合格率較高、且產(chǎn)品可靠性較高。
以下結(jié)合附圖和具體實(shí)施方式
對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)描述。圖1為背景技術(shù)提到的臺(tái)面工藝功率晶體管芯片結(jié)構(gòu)示意圖。圖2為本實(shí)用新型的臺(tái)面工藝功率晶體管芯片結(jié)構(gòu)示意圖。其中1、N+發(fā)射區(qū)，2、發(fā)射極鋁電極，3、基極鋁電極，4、SiO2保護(hù)膜，5、玻璃鈍化膜，6、N+襯底擴(kuò)散層，7、P型基區(qū)擴(kuò)散層，8、硅單晶片，9、正面溝槽，10、金屬電極，11、背面應(yīng)力平衡槽，12、玻璃膜。
具體實(shí)施方式
如圖2所示，臺(tái)面工藝功率晶體管芯片結(jié)構(gòu)，包括N+發(fā)射區(qū)1、發(fā)射極鋁電極2、基極鋁電極3、SiO2保護(hù)膜4、玻璃鈍化膜5、N+襯底擴(kuò)散層6、P型基區(qū)擴(kuò)散層7和硅單晶片 8，硅單晶片8正面設(shè)有P型基區(qū)擴(kuò)散層7，硅單晶片8背面設(shè)有N+襯底擴(kuò)散層6，P型基區(qū)擴(kuò)散層7表面設(shè)有S^2保護(hù)膜4、基極鋁電極3、N+發(fā)射區(qū)1和發(fā)射極鋁電極2，硅單晶片8 和P型基區(qū)擴(kuò)散層7上設(shè)有正面溝槽9，正面溝槽9底部和側(cè)壁設(shè)有玻璃鈍化膜5，N+襯底擴(kuò)散層6背面周圍設(shè)有背面應(yīng)力平衡槽11，背面應(yīng)力平衡槽11深度為50-110um，背面應(yīng)力平衡槽11寬度為50-140um，背面應(yīng)力平衡槽11頂部和側(cè)壁設(shè)有玻璃膜12，N+襯底擴(kuò)散層 6和玻璃膜12表面上設(shè)有多層金屬電極10，結(jié)構(gòu)簡單、制造的芯片擊穿電壓特性好、合格率較高、且產(chǎn)品可靠性較高。
權(quán)利要求1.臺(tái)面工藝功率晶體管芯片結(jié)構(gòu)，包括N+發(fā)射區(qū)、發(fā)射極鋁電極、基極鋁電極、SiO2保護(hù)膜、玻璃鈍化膜、N+襯底擴(kuò)散層、P型基區(qū)擴(kuò)散層和硅單晶片，所述硅單晶片正面設(shè)有P型基區(qū)擴(kuò)散層，所述硅單晶片背面設(shè)有N+襯底擴(kuò)散層，所述P型基區(qū)擴(kuò)散層表面設(shè)有S^2保護(hù)膜、基極鋁電極、N+發(fā)射區(qū)和發(fā)射極鋁電極，所述硅單晶片和P型基區(qū)擴(kuò)散層上設(shè)有正面溝槽，所述正面溝槽底部和側(cè)壁設(shè)有玻璃鈍化膜，其特征在于所述N+襯底擴(kuò)散層背面周圍設(shè)有背面應(yīng)力平衡槽，所述背面應(yīng)力平衡槽頂部和側(cè)壁設(shè)有玻璃膜，所述N+襯底擴(kuò)散層和玻璃膜表面上設(shè)有多層金屬電極。
2.根據(jù)權(quán)利要求1所述的臺(tái)面工藝功率晶體管芯片結(jié)構(gòu)，其特征在于所述背面應(yīng)力平衡槽深度為50-110um，所述背面應(yīng)力平衡槽寬度為50-140um。
專利摘要本實(shí)用新型涉及臺(tái)面工藝功率晶體管芯片結(jié)構(gòu)，包括N+發(fā)射區(qū)、發(fā)射極鋁電極、基極鋁電極、SiO2保護(hù)膜、玻璃鈍化膜、N+襯底擴(kuò)散層、P型基區(qū)擴(kuò)散層和硅單晶片，所述硅單晶片正面設(shè)有P型基區(qū)擴(kuò)散層，所述硅單晶片背面設(shè)有N+襯底擴(kuò)散層，所述P型基區(qū)擴(kuò)散層表面設(shè)有SiO2保護(hù)膜、基極鋁電極、N+發(fā)射區(qū)和發(fā)射極鋁電極，所述硅單晶片和P型基區(qū)擴(kuò)散層上設(shè)有正面溝槽，所述正面溝槽底部和側(cè)壁設(shè)有玻璃鈍化膜，其特征在于所述N+襯底擴(kuò)散層背面周圍設(shè)有背面應(yīng)力平衡槽，所述背面應(yīng)力平衡槽頂部和側(cè)壁設(shè)有玻璃膜，所述N+襯底擴(kuò)散層和玻璃膜表面上設(shè)有多層金屬電極。本實(shí)用新型的優(yōu)點(diǎn)是結(jié)構(gòu)簡單、制造的芯片擊穿電壓特性好、合格率較高、且產(chǎn)品可靠性較高。
文檔編號(hào)H01L27/082GK202159668SQ20112027038
公開日2012年3月7日 申請(qǐng)日期2011年7月28日 優(yōu)先權(quán)日2011年7月28日
發(fā)明者周榕榕, 沈怡東, 王成森, 黎重林 申請(qǐng)人:江蘇捷捷微電子股份有限公司