專利名稱：溝槽互聯(lián)型圓片級(jí)mosfet封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種圓片級(jí)芯片尺寸封裝結(jié)構(gòu)。屬于半導(dǎo)體封裝技術(shù)領(lǐng)域。
背景技術(shù)：
MOSFET (金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管)是利用電場(chǎng)效應(yīng)來(lái)控制半導(dǎo)體的場(chǎng)效應(yīng)晶體管。由于MOSFET具有可實(shí)現(xiàn)低功耗電壓控制的特性，近年來(lái)受到越來(lái)越多的關(guān)注。 MOSFET性能特別是電流承載能力的優(yōu)劣很大程度上取決于散熱性能，散熱性能的好壞又主要取決于封裝形式。然而傳統(tǒng)MOSFET封裝主要是TO、SOT、SOP、QFN、QFP等形式，這類封裝都是將芯片包裹在塑封體內(nèi)，無(wú)法將芯片工作時(shí)產(chǎn)生的熱量及時(shí)導(dǎo)走或散去，制約了 MSOFET 性能提升。而且塑封本身增加了器件尺寸，不符合半導(dǎo)體向輕、薄、短、小方向發(fā)展的要求。 就封裝工藝而言，這類封裝都是基于單顆芯片進(jìn)行，存在生產(chǎn)效率低、封裝成本高的問(wèn)題。圓片級(jí)芯片尺寸封裝(Wafer Level Chip Scale I^ackaging)是一種新型封裝技術(shù)，封裝后芯片是裸芯片，尺寸完全等同于芯片尺寸，而且是基于整個(gè)晶圓進(jìn)行的批量封裝。如果能夠?qū)A片級(jí)芯片尺寸封裝技術(shù)引入到MOSFET領(lǐng)域，不僅可以提升MOSFET性能、 縮小封裝尺寸，而且可以提高生產(chǎn)效率、降低封裝成本。MOSFET芯片的源極(Source)和柵極(Gate)位于芯片正面，需要在芯片背面或者內(nèi)部設(shè)置金屬層作為芯片的漏極(Drain)。但要實(shí)現(xiàn)圓片級(jí)芯片尺寸封裝，還需要將設(shè)置的金屬層漏極引到芯片正面，與源極和柵極形成同側(cè)分布。通過(guò)形成溝槽并填充金屬可以起到形成芯片漏極及將漏極引到正面的作用，借此可以實(shí)現(xiàn)MOSFET的圓片級(jí)芯片尺寸封裝。
發(fā)明內(nèi)容本實(shí)用新型的目的在于克服傳統(tǒng)MOSFET封裝結(jié)構(gòu)的不足，提供一種具有高性能的溝槽互聯(lián)型圓片級(jí)MOSFET封裝結(jié)構(gòu)。本實(shí)用新型的目的是這樣實(shí)現(xiàn)的一種溝槽互聯(lián)型圓片級(jí)MOSFET封裝結(jié)構(gòu)，包括芯片本體，所述芯片本體正面設(shè)置有芯片源電極和芯片柵電極，芯片本體、芯片源電極和芯片柵電極正面設(shè)置有芯片表面保護(hù)層，在芯片本體正面和背面貫穿有芯片溝槽，在所述芯片源電極表面、芯片柵電極表面和芯片表面保護(hù)層表面設(shè)置有線路層，以及在芯片溝槽內(nèi)填充有線路層，線路層直接與芯片溝槽側(cè)壁相連，之間無(wú)任何絕緣隔離層，在線路層表面設(shè)置有線路表面保護(hù)層，在芯片本體正面的線路層表面設(shè)置有焊球，在芯片本體的背面設(shè)置有背面金屬層，且背面金屬層與線路層互聯(lián)。本實(shí)用新型的有益效果是(1)本實(shí)用新型通過(guò)形成與溝槽壁直接相連的線路層以及芯片背面金屬層作為芯片的漏極，得到了比較大的漏極面積，提升了芯片的電流承載能力；芯片背面金屬層起到散熱片作用，提高了芯片工作時(shí)的散熱效果；并且溝槽內(nèi)線路層將所形成的漏極引到芯片正面，從而實(shí)現(xiàn)了在芯片正面通過(guò)焊球與外界進(jìn)行互聯(lián)，這種結(jié)構(gòu)縮短了芯片與外界互聯(lián)距離，也增強(qiáng)了芯片導(dǎo)電、導(dǎo)熱效果。[0009](2)相比與傳統(tǒng)MOSFET封裝，本實(shí)用新型提出的封裝結(jié)構(gòu)是基于整個(gè)晶圓進(jìn)行的，而不是基于單顆進(jìn)行的；所以具有生產(chǎn)效率高、封裝成本低的特點(diǎn)。

圖1為本實(shí)用新型溝槽互聯(lián)型圓片級(jí)MOSFET封裝結(jié)構(gòu)的切面示意圖。圖2、圖3、圖4分別為圖1中互聯(lián)部分A的幾種細(xì)節(jié)結(jié)構(gòu)的切面示意圖。圖5為晶圓切割分離成單顆封裝芯片的示意圖。圖6、圖7分別為圖5中B部分的幾種切割位置的俯視示意圖。圖中芯片本體1-1、芯片溝槽1-2、芯片源(source)電極2-1、芯片柵(gate)電極2-2、 芯片表面保護(hù)層3、線路層4、線路表面保護(hù)層5、焊球6、背面金屬層7、背面1-3、切割位置 C0
具體實(shí)施方式
參見(jiàn)圖1，圖1為本實(shí)用新型溝槽互聯(lián)型圓片級(jí)MOSFET封裝結(jié)構(gòu)的切面示意圖。由圖1可以看出，本實(shí)用新型溝槽互聯(lián)型圓片級(jí)MOSFET封裝結(jié)構(gòu)，包括芯片本體1-1、芯片溝槽1-2、芯片源電極2-1、芯片柵電極2-2、芯片表面保護(hù)層3、線路層4、線路表面保護(hù)層5、 焊球6和背面金屬層7，所述芯片源電極2-1和芯片柵電極2-2設(shè)置于芯片本體1-1正面， 芯片表面保護(hù)層3設(shè)置于芯片本體1-1、芯片源電極2-1和芯片柵電極2-2正面，所述芯片溝槽1-2貫穿芯片本體1-1正面和背面，線路層4設(shè)置于所述芯片源電極2-1、芯片柵電極 2-2和芯片表面保護(hù)層3的表面以及填充于芯片溝槽1-2內(nèi)，線路層4直接與芯片溝槽1-2 側(cè)壁相連，之間無(wú)任何絕緣隔離層，線路表面保護(hù)層5設(shè)置于線路層4表面，焊球6設(shè)置于芯片本體1-1正面的線路層4表面，芯片本體1-1的背面1-3設(shè)置了背面金屬層7，且背面金屬層7與線路層4互聯(lián)。圖2、圖3、圖4分別為該封裝結(jié)構(gòu)互聯(lián)部分A的幾種細(xì)節(jié)結(jié)構(gòu)的切面示意圖。其中，圖2特征是線路表面保護(hù)層與背面金屬層接觸；圖3特征是線路表面保護(hù)層與背面金屬層接觸；但與圖2所示互聯(lián)部分相比，特征是與背面金屬層接觸處的線路表面保護(hù)層有折邊；圖4特征是線路表面保護(hù)層與背面金屬層接觸不接觸。封裝過(guò)程的起點(diǎn)為帶有芯片源電極2-1、芯片柵電極2-2和芯片表面保護(hù)層3的晶圓，通過(guò)下列過(guò)程得到封裝后的MOSFET芯片1)、通過(guò)光刻、硅刻蝕以及光刻膠剝離工藝，形成溝槽；2)、通過(guò)光刻、濺射、電鍍、光刻膠剝離以及金屬刻蝕工藝、形成線路層；3)、通過(guò)光刻工藝形成線路表面保護(hù)層；4)、通過(guò)減薄、金屬淀積工藝如濺射、蒸發(fā)或鍍膜，形成背面金屬層；5)、通過(guò)印刷焊料或電鍍焊料或植放焊球、然后回流的方法形成焊球；6)、通過(guò)晶圓切割分離的方法形成單顆MSOFET封裝芯片，參見(jiàn)圖5。圖6、圖7分別為圖5中B部分的幾種切割位置的俯視示意圖。其中圖6是相鄰芯片切割位置的俯視示意圖；圖7是相鄰芯片切割位置的切面示意圖。
權(quán)利要求1.一種溝槽互聯(lián)型圓片級(jí)MOSFET封裝結(jié)構(gòu)，包括芯片本體(1-1)，其特征在于所述芯片本體(1-1)正面設(shè)置有芯片源電極(2-1)和芯片柵電極(2-2)，芯片本體(1-1 )、芯片源電極(2-1)和芯片柵電極(2-2)正面設(shè)置有芯片表面保護(hù)層(3)，在芯片本體(1-1)正面和背面貫穿有芯片溝槽(1-2)，在芯片源電極(2-1)表面、芯片柵電極(2-2)表面、芯片表面保護(hù)層(3)表面設(shè)置有線路層(4)以及在芯片溝槽(1-2)內(nèi)填充有線路層(4)，線路層(4)直接與芯片溝槽(1-2)側(cè)壁相連，之間無(wú)任何絕緣隔離層，在線路層(4)表面設(shè)置有線路表面保護(hù)層(5)，在芯片本體(1-1)正面的線路層(4)表面設(shè)置有焊球(6)，在芯片本體(1-1)的背面(1-3)設(shè)置有背面金屬層(7)，且背面金屬層(7)與線路層(4)互聯(lián)。
2.根據(jù)權(quán)利要求1所述的一種溝槽互聯(lián)型圓片級(jí)MOSFET封裝結(jié)構(gòu)，其特征在于所述線路表面保護(hù)層(5 )與背面金屬層(7 )接觸。
3.根據(jù)權(quán)利要求2所述的一種溝槽互聯(lián)型圓片級(jí)MOSFET封裝結(jié)構(gòu)，其特征在于所述與背面金屬層(7)接觸處的線路表面保護(hù)層(5)有折邊。
4.根據(jù)權(quán)利要求1所述的一種溝槽互聯(lián)型圓片級(jí)MOSFET封裝結(jié)構(gòu)，其特征在于所述線路表面保護(hù)層(5 )與背面金屬層(7 )不接觸。
專利摘要本實(shí)用新型涉及一種溝槽互聯(lián)型圓片級(jí)MOSFET封裝結(jié)構(gòu)，所述結(jié)構(gòu)包括芯片本體(1-1)，所述芯片本體正面設(shè)置有芯片源電極(2-1)和芯片柵電極(2-2)，芯片本體芯片源電極和芯片柵電極正面設(shè)置有芯片表面保護(hù)層(3)，在芯片本體正面和背面貫穿有芯片溝槽(1-2)，在芯片源電極表面、芯片柵電極表面、芯片表面保護(hù)層(3)表面和芯片溝槽(1-2)內(nèi)設(shè)置有線路層(4)，在線路層表面設(shè)置有線路表面保護(hù)層(5)，在芯片本體(1-1)正面的線路層(4)表面設(shè)置有焊球(6)，在芯片本體(1-1)的背面(1-3)設(shè)置有背面金屬層(7)，且背面金屬層(7)與線路層(4)互聯(lián)。本實(shí)用新型可以提供具有高性能的封裝結(jié)構(gòu)。
文檔編號(hào)H01L29/417GK201994304SQ20112003389
公開(kāi)日2011年9月28日 申請(qǐng)日期2011年1月31日 優(yōu)先權(quán)日2011年1月31日
發(fā)明者張黎, 賴志明, 陳棟, 陳錦輝 申請(qǐng)人:江陰長(zhǎng)電先進(jìn)封裝有限公司