專利名稱：Mos器件及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域，特別是涉及一種MOS器件。本發(fā)明還涉及一種MOS器件的制備方法。
背景技術(shù)：
半導(dǎo)體產(chǎn)品具有廣闊的應(yīng)用市場，在工業(yè)、農(nóng)業(yè)、軍事和民用等領(lǐng)域，半導(dǎo)體產(chǎn)品在控制、監(jiān)測、娛樂等方面起著越來越重要的作用。因此全世界已經(jīng)形成一個規(guī)模膨大的產(chǎn)業(yè)，發(fā)達(dá)國家如歐美日首先掌握半導(dǎo)體從設(shè)計到制造的先進(jìn)技術(shù)；亞洲地區(qū)如韓國、臺灣沖半導(dǎo)體制造入手，也占有一席之地；中國作為發(fā)展中國家，應(yīng)為擁有巨大的市場在最近十年也大力支持半導(dǎo)體集成電路生產(chǎn)技術(shù)的研發(fā)。IC產(chǎn)品種類繁多，如功率器件，射頻器件，模擬和數(shù)字電路等。不同的應(yīng)用需求也引領(lǐng)IC產(chǎn)品生產(chǎn)技術(shù)朝不同的方向發(fā)展。功率和電力電子器件的發(fā)展方向是更高電壓，更強電流和更大功率，而對器件尺寸并不是很敏感。而數(shù)字電路的發(fā)展方向則是更低的功耗，更高的集成度(更小的器件尺寸)，更快的速度。因此數(shù)字電路產(chǎn)品的生產(chǎn)需要的是最先進(jìn)的生產(chǎn)技術(shù)，以求在產(chǎn)品的性能和成本的平衡之間取得更高的產(chǎn)品利潤。目前數(shù)字電路的主流技術(shù)是CMOS技術(shù)，成熟的技術(shù)能力已經(jīng)發(fā)展到深亞微米。目前業(yè)內(nèi)國際領(lǐng)先的公司已經(jīng)量產(chǎn)28nm的中央處理器產(chǎn)品。制造芯片的硅片尺寸也已經(jīng)從4英寸、6英寸，發(fā)展到8英寸和12英寸。雖然12英寸的生產(chǎn)技術(shù)剛剛成為主流，但已經(jīng)有數(shù)家公司打算在未來3-4年上買18英寸的芯片生產(chǎn)線。根據(jù)摩爾定律，芯片中的器件集成度在一年半內(nèi)將增加一倍。更高的集成度意味著更小的器件尺寸，而更小的器件尺寸意味著需要先進(jìn)的制造設(shè)備。因此在IC制造領(lǐng)域，生產(chǎn)設(shè)備的更新?lián)Q代非常頻繁。雖然生產(chǎn)廠商都愿意去采購先進(jìn)的設(shè)備，以跟上技術(shù)的前進(jìn)步伐。但先進(jìn)設(shè)備越來越昂貴，大部分廠家無法負(fù)擔(dān)更新先進(jìn)設(shè)備的費用。因此我們可以看到，最先進(jìn)的制造技術(shù)越來越集中少數(shù)幾家規(guī)模大的公司中。因此目前最先進(jìn)的CMOS制造技術(shù)，只有業(yè)界領(lǐng)先的3-4家公司掌握。對于目前擁有8英寸生產(chǎn)設(shè)備的IC制造公司來說，通過工藝改進(jìn)、CMOS器件設(shè)計創(chuàng)新等方面來發(fā)掘現(xiàn)有設(shè)備的生產(chǎn)能力，提高集成電路的集成度和提高器件的性能變得尤為重要。這方面的研究也成為一個大家比較關(guān)注的熱點。如圖1所示，為現(xiàn)有MOS器件的結(jié)構(gòu)示意圖?，F(xiàn)有MOS器件的形成于硅襯底上，有源區(qū)由淺槽場氧102隔離即有源區(qū)的隔離結(jié)構(gòu)為淺溝槽隔離(STI)，在整個所述有源區(qū)中形成有阱區(qū)101。柵極由依次形成于所述有源區(qū)上的柵氧化硅層103和柵多晶硅層104組成；被所述柵極所覆蓋的所述阱區(qū)101為溝道區(qū)。源漏區(qū)105a形成于所述柵極兩側(cè)的所述有源區(qū)中，所述源漏區(qū)105a還包括一輕摻雜源漏區(qū)(LDD) 105b。在所述柵極的柵多晶硅層104和所述源漏區(qū)105a上都形成有金屬硅化物106。通過金屬接觸107引出所述柵極和源漏極?，F(xiàn)有MOS器件的缺點有:由于所述源漏區(qū)105a要和所述金屬接觸107形成接觸，故所述源漏區(qū)105a的面積要足夠大才能包容所述金屬接觸107的接觸孔的面積，這樣所述源漏區(qū)105a的面積會較大，則所述源漏區(qū)105a和襯底間產(chǎn)生的寄生電容也會較大。又由于要在所述源漏區(qū)105a的硅上直接作金屬硅化物合金106，為了防止結(jié)穿刺效應(yīng)，所以源漏區(qū)105a的深度不能太淺，這就導(dǎo)致源漏注入深度必須足夠深，那么就會帶來更多的橫向源漏雜質(zhì)擴(kuò)散，造成源漏之間的漏電不容易降下來。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種MOS器件，能使有源區(qū)的面積做到最小、從而能高器件的性能和集成度，能最大程度降低源漏的寄生電容、使器件能更適合的應(yīng)用于射頻(RF)領(lǐng)域、也是開關(guān)器件的最佳選擇，能降低短溝道效應(yīng)以及緩解較嚴(yán)重的LOD效應(yīng)。本發(fā)明還提供一種MOS器件的制備方法，能夠優(yōu)化柵極和源漏間的隔離效果，能夠減少金屬層數(shù)、降低工藝成本。為解決上述技術(shù)問題，本發(fā)明提供的MOS器件形成于硅襯底上，有源區(qū)由淺槽場氧隔離，在整個所述有源區(qū)中形成有第二導(dǎo)電類型的阱區(qū)；柵極由依次形成于所述有源區(qū)上的柵氧化硅層和柵多晶硅層組成；被所述柵極所覆蓋的所述阱區(qū)為溝道區(qū)。在俯視面上:所述柵極呈一蜿蜒型曲線的結(jié)構(gòu)，包括多根平行且等間距排列的第一柵極條；各所述第一柵極條位于所述有源區(qū)上且各所述第一柵極條的兩端都延伸到所述有源區(qū)外部兩側(cè)的所述淺槽場氧上；各相鄰的所述第一柵極條間連接有第二柵極條，連接關(guān)系為:當(dāng)前第一柵極條的一端和其前一個第一柵極條的相同端相連、當(dāng)前第一柵極條的另一端和其后一個第一柵極條的相同端相連，位于最外側(cè)的兩個所述第一柵極條只有一端和其相鄰的第一柵極條相連、另一端連接一第二柵極條。兩個源漏區(qū)分別形成于所述柵極的兩側(cè)，各所述源漏區(qū)分別和一形成于所述淺槽場氧上的鍺硅多晶硅層相連，在各所述鍺硅多晶硅層上分別形成有金屬接觸并引出各源漏極；在垂直于所述第一柵極條的剖面上:所述源漏區(qū)被各所述第一柵極條分隔層多個源漏區(qū)單元；各所述源漏區(qū)單元都包括源漏摻雜區(qū)和源漏多晶硅層，所述源漏摻雜區(qū)形成于各所述第一柵極條兩側(cè)的所述有源區(qū)中，所述源漏多晶硅層位于各所述第一柵極條兩側(cè)的所述有源區(qū)上方并延伸到所述淺槽場氧上；各所述第一柵極條的同一側(cè)的所述源漏摻雜區(qū)和所述源漏多晶硅層相接觸組成各所述源漏區(qū)單元。位于所述柵極兩側(cè)的所述源漏多晶硅層在所述淺槽場氧的上方連接在一起使位于所述柵極兩側(cè)的各所述源漏區(qū)單元連接在一起分別形成各所述源漏區(qū)；各所述鍺硅多晶硅層和所述淺槽場氧間隔離有第一阻擋介質(zhì)膜，各所述源漏區(qū)的所述源漏多晶硅層的側(cè)面分別和對應(yīng)的所述鍺硅多晶硅層相接觸；所述源漏摻雜區(qū)、所述源漏多晶硅層和所述鍺硅多晶硅層為第一導(dǎo)電類型摻雜。 進(jìn)一步的改進(jìn)是，所述MOS器件為NMOS器件，所述第一導(dǎo)電類型為N型，所述第二導(dǎo)電類型為P型；所述阱區(qū)為所述P阱區(qū)。進(jìn)一步的改進(jìn)是，所述MOS器件為PMOS器件，所述第一導(dǎo)電類型為P型，所述第二導(dǎo)電類型為N型；所述阱區(qū)為所述N阱區(qū)。進(jìn)一步的改進(jìn)是，所述柵多晶硅層的厚度為1500埃 2000埃；所述源漏多晶硅層的厚度為500埃 1500埃；所述源漏摻雜區(qū)的結(jié)深為500埃 1500埃；所述鍺硅多晶硅層的厚度為500埃 1500埃。
進(jìn)一步的改進(jìn)是，所述源漏多晶硅層和所述鍺硅多晶硅層的摻雜雜質(zhì)都為源漏注入雜質(zhì)，所述源漏摻雜區(qū)為所述源漏多晶硅層的源漏注入雜質(zhì)在所述有源區(qū)中的擴(kuò)散區(qū)。為解決上述技術(shù)問題，本發(fā)明提供的MOS器件的制備方法包括如下步驟:步驟一、在硅襯底上形成淺溝槽隔離結(jié)構(gòu)，所述淺溝槽隔離由填充于淺溝槽中的淺槽場氧組成，所述淺槽場氧隔離出有源區(qū)；進(jìn)行離子注入在整個所述有源區(qū)中形成第二導(dǎo)電類型的阱區(qū)。步驟二、在所述硅襯底的正面依次成長柵氧化硅層、柵多晶硅層和阻擋層。步驟三、采用光刻刻蝕工藝對所述柵氧化硅層、所述柵多晶硅層和所述阻擋層進(jìn)行刻蝕，將柵極區(qū)域外的所述柵氧化硅層、所述柵多晶硅層和所述阻擋層都去除；由刻蝕后的所述柵氧化硅層和所述柵多晶硅層組成柵極，所述柵極頂部被所述阻擋層覆蓋；被所述柵極所覆蓋的所述阱區(qū)為溝道區(qū)；形成的所述柵極呈一蜿蜒型曲線的結(jié)構(gòu)，包括多根平行且等間距排列的第一柵極條；各所述第一柵極條位于所述有源區(qū)上且各所述第一柵極條的兩端都延伸到所述有源區(qū)外部兩側(cè)的所述淺槽場氧上；各相鄰的所述第一柵極條間連接有第二柵極條，連接關(guān)系為:當(dāng)前第一柵極條的一端和其前一個第一柵極條的相同端相連、當(dāng)前第一柵極條的另一端和其后一個第一柵極條的相同端相連，位于最外側(cè)的兩個所述第一柵極條只有一端和其相鄰的第一柵極條相連、另一端連接一第二柵極條。步驟四、在所述柵極和所述阻擋層的側(cè)面形成側(cè)墻。步驟五、在所述硅襯底的正面依次成長第一阻擋介質(zhì)膜、鍺硅多晶硅層、第二阻擋介質(zhì)膜。步驟六、采用光刻刻蝕工藝對依次對所述第二阻擋介質(zhì)膜、所述鍺硅多晶硅層和所述第一阻擋介質(zhì)膜進(jìn)行刻蝕，刻蝕后形成的所述第一阻擋介質(zhì)膜、所述鍺硅多晶硅層、所述第二阻擋介質(zhì)膜的疊加圖形結(jié)構(gòu)位于所述淺槽場氧上方并和所述柵多晶硅層之間相隔一段0.15微米 0.4微米的距離。步驟七、在所述硅襯底的正面成長源漏多晶硅層，所述源漏多晶硅層覆蓋了所述柵極頂部的所述阻擋層、所述疊加圖形結(jié)構(gòu)、以及所述柵極和所述疊加圖形結(jié)構(gòu)外部的整個所述硅襯底表面；從所述柵極的頂部到所述疊加圖形結(jié)構(gòu)的頂部之間，所述源漏多晶硅層存在一過渡區(qū)域，該過渡區(qū)域的所述源漏多晶硅層的厚度逐漸降低，且所述過渡區(qū)域的所述源漏多晶硅層的厚度要大于所述柵極和所述疊加圖形結(jié)構(gòu)外部的所述源漏多晶硅層的厚度。步驟八、進(jìn)行光刻工藝，用光刻膠將MOS器件形成區(qū)域全部打開。步驟九、以所述光刻膠為掩模對所述源漏多晶硅層進(jìn)行刻蝕，由于所述MOS器件形成區(qū)域的光刻膠是完全打開的，所以MOS器件形成區(qū)域的所述源漏多晶硅層刻蝕是全面刻蝕；所述柵極頂部的所述源漏多晶硅層被完全去除而將所述阻擋層露出，所述疊加圖形結(jié)構(gòu)頂部的所述源漏多晶硅層被完全去除而將所述第三阻擋氮化膜露出，位于所述柵極的頂部到所述疊加圖形結(jié)構(gòu)的頂部之間的所述過渡區(qū)域的所述源漏多晶硅層保留一定的厚度，所述MOS器件形成區(qū)域中的其它區(qū)域的所述源漏多晶硅層被去除；以刻蝕后在所述過渡區(qū)域保留的所述源漏多晶硅層作為源漏區(qū)的組成部分，刻蝕后保留的所述源漏多晶硅層位于所述柵極兩側(cè)的所述有源區(qū)上方并延伸到所述淺槽場氧上，且所述鍺硅多晶硅層位于所述源漏多晶硅層的外側(cè)且和所述源漏多晶硅層的側(cè)面相接觸。
步驟十、去除所述光刻膠，去除所述阻擋層、所述第二阻擋介質(zhì)膜；進(jìn)行源漏注入將第一導(dǎo)電類型的雜質(zhì)注入到所述源漏多晶硅層和所述鍺硅多晶硅層中，所述源漏注入的雜質(zhì)也同時注入到所述柵多晶硅層中，所述源漏注入的能量以不穿通所述源漏多晶硅層為準(zhǔn)。步驟十一、對所述源漏注入的雜質(zhì)進(jìn)行退火推進(jìn)，所述源漏多晶硅層的源漏注入雜質(zhì)同時擴(kuò)散到所述源漏多晶硅層底部的所述有源區(qū)中形成源漏摻雜區(qū)；由所述源漏摻雜區(qū)和所述源漏多晶硅層組成所述源漏區(qū)。步驟十二、形成金屬接觸，所述金屬接觸分別和所述鍺硅多晶硅層以及所述柵多晶硅層接觸并分別引出源漏極和所述柵極。進(jìn)一步的改進(jìn)是，步驟二中所述柵氧化層的厚度為20至100埃，所述柵多晶硅層的厚度為1500埃至2000埃；所述阻擋層為500埃至1200埃的氮化膜，或為200埃至500埃的氮化膜和200埃至500埃的非晶硅的復(fù)合膜，或為200埃至500埃的氮化膜和200埃
至500埃的氮氧化硅的復(fù)合膜。進(jìn)一步的改進(jìn)是，步驟五中所述第一阻擋介質(zhì)膜由100埃 500埃的第一阻擋氧化膜和200埃 500埃的第一阻擋氮化膜組成，所述鍺硅多晶硅層的厚度為500埃 1500埃，所述第二阻擋介質(zhì)膜由100埃 500埃的第二阻擋氧化膜和200埃 500埃的第二阻擋氮化膜組成。進(jìn)一步的改進(jìn)是，步驟七中所述源漏多晶硅層采用爐管工藝成長，生長的所述源漏多晶硅層的厚度為1500埃至2000埃；步驟九中刻蝕后所述過渡區(qū)域的所述源漏多晶硅層保留的厚度為500埃至1500埃；步驟十一中形成的所述源漏摻雜區(qū)的結(jié)深為500埃 1500 埃。進(jìn)一步的改進(jìn)是，步驟十二中形成所述金屬接觸之前，還包括在所述源漏多晶硅層、所述鍺硅多晶硅層和所述柵多晶硅層表面形成金屬硅化物的步驟。本發(fā)明的有益效果為:1、本發(fā)明的源漏區(qū)中包括一源漏多晶硅層，并通過在源漏多晶硅層外側(cè)的鍺硅多晶硅層上形成金屬接觸來引出源漏極的，故源漏區(qū)中位于有源區(qū)中的源漏摻雜區(qū)的面積不必要包容金屬接觸的面積，故能使有源區(qū)的面積能做到最小。這樣能提高器件的性能和集成度，采用本發(fā)明的器件結(jié)構(gòu)和制備方法能利用現(xiàn)有8英寸硅片生產(chǎn)線上的130納米技術(shù)，生產(chǎn)出性能和尺寸相當(dāng)于90納米技術(shù)的CMOS器件。2、由于本發(fā)明的源漏區(qū)中位于有源區(qū)中的源漏摻雜區(qū)的面積變小，故能使源漏區(qū)和襯底間的寄生電容減少，使采用本發(fā)明的MOS器件形成的CMOS器件能更適合的應(yīng)用在RF領(lǐng)域。3、本發(fā)明的金屬接觸是形成在鍺硅多晶硅層上，故源漏區(qū)中位于有源區(qū)中的源漏摻雜區(qū)的結(jié)深較淺，能夠降低短溝道效應(yīng)，也能緩解較嚴(yán)重的LOD效應(yīng)。4、本發(fā)明采用蜿蜒型的柵極結(jié)構(gòu)，能最大程度的降低寄生電容，是開關(guān)器件應(yīng)用的最佳選擇。5、本發(fā)明的制備方法中刻蝕形成源漏多晶硅層時，在柵極上方形成有阻擋層，用阻擋層做為柵極上方的源漏多晶硅層刻蝕是的停止層，充分解決了工藝中的刻蝕停止方面的難題，充分優(yōu)化了柵極和源漏間的隔離問題。
6、利用本發(fā)明MOS器件形成的CMOS器件能利用Bipolar中的發(fā)射極多晶硅或鍺硅多晶硅作為CMOS互連線，減少金屬層數(shù)，從而能降低整個BICMOS工藝的成本。


下面結(jié)合附圖和具體實施方式
對本發(fā)明作進(jìn)一步詳細(xì)的說明:圖1是現(xiàn)有MOS器件的結(jié)構(gòu)示意圖；圖2A是本發(fā)明實施例MOS器件的俯視結(jié)構(gòu)示意圖；圖2B是本發(fā)明實施例MOS器件的剖面結(jié)構(gòu)示意圖；圖3A-圖3L是本發(fā)明實施例MOS器件的制備方法的制造過程中的器件結(jié)構(gòu)示意圖。
具體實施例方式如圖2A和圖2B所示，分別是本發(fā)明實施例MOS器件的俯視結(jié)構(gòu)示意圖和剖面結(jié)構(gòu)示意圖。本發(fā)明實施例MOS器件形成于硅襯底上，有源區(qū)由淺槽場氧2隔離，在整個所述有源區(qū)中形成有第二導(dǎo)電類型的阱區(qū)I。柵極由依次形成于所述有源區(qū)上的柵氧化硅層3和柵多晶硅層4組成，在所述柵極的側(cè)壁上形成有側(cè)墻13。所述柵氧化硅層3的厚度為20埃 100埃；所述柵多晶硅層4的厚度為1500埃 2000埃。所述側(cè)墻13的成分為氧化膜，或為氮化膜和氧化膜的復(fù)合膜。被所述柵極所覆蓋的所述阱區(qū)I為溝道區(qū)。在俯視面上:所述柵極呈一蜿蜒型曲線的結(jié)構(gòu)，包括多根平行且等間距排列的第一柵極條4a ;各所述第一柵極條4a位于所述有源區(qū)上且各所述第一柵極條4a的兩端都延伸到所述有源區(qū)外部兩側(cè)的所述淺槽場氧上；各相鄰的所述第一柵極條4a間連接有第二柵極條4b，連接關(guān)系為:當(dāng)前第一柵極條4a的一端和其前一個第一柵極條4a的相同端相連、當(dāng)前第一柵極條4a的另一端和其后一個第一柵極條4a的相同端相連，位于最外側(cè)的兩個所述第一柵極條4a只有一端和其相鄰的第一柵極條4a相連、另一端連接一第二柵極條4b。兩個源漏區(qū)分別形成于所述柵極的兩側(cè)，各所述源漏區(qū)分別和一形成于所述淺槽場氧上的鍺硅多晶硅層63相連，在各所述鍺硅多晶硅層63上分別形成有金屬接觸8并引出各源漏極。在垂直于所述第一柵極條4a的剖面上:所述源漏區(qū)被各所述第一柵極條4a分隔層多個源漏區(qū)單元；各所述源漏區(qū)單元都包括源漏摻雜區(qū)5a和源漏多晶硅層6，所述源漏摻雜區(qū)5a中還包括一輕摻雜源漏區(qū)5b。所述源漏摻雜區(qū)5a形成于各所述第一柵極條4a兩側(cè)的所述有源區(qū)中，所述源漏多晶硅層6位于各所述第一柵極條4a兩側(cè)的所述有源區(qū)上方并延伸到所述淺槽場氧2上；各所述第一柵極條4a的同一側(cè)的所述源漏摻雜區(qū)5a和所述源漏多晶硅層6相接觸組成各所述源漏區(qū)單元。位于所述柵極兩側(cè)的所述源漏多晶硅層6在所述淺槽場氧2的上方連接在一起使位于所述柵極兩側(cè)的各所述源漏區(qū)單元連接在一起分別形成各所述源漏區(qū)。所述源漏多晶硅層6的厚度為500埃 1500埃；所述源漏摻雜區(qū)5a的結(jié)深為500埃 1500埃。各所述鍺硅多晶硅層63和所述淺槽場氧2間隔離有第一阻擋介質(zhì)膜。所述第一阻擋介質(zhì)膜由厚度為100埃 500埃的第一阻擋氧化膜61和厚度為200埃 500埃的第一阻擋氮化膜62組成。所述鍺硅多晶硅層63的厚度為500埃 1500埃。各所述源漏區(qū)的所述源漏多晶硅層6的側(cè)面分別和對應(yīng)的所述鍺硅多晶硅層63相接觸；所述源漏摻雜區(qū)5a、所述輕摻雜源漏區(qū)5b、所述源漏多晶硅層6和所述鍺硅多晶硅層63為第一導(dǎo)電類型摻雜。所述源漏多晶硅層6和所述鍺硅多晶硅層63的摻雜雜質(zhì)為源漏注入雜質(zhì)，所述源漏摻雜區(qū)5a為所述源漏多晶硅層6的源漏注入雜質(zhì)在所述有源區(qū)中的擴(kuò)散區(qū)。在所述柵多晶硅層4、所述鍺硅多晶硅層63和所述源漏多晶硅層6的表面都形成有金屬硅化物7。當(dāng)所述MOS器件為WOS器件時，所述第一導(dǎo)電類型為N型，所述第二導(dǎo)電類型為P型；所述阱區(qū)I為所述P阱區(qū)I ;當(dāng)所述MOS器件為PMOS器件時，所述第一導(dǎo)電類型為P型，所述第二導(dǎo)電類型為N型；所述阱區(qū)I為所述N阱區(qū)I。在所述柵多晶硅層4和所述鍺硅多晶硅層63上都形成有金屬接觸8，所述金屬接觸8分別和所述柵多晶硅層4和所述鍺硅多晶硅層63接觸并分別引出柵極和源漏極。如圖3A至圖3L所示，是本發(fā)明實施例MOS器件的制備方法的制造過程中的器件結(jié)構(gòu)示意圖。本發(fā)明實施例MOS器件的制備方法包括如下步驟:步驟一、如圖3A所示，在硅襯底上形成淺溝槽隔離結(jié)構(gòu)，所述淺溝槽隔離由填充于淺溝槽中的淺槽場氧2組成，所述淺槽場氧2隔離出有源區(qū)la。如圖3B所示，進(jìn)行離子注入在整個所述有源區(qū)Ia中形成第二導(dǎo)電類型的阱區(qū)I。當(dāng)MOS器件為NMOS器件時，第一導(dǎo)電類型為N型，所述第二導(dǎo)電類型為P型；所述阱區(qū)I為所述P阱區(qū)I ;當(dāng)所述MOS器件為PMOS器件時，所述第一導(dǎo)電類型為P型，所述第二導(dǎo)電類型為N型；所述阱區(qū)I為所述N阱區(qū)I。步驟二、如圖3C所示，在所述硅襯底的正面依次成長柵氧化硅層3a、柵多晶硅層4a和阻擋層。所述柵氧化層的厚度為20至100埃，所述柵多晶硅層4的厚度為1500埃至2000埃；所述阻擋層為500埃至1200埃的氮化膜，或為200埃至500埃的氮化膜和200埃至500埃的非晶硅的復(fù)合膜，或為200埃至500埃的氮化膜和200埃至500埃的氮氧化硅的復(fù)合膜。圖3C中所述阻擋層為阻擋氮化膜層11a。步驟三、如圖3D所示，采用光刻刻蝕工藝對所述柵氧化硅層3a、所述柵多晶硅層4a和所述阻擋層的所述阻擋氮化膜層Ila進(jìn)行刻蝕，將柵極區(qū)域外的所述柵氧化硅層3a、所述柵多晶硅層4a和所述阻擋氮化膜層Ila都去除；由刻蝕后的所述柵氧化硅層3和所述柵多晶硅層4組成柵極，所述柵極頂部被所述阻擋層即所述阻擋氮化膜層11覆蓋；被所述柵極所覆蓋的所述阱區(qū)I為溝道區(qū)。如圖2A所示，形成的所述柵極呈一蜿蜒型曲線的結(jié)構(gòu)，包括多根平行且等間距排列的第一柵極條4a ;各所述第一柵極條4a位于所述有源區(qū)上且各所述第一柵極條4a的兩端都延伸到所述有源區(qū)外部兩側(cè)的所述淺槽場氧2上；各相鄰的所述第一柵極條4a間連接有第二柵極條4b，連接關(guān)系為:當(dāng)前第一柵極條4a的一端和其前一個第一柵極條4a的相同端相連、當(dāng)前第一柵極條4a的另一端和其后一個第一柵極條4a的相同端相連，位于最外側(cè)的兩個所述第一柵極條4a只有一端和其相鄰的第一柵極條4a相連、另一端連接一第二柵極條4b。在圖3D中，所述柵極將所述有源區(qū)分隔成多個單元。如圖3E所示，采用離子注入工藝在所述柵極兩側(cè)的所述有源區(qū)中形成輕摻雜源漏區(qū)5b。
步驟四、如圖3E所示，在所述柵極和所述阻擋層的側(cè)面形成側(cè)墻13。所述側(cè)墻13的形成方法為:先在所述硅襯底的正面生長厚度為100埃至300埃的氮化膜和厚度為200埃至500埃的氧化膜的復(fù)合膜后進(jìn)行干法刻蝕形成；或者，直接形成一厚度為500埃至1200埃的氧化膜再進(jìn)行干法刻蝕形成。步驟五、如圖3F所示，在所述硅襯底的正面依次成長第一阻擋介質(zhì)膜、鍺硅多晶硅層63a、第二阻擋介質(zhì)膜。所述第一阻擋介質(zhì)膜由厚度為100埃 500埃的第一阻擋氧化膜61a和厚度為200埃 500埃的第一阻擋氮化膜62a組成。所述第二阻擋介質(zhì)膜由厚度為100埃 500埃的第二阻擋氧化膜64a和厚度為200埃 500埃的第二阻擋氮化膜65a組成。所述鍺硅多晶硅層63a的厚度為500埃 1500埃。所述鍺硅多晶硅層63a的生長工藝能夠共用HBT區(qū)域中的基區(qū)的生長工藝。步驟六、如圖3G所示，采用光刻刻蝕工藝形成光刻膠12的圖形，以所述光刻膠12為掩模對依次對所述第二阻擋氮化膜65a、所述第二阻擋氧化膜64a、所述鍺硅多晶硅層63a和所述第一阻擋氮化膜62a、所述第一阻擋氧化膜61a進(jìn)行刻蝕，刻蝕后形成的所述第一阻擋氧化膜61、所述第一阻擋氮化膜62、所述鍺硅多晶硅層63、所述第二阻擋氧化膜64和所述第二阻擋氮化膜65的疊加圖形結(jié)構(gòu)位于所述淺槽場氧2上方并和所述柵多晶硅層4之間相隔一段0.15微米 0.4微米的距離。步驟七、如圖3H所示，在所述硅襯底的正面成長源漏多晶硅層6a，所述源漏多晶硅層6a覆蓋了所述柵極頂部的所述阻擋層、所述疊加圖形結(jié)構(gòu)、以及所述柵極和所述疊加圖形結(jié)構(gòu)外部的整個所述硅襯底表面；從所述柵極的頂部到所述疊加圖形結(jié)構(gòu)的頂部之間，所述源漏多晶硅層6a存在一過渡區(qū)域，該過渡區(qū)域的所述源漏多晶硅層6a的厚度逐漸降低，且所述過渡區(qū)域的所述源漏多晶硅層6a的厚度要大于所述柵極和所述疊加圖形結(jié)構(gòu)外部的所述源漏多晶硅層6a的厚度。所述源漏多晶硅層6a采用爐管工藝成長，所述源漏多晶硅層6a的生長工藝能夠共用NPN三極管中的發(fā)射極多晶硅的生長工藝。生長的所述源漏多晶硅層6a的厚度為1500埃至2000埃。步驟八、如圖3H所示，進(jìn)行光刻工藝，用光刻膠將MOS器件形成區(qū)域全部打開。所述MOS器件形成區(qū)域外的其它區(qū)域，如形成NPN三極管的區(qū)域中，所述光刻膠的圖形根據(jù)所述NPN三極管的發(fā)射極的圖形結(jié)構(gòu)進(jìn)行定義。步驟九、如圖31所示，以所述光刻膠為掩模對所述源漏多晶硅層6a進(jìn)行刻蝕，由于所述MOS器件形成區(qū)域的光刻膠是完全打開的，所以MOS器件形成區(qū)域的所述源漏多晶硅層6a刻蝕是全面刻蝕。所述柵極頂部的所述源漏多晶硅層6a被完全去除而將所述阻擋層露出，所述疊加圖形結(jié)構(gòu)頂部的所述源漏多晶硅層6a被完全去除而將所述第二阻擋介質(zhì)膜露出，位于所述柵極的頂部到所述疊加圖形結(jié)構(gòu)的頂部之間的所述過渡區(qū)域的所述源漏多晶硅層6a保留一定的厚度，所述MOS器件形成區(qū)域中的其它區(qū)域的所述源漏多晶硅層6a被去除；所述MOS器件形成區(qū)域外的所述源漏多晶硅層6a根據(jù)光刻膠定義的圖形進(jìn)行刻蝕。以刻蝕后在所述過渡區(qū)域保留的所述源漏多晶硅層6作為源漏區(qū)的組成部分，刻蝕后保留的所述源漏多晶硅層6位于所述柵極兩側(cè)的所述有源區(qū)上方并延伸到所述淺槽場氧2上，且所述鍺硅多晶硅層63位于所述源漏多晶硅層6的外側(cè)且和所述源漏多晶硅層6的側(cè)面相接觸。所述柵極頂部的刻蝕停止在所述阻擋層的所述阻擋氮化膜層11上?？涛g后所述柵極兩側(cè)的所述過渡區(qū)域的所保留的所述源漏多晶硅層6的厚度為500埃至1500埃。步驟十、如圖3J所示，去除所述光刻膠，去除所述阻擋層的所述阻擋氮化膜層11、所述第二阻擋氮化膜65和所述第二阻擋氧化膜64。進(jìn)行源漏注入將第一導(dǎo)電類型的雜質(zhì)注入到所述源漏多晶硅層6和所述鍺硅多晶硅層63中，所述源漏注入的雜質(zhì)也同時注入到所述柵多晶硅層4中，所述源漏注入的能量以不穿通所述源漏多晶硅層6為準(zhǔn)。步驟十一、如圖3K所示，對所述源漏注入的雜質(zhì)進(jìn)行退火推進(jìn)，所述源漏多晶硅層6的源漏注入雜質(zhì)同時擴(kuò)散到所述源漏多晶硅層6底部的所述有源區(qū)中形成源漏摻雜區(qū)5a ;所述源漏摻雜區(qū)5a的結(jié)深為500埃 1500埃。由所述源漏摻雜區(qū)5a和所述源漏多晶硅層6組成所述源漏區(qū)。步驟十二、如圖2A和2B所示，在所述源漏多晶硅層6、所述鍺硅多晶硅層63和所述柵多晶硅層表面形成金屬硅化物7。形成層間膜將器件的底部區(qū)域覆蓋。在所述層間膜中形成接觸孔并在所述接觸孔中填入金屬形成金屬接觸8。所述金屬接觸8分別和所述柵多晶硅層4以及所述鍺硅多晶硅層63接觸，從而分別引出源漏極和所述柵極。以上通過具體實施例對本發(fā)明進(jìn)行了詳細(xì)的說明，但這些并非構(gòu)成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種MOS器件，形成于硅襯底上，有源區(qū)由淺槽場氧隔離，在整個所述有源區(qū)中形成有第二導(dǎo)電類型的阱區(qū)；柵極由依次形成于所述有源區(qū)上的柵氧化硅層和柵多晶硅層組成；被所述柵極所覆蓋的所述阱區(qū)為溝道區(qū)，其特征在于: 在俯視面上: 所述柵極呈一蜿蜒型曲線的結(jié)構(gòu)，包括多根平行且等間距排列的第一柵極條；各所述第一柵極條位于所述有源區(qū)上且各所述第一柵極條的兩端都延伸到所述有源區(qū)外部兩側(cè)的所述淺槽場氧上；各相鄰的所述第一柵極條間連接有第二柵極條，連接關(guān)系為:當(dāng)前第一柵極條的一端和其前一個第一柵極條的相同端相連、當(dāng)前第一柵極條的另一端和其后一個第一柵極條的相同端相連，位于最外側(cè)的兩個所述第一柵極條只有一端和其相鄰的第一柵極條相連、另一端連接一第二柵極條； 兩個源漏區(qū)分別形成于所述柵極的兩側(cè)，各所述源漏區(qū)分別和一形成于所述淺槽場氧上的鍺硅多晶硅層相連，在各所述鍺硅多晶硅層上分別形成有金屬接觸并引出各源漏極； 在垂直于所述第一柵極條的剖面上: 所述源漏區(qū)被各所述第一柵極條分隔層多個源漏區(qū)單元；各所述源漏區(qū)單元都包括源漏摻雜區(qū)和源漏多晶硅層，所述源漏摻雜區(qū)形成于各所述第一柵極條兩側(cè)的所述有源區(qū)中，所述源漏多晶硅層位于各所述第一柵極條兩側(cè)的所述有源區(qū)上方并延伸到所述淺槽場氧上；各所述第一柵極條的同一側(cè)的所述源漏摻雜區(qū)和所述源漏多晶硅層相接觸組成各所述源漏區(qū)單元； 位于所述柵極兩側(cè)的所述源漏多晶硅層在所述淺槽場氧的上方連接在一起使位于所述柵極兩側(cè)的各所述源漏區(qū)單元連接在一起分別形成各所述源漏區(qū)；各所述鍺硅多晶硅層和所述淺槽場氧間隔離有第一阻擋介質(zhì)膜，各所述源漏區(qū)的所述源漏多晶硅層的側(cè)面分別和對應(yīng)的所述鍺硅多晶硅層相接觸；所述源漏摻雜區(qū)、所述源漏多晶硅層和所述鍺硅多晶娃層為第一導(dǎo)電類型摻雜。
2.如權(quán)利要求1所述MOS器件，其特征在于:所述MOS器件為NMOS器件，所述第一導(dǎo)電類型為N型，所述第二導(dǎo)電類型為P型；所述阱區(qū)為所述P阱區(qū)。
3.如權(quán)利要求1所述MOS器件，其特征在于:所述MOS器件為PMOS器件，所述第一導(dǎo)電類型為P型，所述第二導(dǎo)電類型為N型；所述阱區(qū)為所述N阱區(qū)。
4.如權(quán)利要求1所述MOS器件，其特征在于:所述柵多晶硅層的厚度為1500埃 2000埃；所述源漏多晶硅層的厚度為500埃 1500埃；所述源漏摻雜區(qū)的結(jié)深為500埃 1500埃；所述鍺硅多晶硅層的厚度為500埃 1500埃。
5.如權(quán)利要求1所述MOS器件，其特征在于:所述源漏多晶硅層和所述鍺硅多晶硅層的摻雜雜質(zhì)都為源漏注入雜質(zhì)，所述源漏摻雜區(qū)為所述源漏多晶硅層的源漏注入雜質(zhì)在所述有源區(qū)中的擴(kuò)散區(qū)。
6.一種MOS器件的制備方法，其特征在于，包括如下步驟: 步驟一、在硅襯底上形成淺溝槽隔離結(jié)構(gòu)，所述淺溝槽隔離由填充于淺溝槽中的淺槽場氧組成，所述淺槽場氧隔離出有源區(qū)；進(jìn)行離子注入在整個所述有源區(qū)中形成第二導(dǎo)電類型的阱區(qū)； 步驟二、在所述硅襯底的正面依次成長柵氧化硅層、柵多晶硅層和阻擋層； 步驟三、采用光刻刻蝕工藝對所述柵氧化硅層、所述柵多晶硅層和所述阻擋層進(jìn)行刻蝕，將柵極區(qū)域外的所述柵氧化硅層、所述柵多晶硅層和所述阻擋層都去除；由刻蝕后的所述柵氧化硅層和所述柵多晶硅層組成柵極，所述柵極頂部被所述阻擋層覆蓋；被所述柵極所覆蓋的所述阱區(qū)為溝道區(qū)；形成的所述柵極呈一蜿蜒型曲線的結(jié)構(gòu)，包括多根平行且等間距排列的第一柵極條；各所述第一柵極條位于所述有源區(qū)上且各所述第一柵極條的兩端都延伸到所述有源區(qū)外部兩側(cè)的所述淺槽場氧上；各相鄰的所述第一柵極條間連接有第二柵極條，連接關(guān)系為:當(dāng)前第一柵極條的一端和其前一個第一柵極條的相同端相連、當(dāng)前第一柵極條的另一端和其后一個第一柵極條的相同端相連，位于最外側(cè)的兩個所述第一柵極條只有一端和其相鄰的第一柵極條相連、另一端連接一第二柵極條； 步驟四、在所述柵極和所述阻擋層的側(cè)面形成側(cè)墻； 步驟五、在所述硅襯底的正面依次成長第一阻擋介質(zhì)膜、鍺硅多晶硅層、第二阻擋介質(zhì)膜； 步驟六、采用光刻刻蝕工藝對依次對所述第二阻擋介質(zhì)膜、所述鍺硅多晶硅層和所述第一阻擋介質(zhì)膜進(jìn)行刻蝕，刻蝕后形成的所述第一阻擋介質(zhì)膜、所述鍺硅多晶硅層、所述第二阻擋介質(zhì)膜的疊加圖形結(jié)構(gòu)位于所述淺槽場氧上方并和所述柵多晶硅層之間相隔一段0.15微米 0.4微米的距離； 步驟七、在所述硅襯底的正面成長源漏多晶硅層，所述源漏多晶硅層覆蓋了所述柵極頂部的所述阻擋層、所述疊加圖形結(jié)構(gòu)、 以及所述柵極和所述疊加圖形結(jié)構(gòu)外部的整個所述硅襯底表面；從所述柵極的頂部到所述疊加圖形結(jié)構(gòu)的頂部之間，所述源漏多晶硅層存在一過渡區(qū)域，該過渡區(qū)域的所述源漏多晶硅層的厚度逐漸降低，且所述過渡區(qū)域的所述源漏多晶硅層的厚度要大于所述柵極和所述疊加圖形結(jié)構(gòu)外部的所述源漏多晶硅層的厚度； 步驟八、進(jìn)行光刻工藝，用光刻膠將MOS器件形成區(qū)域全部打開； 步驟九、以所述光刻膠為掩模對所述源漏多晶硅層進(jìn)行刻蝕，由于所述MOS器件形成區(qū)域的光刻膠是完全打開的，所以MOS器件形成區(qū)域的所述源漏多晶硅層刻蝕是全面刻蝕；所述柵極頂部的所述源漏多晶硅層被完全去除而將所述阻擋層露出，所述疊加圖形結(jié)構(gòu)頂部的所述源漏多晶硅層被完全去除而將所述第三阻擋氮化膜露出，位于所述柵極的頂部到所述疊加圖形結(jié)構(gòu)的頂部之間的所述過渡區(qū)域的所述源漏多晶硅層保留一定的厚度，所述MOS器件形成區(qū)域中的其它區(qū)域的所述源漏多晶硅層被去除；以刻蝕后在所述過渡區(qū)域保留的所述源漏多晶硅層作為源漏區(qū)的組成部分，刻蝕后保留的所述源漏多晶硅層位于所述柵極兩側(cè)的所述有源區(qū)上方并延伸到所述淺槽場氧上，且所述鍺硅多晶硅層位于所述源漏多晶硅層的外側(cè)且和所述源漏多晶硅層的側(cè)面相接觸； 步驟十、去除所述光刻膠，去除所述阻擋層、所述第二阻擋介質(zhì)膜；進(jìn)行源漏注入將第一導(dǎo)電類型的雜質(zhì)注入到所述源漏多晶硅層和所述鍺硅多晶硅層中，所述源漏注入的雜質(zhì)也同時注入到所述柵多晶硅層中，所述源漏注入的能量以不穿通所述源漏多晶硅層為準(zhǔn)；步驟十一、對所述源漏注入的雜質(zhì)進(jìn)行退火推進(jìn)，所述源漏多晶硅層的源漏注入雜質(zhì)同時擴(kuò)散到所述源漏多晶硅層底部的所述有源區(qū)中形成源漏摻雜區(qū)；由所述源漏摻雜區(qū)和所述源漏多晶硅層組成所述源漏區(qū)； 步驟十二、形成金屬接觸，所述金屬接觸分別和所述鍺硅多晶硅層以及所述柵多晶硅層接觸并分別引出源漏極和所述柵極。
7.如權(quán)利要求6所述的MOS器件的制備方法，其特征在于:步驟二中所述柵氧化層的厚度為20至100埃，所述柵多晶硅層的厚度為1500埃至2000埃；所述阻擋層為500埃至1200埃的氮化膜，或為200埃至500埃的氮化膜和200埃至500埃的非晶硅的復(fù)合膜，或為200埃至500埃的氮化膜和200埃至500埃的氮氧化硅的復(fù)合膜。
8.如權(quán)利要求6所述的MOS器件的制備方法，其特征在于:步驟五中所述第一阻擋介質(zhì)膜由100埃 500埃的第一阻擋氧化膜和200埃 500埃的第一阻擋氮化膜組成，所述鍺硅多晶硅層的厚度為500埃 1500埃，所述第二阻擋介質(zhì)膜由100埃 500埃的第二阻擋氧化膜和200埃 500埃的第二阻擋氮化膜組成。
9.如權(quán)利要求6所述的MOS器件的制備方法，其特征在于:步驟七中所述源漏多晶硅層采用爐管工藝成長，生長的所述源漏多晶硅層的厚度為1500埃至2000埃；步驟九中刻蝕后所述過渡區(qū)域的所述源漏多晶硅層保留的厚度為500埃至1500埃；步驟十一中形成的所述源漏摻雜區(qū)的結(jié)深為500埃 1500埃。
10.如權(quán)利要求6所述的MOS器件的制備方法，其特征在于:步驟十二中形成所述金屬接觸之前，還包括在所述源漏多晶硅層、所述鍺硅多晶硅層和所述柵多晶硅層表面形成金屬硅化物的步 驟。
全文摘要
本發(fā)明公開了一種MOS器件，源漏區(qū)包括位于有源區(qū)中的源漏摻雜區(qū)和位于有源區(qū)上方的源漏多晶硅層，通過在源漏多晶硅層外側(cè)的鍺硅多晶硅層上形成金屬接觸來引出源漏極的。位于有源區(qū)中的源漏摻雜區(qū)的面積不必要包容金屬接觸的面積，故能使有源區(qū)的面積能做到最小，從而能提高器件的性能和集成度。柵極為蜿蜒型結(jié)構(gòu)能最大程度的降低器件的寄生電容，能更適合的應(yīng)用在RF領(lǐng)域、且能作為開關(guān)器件的最佳選擇。本發(fā)明的源漏摻雜區(qū)的結(jié)深較淺，能夠降低短溝道效應(yīng)和緩解較嚴(yán)重的LOD效應(yīng)。本發(fā)明還公開了一種MOS器件的制備方法，能充分解決工藝中的刻蝕停止方面的難題和優(yōu)化柵極和源漏間的隔離問題。
文檔編號H01L29/78GK103165671SQ20111041266
公開日2013年6月19日 申請日期2011年12月12日 優(yōu)先權(quán)日2011年12月12日
發(fā)明者邱慈云, 朱東園, 范永潔, 錢文生, 徐向明, 肖勝安, 陳帆, 劉鵬, 陳雄斌, 潘嘉, 劉冬華, 孫娟, 袁媛, 吳智勇, 黃志剛, 王雷, 郭曉波, 孟鴻林, 蘇波, 季偉, 程曉華, 錢志剛, 陳福成, 劉繼全, 孫勤, 金鋒, 劉梅 申請人:上海華虹Nec電子有限公司