專利名稱:源漏多晶硅自對準干法刻蝕方法
技術領域:
本發(fā)明涉及半導體集成電路制造領域,特別是涉及一種源漏多晶硅的自對準干法刻蝕工藝方法。
背景技術:
在目前的經(jīng)濟型SiGe BiCMOS(鍺硅-雙極性晶體管-互補型金屬氧化場效應管)的結構中,沒有源漏多晶硅,接觸孔(CT)只能直接落在有源區(qū)(AA)上。隨著器件集成度的不斷提高,有源區(qū)的面積不斷縮小,但接觸孔的尺寸卻無法過度減少,這限制了 SiGeBiCMOS的集成度的進一步提高。發(fā)明內(nèi)容
本發(fā)明要解決的技術問題是提供一種源漏多晶硅自對準干法刻蝕方法,它可以縮小器件有源區(qū)的面積,提高器件的集成度。
為解決上述技術問題,本發(fā)明的源漏多晶硅自對準干法刻蝕方法,包括以下步驟:
I)在硅襯底上制作多晶硅柵極、柵極中間的刻蝕阻擋層以及柵極邊墻;
2)淀積源漏多晶硅;
3)在源漏多晶硅上涂布有機底部抗反射層;
4)各向同性地自對準刻蝕源漏多晶硅;
5)干法或濕法去除所述刻蝕阻擋層。
本發(fā)明利用底部抗反射層作為掩膜,柵極中間的氮化硅(或氧化硅)作為刻蝕阻擋層,并利用柵極邊墻的氮化硅(或氧化硅)隔離源漏多晶硅和柵,自對準刻蝕形成可與有源區(qū)直接接觸的源漏多晶硅(SD P0LY),使接觸孔得以直接落在源漏多晶硅上,而不是落在有源區(qū)上,從而縮小了有源區(qū)的面積,增加了接觸孔的工藝窗口,提高了半導體器件的集成度。
圖1是本發(fā)明的方法示意圖。其中,(A)源漏多晶硅刻蝕前的SiGe BiCMOS結構;(B)底部抗反射層刻蝕后的結構;(C)源漏多晶硅形成后的結構。
圖2是本發(fā)明實施例源漏多晶硅刻蝕前的SEM(掃描電子顯微鏡)圖。
圖3是本發(fā)明實施例源漏多晶硅形成后的SEM圖。
圖中附圖標記說明如下:
1:光刻膠
2:抗反射層
3:源漏多晶硅
4:硅襯底
5:氮化硅邊墻
6:氮化硅阻擋層
7:多晶硅柵極
8: 二氧化硅具體實施方式
為對本發(fā)明的技術內(nèi)容、特點與功效有更具體的了解,現(xiàn)結合圖示的實施方式,詳述如下:
本實施例的源漏多晶硅自對準干法刻蝕方法,應用于SiGe BiCMOS,其具體的工藝流程如下:
步驟I,在硅襯底4上制作多晶硅柵極7。SiGe BiCMOS中,柵極一般采用PNP (多晶硅-氮化硅-多晶硅)或POP (多晶硅-氧化硅-多晶硅)結構。在本實施例中,多晶硅柵極7中間為氮化硅阻擋層6 (厚度一般在100 500A左右),邊墻為氮化硅,底部為二氧化娃8。
步驟2,在硅襯底4上低壓爐管生長一層厚度為100埃米 1.2微米的源漏多晶硅3。
步驟3,利用有機物的流動性,在源漏多晶硅3上涂布一層厚度大于多晶硅柵極7的高度(即圖形中最大臺階的高度)的有機底部抗反射層(BARC)2。
由于圖形之間的高度差,在凸起的多晶硅柵極7區(qū)域涂布的抗反射層2的厚度會比平坦區(qū)域的抗反射層薄很多,如圖1(A)所示。
步驟4,在抗反射層2上多晶硅柵極7以外的區(qū)域,涂布一層光刻膠1,利用抗反射層2的厚度差異,對抗反射層2進行自對準干法刻蝕,將多晶硅柵極7頂部的抗反射層2刻蝕干凈,并消耗掉多晶硅柵極7頂部大約五分之一的源漏多晶硅3。
刻蝕氣體可以氯氣(Cl2)或四氟化碳(CF4)為主。氯氣可以提高抗反射層2對多晶硅的刻蝕選擇比。若采用四氟化碳為主的刻蝕氣體,則抗反射層2對多晶硅的選擇比會很低,但由于刻蝕時會損失一部分多晶硅,因此,多晶硅的殘膜厚度對結構的依賴性會比較小。
本步刻蝕完成后,在硅片的平坦區(qū)域,例如有源區(qū)等,會留下部分抗反射層2,如圖1⑶所示??狗瓷鋵?的剩余量由刻蝕的時間決定,并會影響后面源漏多晶硅刻蝕時的阻擋能力。
當步驟3中涂布的抗反射層2非常均勻時,步驟4也可以省略,即在涂布完抗反射層2后,自動把凸起部分露出來。
步驟5,各向異性地自對準刻蝕源漏多晶硅3,將多晶硅柵極7頂部的源漏多晶硅3刻蝕干凈??涛g一般采用高壓(50 120毫托)、低上部功率(100 500瓦)和高下部功率(電壓-200 -350伏特),刻蝕氣體主要由HBr (溴化氫)、02 (氧氣)和He (氦氣)組成,以提高對多晶硅柵極7的氮化硅或氧化硅的刻蝕選擇比,保證在刻蝕過程中不會損傷多晶硅柵極7。
由于多晶硅柵極7頂部的抗反射層2已經(jīng)在步驟4中被刻蝕掉了,因此,多晶硅柵極7頂部的源漏多晶硅3會在本步驟5中被刻蝕去除;而硅片上的平坦區(qū)域,因為留有部分抗反射層2,源漏多晶硅3會被保留。
本步驟5可以省略,但省略后,源漏多晶硅3的硅片面內(nèi)均一性會變差。
步驟6,各向同性地自對準刻蝕源漏多晶硅3,將多晶硅柵極7之間的源漏極(SD)多晶硅的殘膜厚度控制在400 1200埃米,如圖1 (C)所示??涛g時,一般采用高壓(50 110毫托)、低上部功率(50 300瓦)和低下部功率(O 50瓦),刻蝕氣體主要由SF6 (六氟化硫)、O2 (氧氣)和He (氦氣)組成,以提高對多晶硅柵極7的氮化硅或氧化硅的刻蝕選擇比。
為了控制源漏極(SD)多晶硅的殘膜厚度,本步驟中還要將步驟5殘留的抗反射層2全部去掉。
步驟7,干法或濕法去除多晶硅柵極7中間的氮化硅阻擋層6。
權利要求
1.源漏多晶硅自對準干法刻蝕方法,其特征在于,包括以下步驟: 1)在硅襯底上制作多晶硅柵極、柵極中間的刻蝕阻擋層以及柵極邊墻; 2)淀積源漏多晶娃; 3)在源漏多晶娃上涂布有機底部抗反射層; 4)各向同性地自對準刻蝕源漏多晶硅; 5)干法或濕法去除所述刻蝕阻擋層。
2.根據(jù)權利要求1所述的方法,其特征在于,步驟I),所述刻蝕阻擋層和柵極邊墻為氮化硅或氧化硅,所述刻蝕阻擋層的厚度為100 500埃米。
3.根據(jù)權利要求1所述的方法,其特征在于,步驟2)淀積的源漏多晶硅的厚度為100埃米 1.2微米。
4.根據(jù)權利要求1所述的方法,其特征在于,步驟3),所述抗反射層的厚度大于所述多晶硅柵極的高度。
5.根據(jù)權利要求1所述的方法,其特征在于,步驟3)、4)之間,還包括步驟: a)在所述抗反射層上多晶硅柵極以外的區(qū)域,涂布光刻膠,對抗反射層進行自對準干法刻蝕,去除多晶硅柵極頂部的抗反射層和一部分源漏多晶硅。
6.根據(jù)權利要求5所述的方法,其特征在于,步驟a)中,刻蝕氣體主要包括氯氣或四氟化碳。
7.根據(jù)權利要求1或5或6所述的方法,其特征在于,步驟3)、4)之間,還包括步驟: b)各向異性地自對準刻蝕源漏多晶硅,將多晶硅柵極頂部的源漏多晶硅刻蝕干凈。
8.根據(jù)權利要求7所述的方法,其特征在于,步驟b),刻蝕條件為:壓力50 120毫托,上部功率100 500瓦,下部電壓-200 -350伏特,刻蝕氣體的主要成分包括溴化氫、氧氣和氦氣。
9.根據(jù)權利要求1所述的方法,其特征在于,步驟4),刻蝕條件為:壓力50 110毫托,上部功率50 300瓦,下部功率O 50瓦,刻蝕氣體的主要成分包括六氟化硫、氧氣和氦氣。
10.根據(jù)權利要求1或9所述的方法,其特征在于,步驟4),刻蝕完成后,多晶硅柵極之間的源漏多晶硅殘膜的厚度為400 1200埃米。
全文摘要
本發(fā)明公開了一種源漏多晶硅自對準干法刻蝕方法,包括步驟1)在硅襯底上制作多晶硅柵極、柵極中間的刻蝕阻擋層及柵極邊墻;2)淀積源漏多晶硅;3)涂布有機底部抗反射層;4)各向同性自對準刻蝕源漏多晶硅;5)去除刻蝕阻擋層。該方法利用底部抗反射層作為掩膜,柵極中間的停止層作為刻蝕阻擋層,并利用柵極邊墻隔離源漏多晶硅和柵,自對準刻蝕形成與有源區(qū)直接接觸的源漏多晶硅,使接觸孔得以直接落在源漏多晶硅上,而不是落在有源區(qū)上,從而縮小了有源區(qū)的面積,增加了接觸孔的工藝窗口,提高了半導體器件的集成度。
文檔編號H01L21/8249GK103137464SQ201110388989
公開日2013年6月5日 申請日期2011年11月30日 優(yōu)先權日2011年11月30日
發(fā)明者吳智勇, 孫娟 申請人:上海華虹Nec電子有限公司