專利名稱：Cmos半導(dǎo)體器件的金屬柵極結(jié)構(gòu)及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路制造，并且，更具體地來說，涉及一種金屬柵極結(jié)構(gòu)。
背景技術(shù)：
隨著技術(shù)節(jié)點(diǎn)的縮小，在一些集成電路(IC)設(shè)計(jì)中利用金屬柵電極來替代多晶硅柵電極，從而在部件尺寸減小的情況下改善了器件性能。一種形成金屬電極結(jié)構(gòu)的工藝被稱作“后柵極”工藝，在該工藝中“最后”制造最終的柵極結(jié)構(gòu)，這種方式減少了在形成柵極之后所必須實(shí)施的后續(xù)工藝(包括高溫處理)的數(shù)量。 然而，在互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)制造時仍存在實(shí)現(xiàn)這種部件和工藝的挑戰(zhàn)。隨著器件之間的柵極長度和間隔變小，這些問題更加嚴(yán)重。例如，在“后柵極”制造工藝中，由于在濕式/干式蝕刻偽帶之后，在層間介電(ILD)層中產(chǎn)生了不期望的凹陷，所以難以在相鄰的晶體管之間實(shí)現(xiàn)理想的隔離。存在于ILD層中的凹陷在后續(xù)的加工中可能會變成金屬插座(receptacle of metals),由此增大了電短路和/或器件故障的可能性。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)中所存在的問題，根據(jù)本發(fā)明的一個方面，提供了一種CMOS半導(dǎo)體器件，包括襯底，包括環(huán)繞著P-有源區(qū)域和N-有源區(qū)域的隔離區(qū)域；N-金屬柵電極，包括位于所述N-有源區(qū)域上方的第一金屬成分；以及P-金屬柵電極，包括位于所述P-有源區(qū)域上方的主體部分以及位于所述隔離區(qū)域上方的端蓋部分，其中，所述端蓋部分包含所述第一金屬成分，所述主體部分包含與所述第一金屬成分不同的第二金屬成分。在該半導(dǎo)體器件中，所述端蓋部分包括第一部分和第二部分，所述第一部分位于所述第二部分和所述主體部分之間，其中，所述第二部分包含所述第一金屬成分。在該半導(dǎo)體器件中，所述第一部分的第一長度等于或小于所述第二部分的第二長度。在該半導(dǎo)體器件中，所述第二長度與所述第一長度的比例為大約I. O至I. 5。在該半導(dǎo)體器件中，所述P-金屬柵電極的第一寬度大于所述N-金屬柵電極的第
二寬度。在該半導(dǎo)體器件中，所述第一寬度與所述第二寬度的比例為大約18至30。在該半導(dǎo)體器件中，所述第一金屬成分包括N-功函數(shù)金屬。 在該半導(dǎo)體器件中，所述N-功函數(shù)金屬包括Ti、Ag、Al、TiAl、TiAlN, TaC, TaCN,TaSiN、Mn、或 Zr。在該半導(dǎo)體器件中，所述第二金屬成分包括P-功函數(shù)金屬。在該半導(dǎo)體器件中，所述P-功函數(shù)金屬包括TiN、WN、TaN、或Ru。根據(jù)本發(fā)明的另一方面，提供了一種制造CMOS半導(dǎo)體器件的方法，包括提供襯底，所述襯底包括環(huán)繞著P-有源區(qū)域和N-有源區(qū)域的隔離區(qū)域；在所述P-有源區(qū)域和隔離區(qū)域上方形成第一偽帶狀物，并且在層間介電(ILD)層中的所述N-有源區(qū)域上方形成第二偽帶狀物；去除所述第一偽帶狀物的第一部分，從而在所述ILD層中形成在所述P-有源區(qū)域的整個長度上方延伸的第一開口 ；利用第二金屬成分填充所述第一開口 ；去除所述第一偽帶狀物的第二部分，從而在所述隔離區(qū)域上方形成具有與所述第一開口相連接的接觸截面的第二開口，并且去除所述第二偽帶狀物，從而在所述ILD層中形成在所述N-有源區(qū)域的整個長度上方延伸的第三開口 ；以及利用不同于所述第二金屬成分的第一金屬成分填充所述第二開口和第三開口。在該方法中，所述第一開口進(jìn)一步延伸到所述隔離區(qū)域中，從而形成延伸部分。在該方法中，使用原子層沉積(ALD)工藝執(zhí)行所述利用第二金屬成分填充所述第一開口的步驟。在該方法中，使用物理汽相沉積(PVD)工藝執(zhí)行所述利用第一金屬成分填充所述第二開口和第三開口的步驟。在該方法中，所述第一開口的第一寬度大于所述第三開口的第二寬度。 在該方法中，所述第一寬度與所述第二寬度的比例為大約18至30。在該方法中，所述第一金屬成分包括N-功函數(shù)金屬。在該方法中，所述 N-功函數(shù)金屬包括 Ti、Ag、Al、TiAl、TiAlN, TaC, TaCN, TaSiN,Mn、或 Zr。在該方法中，所述第二金屬成分包括P-功函數(shù)金屬。在該方法中，所述P-功函數(shù)金屬包括TiN、WN、TaN、或Ru。


當(dāng)結(jié)合附圖進(jìn)行閱讀時，根據(jù)下面詳細(xì)的描述可以更好地理解本發(fā)明。應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各種部件沒有被按比例繪制并且僅僅用于說明的目的。實(shí)際上，為了清楚的論述，各種部件的尺寸可以被任意增大或減小。圖I是根據(jù)本發(fā)明的各個方面的制造包括金屬柵極結(jié)構(gòu)的CMOS半導(dǎo)體器件的方法的流程圖；圖2是根據(jù)本發(fā)明的各個方面的包括金屬柵極結(jié)構(gòu)的CMOS半導(dǎo)體器件的俯視圖；圖3A至圖3F是根據(jù)本發(fā)明的各個方面的在制造的各個階段中沿著圖2的線a_a所獲得的CMOS半導(dǎo)體器件的截面圖；以及圖4是根據(jù)本發(fā)明的各個方面的包括金屬柵極結(jié)構(gòu)的CMOS半導(dǎo)體器件的俯視圖。
具體實(shí)施例方式以下公開提供了多種不同實(shí)施例或?qū)嵗?，用于?shí)現(xiàn)本發(fā)明的不同特征。以下將描述組件和布置的特定實(shí)例以簡化本發(fā)明。當(dāng)然，這些僅是實(shí)例并且不旨在限制本發(fā)明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接觸的實(shí)施例，也可以包括其他部件可以形成在第一部件和第二部件之間使得第一部件和第二部件不直接接觸的實(shí)施例。為了簡便和清楚，可以不同的比例任意繪制各個部件。另夕卜，本發(fā)明可以在各個實(shí)例中重復(fù)參考符號和/或字符。這種重復(fù)用于簡化和清楚，并且其本身不表示所述多個實(shí)施例和/或配置之間的關(guān)系。另外，盡管本發(fā)明提供了“后柵極”金屬柵極工藝的實(shí)例，然而本領(lǐng)域的技術(shù)人員應(yīng)該意識到其他工藝的可應(yīng)用性和/或其他材料的使用。圖I是根據(jù)本發(fā)明各個方面的制造包括金屬柵極結(jié)構(gòu)210(圖2示出)的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)半導(dǎo)體器件200的制造方法100的流程圖。圖2是根據(jù)本發(fā)明的各個方面的包括金屬柵極結(jié)構(gòu)210的CMOS半導(dǎo)體器件200的俯視圖；以及圖3A至圖3F是根據(jù)本發(fā)明的各個方面的在制造的各個階段中沿著圖2的線a-a所獲得的CMOS半導(dǎo)體器件200的截面圖。注意，可以利用CMOS技術(shù)加工方式來制造CMOS半導(dǎo)體器件200的一部分。因此，可以理解，可以在圖I的方法100之前、期間和/或之后提供額外的工藝，并且在本文中僅對這些其他工藝進(jìn)行簡要描述。同時，為了更好地理解本發(fā)明，對圖I至圖3F進(jìn)行了簡化。例如，盡管附圖示出的是用于CMOS半導(dǎo)體器件200的金屬柵極結(jié)構(gòu)210，但可以理解，該CMOS半導(dǎo)體器件200可以是集成電路的(IC)的一部分，該集成電路可以包括許多其他器件，包括電阻器、電容器、電感器、熔絲等。 圖2是包括通過“后柵極”工藝制造的金屬柵極結(jié)構(gòu)210的CMOS半導(dǎo)體器件200的俯視圖。提供了襯底202 (圖3A中示出)，該襯底包括有環(huán)繞著P-有源區(qū)域240p和N-有源區(qū)域240η的隔離區(qū)域206。CMOS半導(dǎo)體器件200包括p-型金屬氧化物半導(dǎo)體場效應(yīng)晶體管(pM0SFET)200p和η-型金屬氧化物半導(dǎo)體場效應(yīng)晶體管(nMOSFET) 200η。nMOSFET 200η由N-金屬柵電極2IOn形成，該N-金屬柵電極包括位于N-有源區(qū)域204η上方的第一金屬成分210f。在一個實(shí)施例中，第一金屬成分210f可以包含N-功函數(shù)金屬。在一些實(shí)施例中，N-功函數(shù)金屬包括Ti、Ag、Al、TiAl、TiAlN, TaC, TaCN, TaSiN, Mn、或Zr。在本實(shí)施例中，位于N-有源區(qū)域204η上方的N-金屬柵電極2IOn具有在大約IOnm至30nm的范圍內(nèi)的第二寬度W2,并且延伸到位于隔離區(qū)域206上方的N-有源區(qū)域204η之外。pMOSFET 200p由P-金屬柵電極210p形成，該P(yáng)-金屬柵電極包括位于P-有源區(qū)域204p上方的主體部分(bulk portion) 210b以及位于隔離區(qū)域206上方的端蓋部分(endcapportion) 210e，其中，端蓋部分210e包含第一金屬成分210f，而主體部分210b包含不同于第一金屬成分210f的第二金屬成分210s。在至少一個實(shí)施例中，第二金屬成分210s可以包括P-功函數(shù)金屬。在一些實(shí)施例中，P-功函數(shù)金屬包括TiN、WN、TaN或Ru。在本實(shí)施例中，位于P-有源區(qū)域204p上方的P-金屬柵電極2IOp具有在大約500nm至IOOOnm的范圍內(nèi)的第一寬度W1,使得P-金屬柵電極210p的第一寬度W1大于N-金屬柵電極210η的第二寬度W2。在至少一個實(shí)施例中，第一寬度W1與第二寬度W2的比例為大約18至30。P-金屬柵電極2IOp和N-金屬柵電極210η結(jié)合在一起并且此后被稱為金屬柵極結(jié)構(gòu)210。參考圖I和圖3Α，方法100從步驟102開始，其中，提供了襯底202，該襯底包括環(huán)繞著P-有源區(qū)域204ρ和N-有源區(qū)域204η的隔離區(qū)域206。襯底202可以包含硅襯底。襯底202可以可選地包括硅鍺、砷鎵或其他適當(dāng)?shù)陌雽?dǎo)體材料。襯底202可以進(jìn)一步包括其他部件，諸如，各種摻雜區(qū)域、埋層和/或外延層。另外，襯底202可以是絕緣體上半導(dǎo)體，諸如，絕緣體上硅(S0I)。在其他實(shí)施例中，半導(dǎo)體襯底202可以包括摻雜外延層、梯度半導(dǎo)體層、和/或可以進(jìn)一步包括置于其他不同類型的半導(dǎo)體層上方的半導(dǎo)體層，諸如，硅鍺層上的硅層。在其他實(shí)例中，化合物半導(dǎo)體襯底可以包括多層硅結(jié)構(gòu)，或者，硅襯底可以包括多層化合物半導(dǎo)體結(jié)構(gòu)。
在本實(shí)施例中，半導(dǎo)體襯底202可以包括環(huán)繞著pMOSFET 200p的P-有源區(qū)域204p和nMOSFET 200η的N-有源區(qū)域204η的隔離區(qū)域206。根據(jù)設(shè)計(jì)需求，有源區(qū)域204ρ、204η可以包括各種摻雜配置。例如，P-有源區(qū)域204ρ摻雜有η-型摻雜物，諸如，磷或砷；N-有源區(qū)域204η摻雜有P-型摻雜物，諸如，硼或BF2。隔離區(qū)域206可以形成在襯底202上，從而將各個有源區(qū)域204p、204n相互隔離。隔離區(qū)域206可以使用諸如局部氧化硅(LOCOS)或淺溝槽隔離(STI)的隔離技術(shù)來限定和電隔離各個有源區(qū)域204p、204n。在本實(shí)施例中，隔離區(qū)域206包括STI。隔離區(qū)域206可以包含諸如氧化硅、氮化硅、氮氧化硅、氟摻雜硅酸鹽玻璃(FSG)、低介電常數(shù)(低-k)介電材料和/或其組合的材料?？梢酝ㄟ^任意適當(dāng)工藝形成隔離區(qū)域206以及本實(shí)施例中的STI0作為一個實(shí)例，STI的形成方式可以包括通過光刻工藝來圖案化半導(dǎo)體襯底202，蝕亥Ij襯底202中的溝槽(例如，通過使用干式蝕刻、濕式蝕刻和/或等離子體蝕刻工藝)，以及利用介電材料填充溝槽(例如，通過使用化學(xué)汽相沉積工藝)。在一些實(shí)施例中，填充的溝槽可以具有多層結(jié)構(gòu)，諸如，利用氮化硅或氧化硅填充的熱氧化物襯墊層。 仍參考圖3A，柵極介電層208可以形成在襯底202上方。在一些實(shí)施例中，柵極介電層208可以包含氧化硅、氮化硅、氮氧化硅或高介電常數(shù)(高-k)電介質(zhì)。高_(dá)k電介質(zhì)包括某些金屬氧化物。用作高_(dá)k電介質(zhì)的金屬氧化物的實(shí)例包括Li、Be、Mg、Ca、Sr、Sc、Y、Zr、Hf、Al、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu 的氧化物、或其混合物。在本實(shí)施例中，柵極介電層208是包含HfOx的高_(dá)k介電層，其厚度在大約10至30埃的范圍內(nèi)。可以使用諸如原子層沉積(ALD)、化學(xué)汽相沉積(CVD)、物理汽相沉積(PVD)、熱氧化、紫外線(UV)臭氧氧化或其組合的適當(dāng)工藝形成柵極介電層208。柵極介電層208可以進(jìn)一步包括界面層(未示出)來降低柵極介電層208和襯底202之間的損壞。該界面層可以包含氧化硅。在后柵極工藝中，偽柵電極層308隨后形成在柵極介電層208上方。在一些實(shí)施例中，偽柵電極層308可以包括單層或多層結(jié)構(gòu)。在本實(shí)施例中，偽柵電極層308可以包含多晶硅。另外，偽柵電極層308可以通過均勻摻雜或梯度摻雜而摻雜有多晶硅。偽柵電極層308可以具有在大約30nm至大約60nm的范圍內(nèi)的厚度。可以使用低壓化學(xué)汽相沉積(LPCVD)工藝形成偽電極層308。在至少一個實(shí)施例中，可以在標(biāo)準(zhǔn)LPCVD爐中，在大約580°C至650°C的溫度下，并且在大約200mTorr至ITorr的壓力下，使用硅烷(SiH4)或二氯甲硅烷(SiH2Cl2)作為硅原氣體來實(shí)施LPCVD工藝。圖I中的方法100繼續(xù)進(jìn)行步驟104，其中通過在P-有源區(qū)域204p和隔離區(qū)域206上方形成第一偽帶狀物308a以及在N-有源區(qū)域204η上方的層間介電(ILD)層306中形成第二偽帶狀物308b來產(chǎn)生圖3B中的結(jié)構(gòu)。在本實(shí)施例中，通過適當(dāng)工藝(諸如，旋轉(zhuǎn)涂布)在偽柵電極層308上方形成光刻膠層(未示出)，并且通過適當(dāng)?shù)墓饪虉D案化方法進(jìn)行圖案化，從而在偽柵電極層308上方形成經(jīng)過圖案化的光刻膠部件。在至少一個實(shí)施例中，位于P-有源區(qū)域204p和隔離區(qū)域206上方的經(jīng)過圖案化的光刻膠部件的寬度在大約500至IOOOnm的范圍內(nèi)。在另一個實(shí)施例中，位于N-有源區(qū)域204η上方的經(jīng)過圖案化的光刻膠部件的寬度在大約10至30nm的范圍內(nèi)。隨后可以使用干式蝕刻工藝將經(jīng)過圖案化的光刻膠部件轉(zhuǎn)變成偽柵電極層308，從而在P-有源區(qū)域204p和隔離區(qū)域206上方形成第一偽帶狀物308a，并且在N-有源區(qū)域204η上方形成第二偽帶狀物308b。隨后可以剝除該光刻膠層。注意，CMOS半導(dǎo)體器件200可以經(jīng)歷其他“后柵極”工藝和其他CMOS技術(shù)加工方式來形成CMOS半導(dǎo)體器件200的各種部件。同樣，在本文中僅對各種部件進(jìn)行簡要的描述?？梢栽凇昂髺艠O”工藝中形成P-金屬柵電極210p和N-金屬柵電極210η之前形成CMOS半導(dǎo)體器件200的各種部件。各種部件可以包括位于有源區(qū)域204p、204n中的p-型和η-型的輕摻雜的源極/漏極(LDD)區(qū)域(未示出)以及位于第一偽帶狀物308a和第二偽帶狀物308b的相對面上的P-型和η-型的源極/漏極(S/D)區(qū)域(未示出)。ρ_型LDD區(qū)域和S/D區(qū)域可以摻雜有B或In，而η-型LDD區(qū)域和S/D區(qū)域可以摻雜有P或As。然后，在P-有源區(qū)域204ρ、Ν_有源區(qū)域204η以及隔離區(qū)域206上方形成介電層，從而制造出圖3Β中的結(jié)構(gòu)。該介電層可以包括單層或多層結(jié)構(gòu)。在至少一個實(shí)施例中，對該介電層進(jìn)行圖案化，從而在第一偽帶狀物308a和第二偽帶狀物308b的相對的側(cè)壁上形成柵極隔離件304。該柵極隔離件304可以由通過CVD工藝沉積的氧化硅、氮化硅或其他適當(dāng)?shù)牟牧闲纬??！?br> 然后，可以在柵極隔離件304、第一偽帶狀物308a、第二偽帶狀物308b以及隔離區(qū)域206上方形成層間介電(ILD)材料。該ILD層材料可以包括通過高縱橫比工藝(HARP)和/或高密度等離子體(HDP)工藝形成的氧化物。在ILD層材料沉積之后，在ILD層材料沉積上實(shí)施化學(xué)機(jī)械拋光(CMP)來暴露出第一偽帶狀物308a和第二偽帶狀物308b。在本實(shí)施例中，在實(shí)施CMP工藝之后所剩余的ILD層材料包括圍繞著位于P-有源區(qū)域204p和隔離區(qū)域206上方的第一偽帶狀物308a的第一部分306_1和第二部分306_2。另外，剩余的ILD材料包括環(huán)繞著位于N-有源區(qū)域204η上方的第二偽帶狀物308b的第二部分306_2和第三部分306_3。因此，位于P-有源區(qū)域204p和隔離區(qū)域206上方的第一偽帶狀物308a與位于N-有源區(qū)域204η上方的第二偽帶狀物308b共同限定出ILD層306。另外，第一偽帶狀物308a包括第一部分308a_l和第二部分308a_2。圖I中的方法100繼續(xù)進(jìn)行步驟106，在其中通過去除第一偽帶狀物308a的第一部分308a_l，在ILD層306中形成在P-有源區(qū)域204p的整個長度上方延伸的第一開口 310a來制造圖3C中的結(jié)構(gòu)。在本實(shí)施例中，將經(jīng)過圖案化的光刻膠層312作為掩模來去除第一偽帶狀物308a的第一部分308a_l，從而在第一偽帶狀物308a中形成了第一開口310a，而第一偽帶狀物308a的第二部分308a_2、第二偽帶狀物308b以及ILD層306被經(jīng)過圖案化的光刻膠層312覆蓋。在本實(shí)施例中，第一開口 310a具有在大約500至IOOOnm的范圍內(nèi)的第一寬度I。在至少一個實(shí)施例中，可以使用干式蝕刻工藝去除第一偽帶狀物308a的第一部分308a_l。在至少一個實(shí)施例中，可以在大約650至800W的源功率、大約100至120W的偏壓功率以及大約60至200mTorr的壓力下使用Cl2、HBr和/或He作為蝕刻氣體來實(shí)行該干式蝕刻工藝。此后可以剝除該經(jīng)過圖案化的光刻膠層312。應(yīng)該注意，用于去除第一偽帶狀物308a的第一部分308a_l的干式蝕刻工藝特別容易同時去除與第一偽帶狀物308a鄰接的ILD層306_1/306_2的頂部。因此，如果在對第一偽帶狀物308a的第一部分308a_l進(jìn)行干式蝕刻之后在ILD層306_1/306_2中產(chǎn)生了凹陷的話，那么在后續(xù)的加工過程中存在于ILD層306_1/306_2中的凹陷可能會變成金屬插頭，由此增大了電短路和/或器件故障的可能性。
在本實(shí)施例中，在去除第一偽帶狀物308a的第一部分308a_l時通過經(jīng)過圖案化的光刻膠層312來覆蓋和保護(hù)ILD層206。與ILD層306_1/306_2鄰接的、第一偽帶狀物308a的剩余的第二部分308a_2可以在下一個步驟108的金屬CMP工藝過程中保護(hù)ILD層206。因此，申請人的制造CMOS半導(dǎo)體器件200的方法可以制造出在ILD層306_1/306_2中幾乎沒有凹陷的柵極結(jié)構(gòu)210，從而在相鄰的晶體管之間實(shí)現(xiàn)理想的隔離并且由此增強(qiáng)了器件性能。圖1中的方法100繼續(xù)進(jìn)行步驟108，在其中通過利用第二金屬成分210s對第一開口 310進(jìn)行填充來制造出圖3D中的結(jié)構(gòu)。在至少一個實(shí)施例中，第二金屬成分210s可以包括P-功函數(shù)金屬。在一些實(shí)施例中，該P(yáng)-功函數(shù)金屬包括TiN、WN、TaN或Ru?？梢酝ㄟ^ALD、CVD或其他適當(dāng)?shù)募夹g(shù)形成該P(yáng)-功函數(shù)金屬。在本實(shí)施例中，首先沉積第二金屬成分210s來基本上充滿第一開口 310p。然后，實(shí)施CMP工藝來去除第二金屬成分210s處在第一開口 310a外面的部分。因此，當(dāng)?shù)竭_(dá)ILD層306時可以停止該CMP工藝，從而提供了基本上平坦的表面。剩余的第二金屬成分210s被稱為P-金屬柵電極210p的主體部分210b。圖1中的方法100繼續(xù)進(jìn)行步驟110，其中，通過去除第一偽帶狀物308a的第二部分308a_2在隔離區(qū)域206上方形成第二開口 310b (標(biāo)記為310b_l和310b_2)以及通過去除第二偽帶狀物308b在ILD層306中形成在N-有源區(qū)域204η的整個長度上方延伸的第三開口 310c來制造出圖3E中的結(jié)構(gòu)。在本實(shí)施例中，將柵極隔離件304、ILD層306以及P-金屬柵電極210p的主體部分210b作為硬掩模來同時去除第一偽帶狀物308a的第二部分308a_2和第二偽帶狀物308b，從而形成ILD層306中的第二和第三開口 310b、310c。在至少一個實(shí)施例中，第二開口 310b具有幾乎與第一開口 310a的第一寬度W1相同的第一寬度％。在另一個實(shí)施例中，第三開口 310c具有在大約10至30nm的范圍內(nèi)的第二寬度W2，該第二寬度小于第一開口 310a的第一寬度I。第一寬度W1與第二寬度W2的比例為大約18至30。在一些實(shí)施例中，可以使用濕式蝕刻工藝/或干式蝕刻工藝去除第二偽帶狀物308b和第一偽帶狀物308b的第二部分308a_2。在至少一個實(shí)施例中，該濕式蝕刻工藝包括暴露在含氫氧化銨的氫氧化物溶液、HF浸液、去離子水、和/或其他適當(dāng)?shù)奈g刻溶液中。在另一個實(shí)施例中，可以在大約650至800W的源功率、大約100至120W的偏壓功率以及大約60至200mTorr的壓力下使用Cl2、HBr以及He作為蝕刻氣體實(shí)施干式蝕刻工藝。圖I中的方法100繼續(xù)進(jìn)行到步驟112，在其中通過利用第一金屬成分210f填充第二和第三開口 310b、310c來制造出圖3F中的結(jié)構(gòu)。在一個實(shí)施例中，第一金屬成分210f可以包括N-功函數(shù)金屬。在一些實(shí)施例中，N-功函數(shù)金屬包括Ti、Ag、Al、TiAl、TiAIN、TaC、TaCN、TaSiN、Mn、或Zr。可以通過ALD、PVD、濺射或其他適當(dāng)?shù)募夹g(shù)形成該N功函數(shù)金屬。在本實(shí)施例中，首先沉積第一金屬成分2IOf來基本上填滿第二和第三開口 310b、310c。然后，實(shí)施CMP工藝來去除第一金屬成分210f位于第二和第三開口 310b、310c外面的部分。因此，當(dāng)?shù)竭_(dá)ILD層306時便可以停止CMP工藝并且由此提供了基本上平坦的表面。在一些實(shí)施例中，在隔離區(qū)域206上方的第二開口 310b中剩余的第一金屬成分2IOf被稱為P-金屬柵電極2IOp的端蓋部分2IOe。在本實(shí)施例中，P-金屬柵電極2IOp的端蓋部分具有與P-金屬柵電極2IOp的主體部分210b相連接的接觸截面。在本實(shí)施例中，P-金屬柵電極2IOp的端蓋部分2IOe與P-金屬柵電極2IOp的主體部分210b結(jié)合在一起并且被稱為P-金屬柵電極210p。在一些實(shí)施例中,第三開口 310c中剩余的第一金屬成分2IOf被稱為N-金屬柵電極210n。P-金屬柵電極2IOp和N-金屬柵電極210η結(jié)合在一起并且被稱為金屬柵極結(jié)構(gòu)210。圖4是根據(jù)本發(fā)明的各個方面的包括金屬柵極結(jié)構(gòu)410的可選的CMOS半導(dǎo)體器件400的俯視圖，其中，除了第一開口 310a進(jìn)一步延伸到隔離區(qū)域306中形成延伸部分以夕卜，使用包括圖3A至圖3F所示的步驟的方法來制造該金屬柵極結(jié)構(gòu)。出于簡便和清楚的目的，圖2和圖4中所示的類似部件的符號相同。在本實(shí)施例中，端蓋部分410e包括第二部分410e_2以及位于第二部分410e_2和主體部分210b之間的第一部分410e_l，其中，該第二部分410e_2包含了第一金屬成分210f。第一部分410e_l的第一長度L1等于或小于第二部分410e_2的第二長度L2。第二長度L2與第一長度L1的比例為從大約I. O至I. 5。在本實(shí)施例中，P-金屬柵電極410p的端蓋部分410e和P-金屬柵電極410p的主體部分210b結(jié)合在一起并且被稱為P-金屬柵電極410p。P-金屬柵電極410p和N-金屬 柵電極210η結(jié)合在一起并且被稱為金屬柵極結(jié)構(gòu)410?？梢岳斫?，CMOS半導(dǎo)體器件200、400可以進(jìn)一步經(jīng)歷CMOS工藝來形成各種部件，諸如，接觸件/通孔、互連金屬層、介電層、鈍化層等。雖然已經(jīng)通過實(shí)例并且根據(jù)優(yōu)選的實(shí)施例對本發(fā)明進(jìn)行了描述，但是可以理解，本發(fā)明并不局限于公開的實(shí)施例。相反地，本發(fā)明可以涵蓋各種更改和類似的布置(對本領(lǐng)域技術(shù)人員而言是顯而易見的)。因此，所附權(quán)利要求的范圍應(yīng)該與最寬泛的解釋一致，從而包括了所有這些更改和相似的布置。
權(quán)利要求
1.一種CMOS半導(dǎo)體器件，包括 襯底，包括環(huán)繞著P-有源區(qū)域和N-有源區(qū)域的隔離區(qū)域； N-金屬柵電極，包括位于所述N-有源區(qū)域上方的第一金屬成分；以及P-金屬柵電極，包括位于所述P-有源區(qū)域上方的主體部分以及位于所述隔離區(qū)域上方的端蓋部分，其中，所述端蓋部分包含所述第一金屬成分，所述主體部分包含與所述第一金屬成分不同的第二金屬成分。
2.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，其中，所述端蓋部分包括第一部分和第二部分，所述第一部分位于所述第二部分和所述主體部分之間，其中，所述第二部分包含所述第一金屬成分，并且 其中，所述第一部分的第一長度等于或小于所述第二部分的第二長度，并且 其中，所述第二長度與所述第一長度的比例為大約I. O至I. 5。
3.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，其中，所述P-金屬柵電極的第一寬度大于所述N-金屬柵電極的第二寬度，并且 其中，所述第一寬度與所述第二寬度的比例為大約18至30。
4.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，其中，所述第一金屬成分包括N-功函數(shù)金屬，并且 其中，所述 N-功函數(shù)金屬包括 Ti、Ag、Al、TiAl、TiAlN, TaC, TaCN, TaSiN, Mn、或 Zr。
5.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，其中，所述第二金屬成分包括P-功函數(shù)金屬，并且 其中，所述P-功函數(shù)金屬包括TiN、WN、TaN、或Ru。
6.一種制造CMOS半導(dǎo)體器件的方法，包括 提供襯底，所述襯底包括環(huán)繞著P-有源區(qū)域和N-有源區(qū)域的隔離區(qū)域； 在所述P-有源區(qū)域和隔離區(qū)域上方形成第一偽帶狀物，并且在層間介電(ILD)層中的所述N-有源區(qū)域上方形成第二偽帶狀物； 去除所述第一偽帶狀物的第一部分，從而在所述ILD層中形成在所述P-有源區(qū)域的整個長度上方延伸的第一開口； 利用第二金屬成分填充所述第一開口； 去除所述第一偽帶狀物的第二部分，從而在所述隔離區(qū)域上方形成具有與所述第一開口相連接的接觸截面的第二開口，并且去除所述第二偽帶狀物，從而在所述ILD層中形成在所述N-有源區(qū)域的整個長度上方延伸的第三開口 ；以及 利用不同于所述第二金屬成分的第一金屬成分填充所述第二開口和第三開口。
7.根據(jù)權(quán)利要求6所述的方法，其中，所述第一開口進(jìn)一步延伸到所述隔離區(qū)域中，從而形成延伸部分，或者 其中，使用原子層沉積(ALD)工藝執(zhí)行所述利用第二金屬成分填充所述第一開口的步驟，或者 其中，使用物理汽相沉積(PVD)工藝執(zhí)行所述利用第一金屬成分填充所述第二開口和第三開口的步驟，或者。
8.根據(jù)權(quán)利要求6所述的方法，其中，所述第一開口的第一寬度大于所述第三開口的第二寬度，并且其中，所述第一寬度與所述第二寬度的比例為大約18至30。
9.根據(jù)權(quán)利要求6所述的方法，其中，所述第一金屬成分包括N-功函數(shù)金屬，并且 其中，所述 N-功函數(shù)金屬包括 Ti、Ag、Al、TiAl、TiAlN, TaC, TaCN, TaSiN, Mn、或 Zr。
10.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其中，所述第二金屬成分包括P-功函數(shù)金屬，并且 其中，所述P-功函數(shù)金屬包括TiN、WN、TaN、或Ru。
全文摘要
CMOS半導(dǎo)體器件的金屬柵極結(jié)構(gòu)及其形成方法。本發(fā)明涉及集成電路制造，并且更具體地來說，涉及金屬柵極結(jié)構(gòu)。一種CMOS半導(dǎo)體器件的示例性結(jié)構(gòu)包括襯底、N-金屬柵電極以及P-金屬柵電極。該襯底包括包圍著P-有源區(qū)域和N-有源區(qū)域的隔離區(qū)域。該N-金屬的柵電極包括位于N-有源區(qū)域上方的第一金屬成分。該P(yáng)-金屬柵電極包括位于P-有源區(qū)域上方的體部分以及位于隔離區(qū)域上方的端蓋部分。該端蓋部分包含第一金屬成分，而該體部分含括與第一金屬成分不同的第二金屬成分。本發(fā)明還提供了一種CMOS半導(dǎo)體器件的金屬柵極結(jié)構(gòu)及其形成方法。
文檔編號H01L21/8238GK102891145SQ20111036363
公開日2013年1月23日 申請日期2011年11月16日 優(yōu)先權(quán)日2011年7月22日
發(fā)明者朱鳴, 楊寶如, 莊學(xué)理 申請人:臺灣積體電路制造股份有限公司