專利名稱：一種半導(dǎo)體結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造技術(shù)，尤其涉及一種半導(dǎo)體結(jié)構(gòu)及其制造方法。
背景技術(shù)：
金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(Metal-Oxide-SemiconductorField-EffectTransistor, M0SFET)是一種可以廣泛應(yīng)用在數(shù)字電路和模擬電路中的晶體管。當(dāng)MOSFET的柵介質(zhì)層由高K介質(zhì)材料構(gòu)成時(shí)，可以有效地減小柵極漏電流，但是在最初形成高K柵介質(zhì)層時(shí)，高K柵介質(zhì)層的分子結(jié)構(gòu)可能會(huì)稍有缺陷。為了修復(fù)該缺陷，需要在較高的溫度(6000C -SOO0C )下對(duì)其進(jìn)行退火。此外，對(duì)高K柵介質(zhì)層進(jìn)行退火還可以提高晶體管的可靠性。在替代柵工藝中，沉積高K柵介質(zhì)層通常在去除偽柵之后進(jìn)行，例如已經(jīng)沉積了層間介質(zhì)層之后。如果此時(shí)已經(jīng)形成源漏區(qū)的金屬硅化物，由于對(duì)高K介質(zhì)層進(jìn)行退火需要高溫，則金屬硅化物層在高溫下結(jié)構(gòu)會(huì)發(fā)生變化，從而導(dǎo)致金屬硅化物層電阻率的增加，進(jìn)而降低晶體管的性能。在現(xiàn)有技術(shù)美國(guó)專利申請(qǐng)US2007/0141798A1中提出一種在替代柵工藝中可以對(duì)高K柵介質(zhì)層進(jìn)行退火但又不破壞金屬硅化物層的方法，該方法步驟如下:在襯底上形成具有犧牲柵極的晶體管；在襯底上沉積第一層間介質(zhì)層；移除所述犧牲柵極形成柵溝槽；在所述柵溝槽中沉積形成高K介電層；對(duì)所述高K介電層進(jìn)行退火；在所述柵溝槽中沉積金屬層；在所述第一層間介質(zhì)層和所述晶體管上沉積第二層間介質(zhì)層；刻蝕所述第一層間介質(zhì)層和所述第二層間介質(zhì)層至源極和漏極分別形成第一接觸溝槽和第二接觸溝槽；在所述第一接觸溝槽和所述第二接觸溝槽中沉積第二金屬層；對(duì)所述第二金屬層進(jìn)行退火，在所述源極和漏極形成金屬硅化物層；以及沉積第三金屬層填充所述第一接觸溝槽和所述第二接觸溝槽。由于在對(duì)高K介質(zhì)層進(jìn)行退火后形成接觸層(如金屬硅化物層)，所以避免了金屬硅化物層在高溫下被破壞。但是，上述方法雖然能在對(duì)高K柵介質(zhì)層進(jìn)行退火時(shí)不破壞金屬硅化物層，但是該方法的限制是只能在接觸溝槽與源/漏區(qū)之間形成金屬硅化物層，在源/漏區(qū)表面覆蓋金屬硅化物的區(qū)域面積有限，由此不能充分地降低該晶體管的金屬硅化物層的接觸電阻。因此，如何降低接觸層(如金屬硅化物層)的接觸電阻，就成了亟待解決的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明的目的之一是提供一種半導(dǎo)體結(jié)構(gòu)及其制造方法，利于減小源/漏區(qū)接觸層(如金屬硅化物層)的接觸電阻。根據(jù)本發(fā)明的一個(gè)方面，提供一種半導(dǎo)體結(jié)構(gòu)的制造方法，該方法包括以下步驟:a)提供襯底；b)在所述襯底上形成偽柵堆疊、附著于所述偽柵堆疊側(cè)壁的側(cè)墻、以及位于所述偽柵堆疊兩側(cè)的源/漏區(qū)，其中所述偽柵堆疊至少包括第一柵極介質(zhì)層和偽柵極；c)在所述源/漏區(qū)表面形成與所述源/漏區(qū)同型摻雜的非晶硅層；d)形成覆蓋所述摻雜非晶硅層以及偽柵堆疊的層間介質(zhì)層；e)去除所述層間介質(zhì)層的一部分以暴露所述偽柵堆疊；f)去除所述偽柵堆疊以形成開口，在所述開口內(nèi)填充第二柵介質(zhì)層和所述第一導(dǎo)電材料，或者去除所述偽柵堆疊在第一柵極介質(zhì)層以上的部分以形成開口，在所述開口內(nèi)填充所述第一導(dǎo)電材料，以形成柵堆疊結(jié)構(gòu)；g)形成貫穿層間介質(zhì)層和所述非晶硅層的接觸孔，所述接觸孔至少部分暴露所述源/漏區(qū)；h)在所述源/漏區(qū)的暴露區(qū)域和接觸孔在非晶硅層中的側(cè)壁表面形成接觸層；i)在所述接觸孔中填充第二導(dǎo)電材料，形成接觸塞。本發(fā)明另一方面還提出一種半導(dǎo)體結(jié)構(gòu)，該半導(dǎo)體結(jié)構(gòu)包括:襯底；形成于所述襯底之上的柵堆疊結(jié)構(gòu)；形成于所述襯底之中，且位于所述柵堆疊結(jié)構(gòu)兩側(cè)的源/漏區(qū)；覆蓋所述源/漏區(qū)的非晶硅層；覆蓋所述非晶硅層和所述柵堆疊結(jié)構(gòu)的層間介質(zhì)層；以及貫穿層間介質(zhì)層以及所述非晶硅層并與所述源/漏區(qū)電連接的，由第二導(dǎo)電材料構(gòu)成的接觸塞，其中:在所述接觸塞與所述源/漏區(qū)以及所述非晶硅層之間存在接觸層。本發(fā)明在源/漏區(qū)和非晶硅層表面形成接觸層，接觸層的金屬硅化物不需要經(jīng)受對(duì)高K柵介質(zhì)層的高溫處理，所以生成時(shí)可以控制其厚度比需要經(jīng)受高溫處理時(shí)的高，從而降低了源/漏區(qū)金屬硅化物層的接觸電阻；同時(shí)可增加在源/漏區(qū)表面覆蓋接觸層的面積，也利于減小源/漏區(qū)接觸電阻。同時(shí)由于非晶硅層的存在，使得源/漏區(qū)與接觸層的接觸面積增大，可以進(jìn)一步降低接觸電阻。與現(xiàn)有技術(shù)相比，有明顯的進(jìn)步和提高。


通過(guò)閱讀參照以下附圖所作的對(duì)非限制性實(shí)施例所作的詳細(xì)描述，本發(fā)明的其它特征、目的和優(yōu)點(diǎn)將會(huì)變得更明顯:圖1為根據(jù)本發(fā)明的半導(dǎo)體結(jié)構(gòu)制造方法的流程圖；圖2至圖13為根據(jù)本發(fā)明的一個(gè)優(yōu)選實(shí)施例按照?qǐng)D1所示流程制造半導(dǎo)體結(jié)構(gòu)的各個(gè)階段的剖面示意圖。附圖中相同或相似的附圖標(biāo)記代表相同或相似的部件。
具體實(shí)施例方式下面詳細(xì)描述本發(fā)明的實(shí)施例，所述實(shí)施例的示例在附圖中示出。下面通過(guò)參考附圖描述的實(shí)施例是示例性的，僅用于解釋本發(fā)明，而不能解釋為對(duì)本發(fā)明的限制。下文的公開提供了許多不同的實(shí)施例或例子用來(lái)實(shí)現(xiàn)本發(fā)明的不同結(jié)構(gòu)。為了簡(jiǎn)化本發(fā)明的公開，下文中對(duì)特定例子的部件和設(shè)置進(jìn)行描述。當(dāng)然，它們僅僅為示例，并且目的不在于限制本發(fā)明。此外，本發(fā)明可以在不同例子中重復(fù)參考數(shù)字和/或字母。這種重復(fù)是為了簡(jiǎn)化和清楚的目的，其本身不指示所討論各種實(shí)施例和/或設(shè)置之間的關(guān)系。此夕卜，本發(fā)明提供了各種特定的工藝和材料的例子，但是本領(lǐng)域技術(shù)人員可以意識(shí)到其他工藝的可應(yīng)用性和/或其他材料的使用。應(yīng)當(dāng)注意，在附圖中所圖示的部件不一定按比例繪制。本發(fā)明省略了對(duì)公知組件和處理技術(shù)及工藝的描述以避免不必要地限制本發(fā)明。下面，將結(jié)合圖2至圖13對(duì)圖1中形成半導(dǎo)體結(jié)構(gòu)的方法進(jìn)行具體地描述。參考圖1和圖2，在步驟SlOl中，提供襯底100。在本實(shí)施例中，襯底100包括硅襯底(例如硅晶片)。根據(jù)現(xiàn)有技術(shù)公知的設(shè)計(jì)要求(例如P型襯底或者N型襯底)，襯底100可以包括各種摻雜配置。其他實(shí)施例中襯底100還可以包括其他基本半導(dǎo)體，例如鍺?；蛘?，襯底100可以包括化合物半導(dǎo)體(如II1-V族材料)，例如碳化硅、砷化鎵、砷化銦。典型地，襯底100可以具有但不限于約幾百微米的厚度，例如可以在400um-800um的厚度范圍內(nèi)。特別地，可以在襯底100中形成隔離區(qū)，例如淺溝槽隔離(STI)結(jié)構(gòu)120，以便電隔離相鄰的場(chǎng)效應(yīng)晶體管器件。參考圖1和圖2，在步驟S102中，在襯底100上形成偽柵堆疊、在所述偽柵堆疊側(cè)壁形成側(cè)墻240、以及位于所述偽柵堆疊兩側(cè)的源/漏區(qū)110，其中所述偽柵堆疊包括第一柵介質(zhì)層210、偽柵極220和覆蓋層230。在本實(shí)施例中，在形成偽柵堆疊時(shí)，首先在襯底100上形成第一柵介質(zhì)層210，在本實(shí)施例中，所述第一柵介質(zhì)層210的材料可以是氧化硅、氮化硅或其組合形成，在其他實(shí)施例中，也可以是高 K 介質(zhì)，例如，HfO2, HfSiO, HfSiON, HfTaO, HfTiO, HfZrO, A1203、La203、ZrO2, LaAlO中的一種或其組合，其厚度可以為2_10nm。而后，在所述第一柵介質(zhì)層210上通過(guò)沉積例如Poly-S1、Poly_SiGe、非晶硅，和/或，摻雜或未摻雜的氧化硅及氮化硅、氮氧化娃、碳化娃，甚至金屬形成偽柵極220,其厚度可以為10-80nm。最后,在偽柵極220上形成覆蓋層230，例如通過(guò)沉積氮化硅、氧化硅、氮氧化硅、碳化硅及其組合形成，用以保護(hù)偽柵極220的頂部區(qū)域，防止偽柵極220的頂部區(qū)域在后續(xù)形成接觸層的工藝中與沉積的金屬層發(fā)生反應(yīng)。在其他實(shí)施例中，也可以不形成覆蓋層230。通過(guò)光刻工藝構(gòu)圖，并利用刻蝕工藝刻蝕上述沉積的多層結(jié)構(gòu)后，形成偽柵堆疊。在另一個(gè)實(shí)施例中，偽柵堆疊也可以沒(méi)有第一柵介質(zhì)層210，而是在后續(xù)的替代柵工藝中除去偽柵堆疊后形成柵介質(zhì)層。形成所述偽柵堆疊后，在所述偽柵堆疊的側(cè)壁上形成側(cè)墻240，用于將柵極隔離。側(cè)墻240可以由氮化硅、氧化硅、氮氧化硅、碳化硅及其組合，和/或其他合適的材料形成。側(cè)墻240可以具有多層結(jié)構(gòu)，且對(duì)于相鄰的兩層，其材料可以不同。側(cè)墻240可以通過(guò)包括沉積刻蝕工藝形成，其厚度范圍可以是IOnm-1OOnmJn 30nm、50nm或80nm。源/漏區(qū)110位于偽柵堆疊兩側(cè)，可以通過(guò)向襯底100中注入P型或N型摻雜物或雜質(zhì)而形成，例如，對(duì)于PMOS來(lái)說(shuō)，源/漏區(qū)110可以是P型摻雜的SiGe ;對(duì)于NMOS來(lái)說(shuō)，源/漏區(qū)110可以是N型摻雜的Si。源/漏區(qū)110可以由包括光刻、離子注入、擴(kuò)散和/或其他合適工藝的方法形成，利用通常的半導(dǎo)體加工工藝和步驟，對(duì)所述半導(dǎo)體結(jié)構(gòu)進(jìn)行退火，以激活源/漏區(qū)110中的摻雜，退火可以采用包括快速退火、尖峰退火等其他合適的方法形成。在本實(shí)施例中，源/漏區(qū)110在襯底100內(nèi)部，在其他一些實(shí)施例中，源/漏區(qū)110可以是通過(guò)選擇性外延生長(zhǎng)所形成的提升的源漏極結(jié)構(gòu)，其外延部分的頂部高于偽柵堆疊底部(本說(shuō)明書中所指的偽柵堆疊底部意指?jìng)螙哦询B與襯底100的交界面)。 參考圖1、圖3和圖4，在步驟S103中，在所述源/漏區(qū)110表面形成與所述源/漏區(qū)同型摻雜的非晶硅層251。具體地，如圖3所示，首先沉積一層非晶硅層250均勻覆蓋所述襯底100表面，如圖所示覆蓋了偽柵堆疊、側(cè)墻240以及源/漏區(qū)110。非晶硅層250可以通過(guò)化學(xué)氣相沉積(Chemical vapor deposition, CVD)、等離子體增強(qiáng)CVD、高密度等離子體CVD、ALD (原子層淀積)、等離子體增強(qiáng)原子層淀積(PEALD)、脈沖激光沉積(PLD)或其他合適的方法形成。非晶硅層250的厚度可以是幾納米到幾十納米。之后對(duì)非晶硅層250進(jìn)行摻雜，如果源/漏區(qū)是P型摻雜，那么非晶硅層250也進(jìn)行P型摻雜，如果源/漏區(qū)是N型摻雜，那么非晶硅層250也進(jìn)行N型摻雜，保持非晶硅層250與源/漏區(qū)摻雜類型的一致。最后在非晶硅層250上覆蓋光刻膠，光刻構(gòu)圖后刻蝕去除源/漏區(qū)110上方以外的非晶硅層250，得到如圖4所示的僅存在于源/漏區(qū)110上方的摻雜非晶硅層251。需強(qiáng)調(diào)的是，此時(shí)，在覆蓋非晶硅層250之前，還可以去除至少部分所述側(cè)墻240。如圖13所示，在后續(xù)步驟中制作接觸塞時(shí)，可以增大接觸孔的可選擇范圍。接觸孔越大，源/漏區(qū)與接觸層111的接觸面積就越大，相應(yīng)可以減小源/漏區(qū)與接觸層111的接觸電阻。參考圖1和圖4，在步驟S104中，形成覆蓋所述摻雜非晶硅層(251)以及偽柵堆疊的層間介質(zhì)層300。所述層間介質(zhì)層300可以通過(guò)化學(xué)氣相沉淀(CVD)、等離子體增強(qiáng)CVD、高密度等離子體CVD、旋涂和/或其他合適的工藝等方法形成。所述層間介質(zhì)層300的材料可以包括氧化硅(USG)、摻雜的氧化硅(如氟硅玻璃、硼硅玻璃、磷硅玻璃、硼磷硅玻璃)、低k電介質(zhì)材料(如黑鉆石、coral等)中的一種或其組合。所述層間介質(zhì)層300的厚度范圍可以是40nm-150nm,如80nm、IOOnm或120nm,且可以具有多層結(jié)構(gòu)(相鄰兩層間，材料可以不同)。參考圖1和圖5，在步驟S105中，去除所述層間介質(zhì)層300的一部分以暴露所述偽
柵堆疊。在本實(shí)施例中，執(zhí)行替代柵工藝。參考圖5，對(duì)層間介質(zhì)層300和偽柵堆疊進(jìn)行平坦化處理以暴露偽柵極220的上表面。例如，可以通過(guò)化學(xué)機(jī)械拋光(CMP)的方法去除層間介質(zhì)層300，并使偽柵極220和層間介質(zhì)層300的上表面齊平(本文件內(nèi)，術(shù)語(yǔ)“齊平”意指兩者之間的高度差在工藝誤差允許的范圍內(nèi))。參考圖1，圖6至圖9，在步驟S106中，去除所述偽柵堆疊以形成開口 260，在所述開口 260內(nèi)填充第二柵介質(zhì)層和所述第一導(dǎo)電材料，或者去除所述偽柵堆疊在第一柵極介質(zhì)層以上的部分以形成開口，在所述開口內(nèi)填充所述第一導(dǎo)電材料，以形成柵堆疊結(jié)構(gòu)。在本實(shí)施例中，一并去除偽柵極220和第一柵介質(zhì)層210，暴露柵襯底100以形成開口 260，參考圖6(b)?？梢允褂脻穹涛g和/或干法刻蝕的方式去除偽柵極220和第一柵介質(zhì)層210。濕法刻蝕工藝包括四甲基氫氧化銨(TMAH)、氫氧化鉀(KOH)或者其他合適刻蝕的溶液；干法刻蝕工藝包括六氟化硫(SF6)、溴化氫(HBr)、碘化氫(HI)、氯、氬、氦、甲烷(及氯代甲烷)、乙炔、乙烯等碳的氫化物及其組合，和/或其他合適的材料。沉積柵介質(zhì)層270，覆蓋開口 260的底部以及側(cè)墻240的內(nèi)壁，參考圖7。所述柵介質(zhì)層 270 的材料可以是高 K 介質(zhì)，例如，Hf02、HfSiO、HfSiON、HfTaO, HfTiO、HfZrO、A1203、La203> Zr02>LaA10中的一種或其組合,其厚度可以為2nm-10nm,如5nm或8nm。所述柵介質(zhì)層270可以通過(guò)CVD或者原子層沉積(ALD)的工藝來(lái)形成。所述柵介質(zhì)層270還可以具有多層結(jié)構(gòu)，包括具有上述材料的兩個(gè)以上的層。形成所述柵介質(zhì)層270后，進(jìn)一步進(jìn)行退火，以提高半導(dǎo)體結(jié)構(gòu)的性能，退火的溫度范圍為600°C至800°C。退火后，在所述柵介質(zhì)層270上通過(guò)沉積第一導(dǎo)電材料的方式形成金屬柵極280，參考圖8。對(duì)于NM0S，所述第一導(dǎo)電材料可以是TaC、TiN, TaTbN, TaErN,TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTax中的一種或其組合，對(duì)于PM0S，所述第一導(dǎo)電材料可以是 MoNx，TiSiN, TiCN, TaAlC, TiAlN, TaN, PtSix, Ni3Si, Pt, Ru, Ir, Mo, HfRu，RuOx ;其厚度可以為10nm-80nm，如30nm或50nm。其中，金屬柵極280也可以具有多層結(jié)構(gòu)，包括具有上述材料的兩個(gè)以上的層。在其他實(shí)施例中，當(dāng)所述第一柵介質(zhì)層210的材料為高K介質(zhì)時(shí)，例如，HfO2,HfSiO, Hf SiON、HfTaO, HfTiO, HfZrO, A1203、La203、ZrO2, LaAlO 中的一種或其組合，也可以只去除所述偽柵極220以形成開口 260，參考圖6 (a)。接著，對(duì)所述第一柵介質(zhì)層210進(jìn)行高溫退火，以修整在形成第一導(dǎo)電材料之前已形成的結(jié)構(gòu)，然后再形成金屬柵極280，其中，高溫退火與形成金屬柵極的工藝與上述形成所述柵介質(zhì)層270后所執(zhí)行的工藝相同，在此不再贅述。最后，執(zhí)行CMP平坦化處理，使所述金屬柵極280與層間介質(zhì)層300的上表面齊平，形成柵堆疊結(jié)構(gòu)，參考圖9。參考圖1和圖11，在步驟S107中，形成貫穿層間介質(zhì)層300和所述非晶硅層251的接觸孔310，所述接觸孔310至少部分暴露所述源/漏區(qū)110 ;在本實(shí)施例中，先刻蝕層間介質(zhì)層300，再蝕刻摻雜非晶硅層251，直至暴露源/漏區(qū)110，形成接觸孔310。刻蝕之前先在層間介質(zhì)層300和金屬柵極280上覆蓋一層光刻膠層，對(duì)所述光刻膠層進(jìn)行曝光構(gòu)圖，形成小孔，對(duì)應(yīng)要形成接觸孔310的位置。在本實(shí)施例中，使用刻蝕的方法對(duì)層間介質(zhì)層300和摻雜非晶硅層251分別進(jìn)行刻蝕并停止于源/漏區(qū)110與摻雜非晶硅層251的接觸面上，以形成接觸孔310。其中可以使用不同的刻蝕工藝和/或不同的刻蝕劑來(lái)刻蝕層間介質(zhì)層300和摻雜非晶硅層251。例如，在非晶硅層較薄的情況下，可以使用干法刻蝕層間介質(zhì)層300并使用濕法刻蝕摻雜非晶硅層251。光刻膠層的材料可以是烯類單體材料、含有疊氮醌類化合物的材料或聚乙烯月桂酸酯材料，當(dāng)然也可以根據(jù)具體的制造需要選擇合適的材料?？涛g后形成的接觸孔310可以具有上大下小的錐形結(jié)構(gòu)。在本發(fā)明的實(shí)施例中，可以對(duì)刻蝕的深度進(jìn)行控制。具體地，在刻蝕摻雜非晶硅層251時(shí)，可以減少或者加大刻蝕時(shí)間；減少刻蝕時(shí)間使得接觸孔310的底部?jī)H僅到達(dá)非晶硅層內(nèi)部，加大刻蝕時(shí)間使得接觸孔310的底部進(jìn)入所述源/漏區(qū)的內(nèi)部，從而進(jìn)一步增大了源/漏區(qū)的暴露面積，使得后續(xù)操作能夠進(jìn)一步減小源/漏區(qū)與金屬硅化物層之間的接觸電阻。可選地，在形成接觸孔310之前，在層間介質(zhì)層300和金屬柵極280上沉積頂層400，參考圖10。所述頂層400的材料可以是氮化硅、氧化物或其組合，通過(guò)CVD、等離子體增強(qiáng)CVD、高密度等離子體CVD、旋涂或其他合適的方法形成在層間介質(zhì)層300和金屬柵極280之上。在該半導(dǎo)體結(jié)構(gòu)形成的后續(xù)過(guò)程中，頂層400可以用來(lái)保護(hù)金屬柵極280不受到破壞。此時(shí)，所述頂層材料與所述層間介質(zhì)層材料需不同。例如，在后續(xù)工序中，向接觸孔310內(nèi)沉積金屬層形成金屬硅化物層后，通過(guò)選擇性刻蝕去除未反應(yīng)的金屬層時(shí)，頂層400可以有效地防止金屬柵極280被刻蝕。
在本發(fā)明的實(shí)施例中，如果沉積了頂層400，則形成接觸孔310的刻蝕需要進(jìn)行相應(yīng)調(diào)整，例如，用不同的刻蝕氣體刻蝕頂層400和層間介質(zhì)層310。參考圖1和圖12，在步驟S108中，在所述源/漏區(qū)110的暴露區(qū)域和接觸孔310在非晶硅層251中的側(cè)壁表面形成接觸層111?？梢酝ㄟ^(guò)金屬濺鍍方式或化學(xué)氣相沉積法，在接觸孔310的底部形成金屬層。在本實(shí)施例中，所述金屬層的材料可以是Ni或者NiPt，厚度例如在IOnm至25nm之間，經(jīng)過(guò)退火與硅發(fā)生反應(yīng)后所形成的所述金屬硅化物層111為NiSi或者Ni(Pt) Si2_y。在其他實(shí)施例中，可以采用其他可行的金屬作為金屬層。然后，對(duì)該半導(dǎo)體結(jié)構(gòu)進(jìn)行退火，退火可以采用包括快速退火、尖峰退火等其他合適的方法實(shí)施，使沉積的金屬層的與源/漏區(qū)110的暴露區(qū)域和接觸孔310在非晶硅層251中的側(cè)壁表面相接觸的部分與硅反應(yīng)形成金屬硅化物層111。如圖12所示，在所述源/漏區(qū)110的暴露區(qū)域以及接觸孔310在非晶硅層251中的側(cè)壁表面形成了所述金屬硅化物層111。不同的金屬層厚度和材料，在不同溫度下形成的金屬硅化物層111在電阻率的表現(xiàn)上截然不同，通過(guò)分析這種關(guān)系，確定出金屬層的厚度以及生成的金屬硅化物層的厚度，以保證電阻率處于相對(duì)較小的水平上。參考圖1和圖13，最后，執(zhí)行步驟S109，在所述接觸孔310中填充接觸金屬(文中也稱為“第二導(dǎo)電材料”)，形成接觸塞320。所述接觸金屬可以是W、TiAl, Al等金屬或合金?？蛇x地，在向所述接觸孔310中填充接觸金屬之前，可以通過(guò)ALD、CVD、PVD等沉積工藝先在接觸孔310整個(gè)內(nèi)壁和底部沉積一層襯層(未示出)，所述襯層的材料可以是T1、TiN、Ta、TaN或其組合,其厚度的范圍是5nm-20nm,如IOnm或15nm。填充接觸金屬后,對(duì)所述接觸金屬進(jìn)行CMP平坦化處理，使接觸金屬的上表面與層間介質(zhì)層300的上表面齊平。隨后按照常規(guī)半導(dǎo)體制造工藝的步驟完成該半導(dǎo)體器件的制造。在上述步驟完成后，在所述半導(dǎo)體結(jié)構(gòu)中，形成的金屬硅化物不需要經(jīng)受對(duì)高K柵介質(zhì)層的高溫處理，生成時(shí)可以控制其厚度，降低了源/漏區(qū)與金屬硅化物層之間的接觸電阻。除此之外，由于非晶硅層的存在，使得所形成的接觸層111的面積增大(不僅存在于源/漏區(qū)Iio的暴露區(qū)域上，而且存在于接觸孔310在非晶硅層251中的側(cè)壁表面上)，所以本發(fā)明提供的半導(dǎo)體結(jié)構(gòu)的制造方法，可以有效地減小源/漏區(qū)與接觸塞之間的接觸電阻，利于提高半導(dǎo)體器件的性能。為了更清楚地理解根據(jù)上述半導(dǎo)體結(jié)構(gòu)的制造方法所形成的半導(dǎo)體結(jié)構(gòu)，下面根據(jù)圖13對(duì)所述半導(dǎo)體結(jié)構(gòu)進(jìn)行說(shuō)明。參考圖13，圖13為完成圖1中所示的步驟后最終形成的半導(dǎo)體結(jié)構(gòu)的剖面圖。在本實(shí)施例中，所述半導(dǎo)體結(jié)構(gòu)包括:襯底(100);形成于所述襯底(100)之上的柵堆疊結(jié)構(gòu)；形成于所述襯底(100)之中，且位于所述柵堆疊結(jié)構(gòu)兩側(cè)的源/漏區(qū)(110);覆蓋所述源/漏區(qū)(Iio)的非晶硅層(251);覆蓋所述非晶硅層(251)和所述柵堆疊結(jié)構(gòu)的層間介質(zhì)層(300);以及貫穿層間介質(zhì)層(300)以及所述非晶硅層(251)并與所述源/漏區(qū)(110)電連接的，由第二導(dǎo)電材料構(gòu)成的接觸塞(320)。其中在所述接觸塞(320)與所述源/漏區(qū)
(110)以及所述非晶硅層(251)之間存在接觸層(111)。所述接觸層111由金屬硅化物組成，包括NiSi或者Ni (Pt) Si2_y中的一種，其厚度的范圍可以在15nm_35nm之間。在又一個(gè)實(shí)施例中，接觸塞320的底部延伸至源/漏區(qū)內(nèi)，從而進(jìn)一步增大金屬硅化物層ill的面積，減小源/漏區(qū)與金屬硅化物層之間的接觸電阻。其中，對(duì)半導(dǎo)體結(jié)構(gòu)各實(shí)施例中各部分的結(jié)構(gòu)組成、材料及形成方法等均可與前述半導(dǎo)體結(jié)構(gòu)形成的方法實(shí)施例中描述的相同，不在贅述。雖然關(guān)于示例實(shí)施例及其優(yōu)點(diǎn)已經(jīng)詳細(xì)說(shuō)明，應(yīng)當(dāng)理解在不脫離本發(fā)明的精神和所附權(quán)利要求限定的保護(hù)范圍的情況下，可以對(duì)這些實(shí)施例進(jìn)行各種變化、替換和修改。對(duì)于其他例子，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)容易理解在保持本發(fā)明保護(hù)范圍內(nèi)的同時(shí)，工藝步驟的次序可以變化。此外，本發(fā)明的應(yīng)用范圍不局限于說(shuō)明書中描述的特定實(shí)施例的工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法及步驟。從本發(fā)明的公開內(nèi)容，作為本領(lǐng)域的普通技術(shù)人員將容易地理解，對(duì)于目前已存在或者以后即將開發(fā)出的工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法或步驟，其中它們執(zhí)行與本發(fā)明描述的對(duì)應(yīng)實(shí)施例大體相同的功能或者獲得大體相同的結(jié)果，依照本發(fā)明可以對(duì)它們進(jìn)行應(yīng)用。因此，本發(fā)明所附權(quán)利要求旨在將這些工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法或步驟包含在其保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體結(jié)構(gòu)的制造方法，該方法包括以下步驟: a)提供襯底(100)； b)在所述襯底(100)上形成偽柵堆疊、附著于所述偽柵堆疊側(cè)壁的側(cè)墻(240)、以及位于所述偽柵堆疊兩側(cè)的源/漏區(qū)(110)，其中所述偽柵堆疊至少包括第一柵極介質(zhì)層和偽柵極(220)； c)在所述源/漏區(qū)(110)表面形成與所述源/漏區(qū)同型摻雜的非晶硅層(251)； d)形成覆蓋所述摻雜非晶硅層(251)以及偽柵堆疊的層間介質(zhì)層(300)； e)去除所述層間介質(zhì)層(300)的一部分以暴露所述偽柵堆疊； f)去除所述偽柵堆疊以形成開口，在所述開口(260)內(nèi)填充第二柵介質(zhì)層和所述第一導(dǎo)電材料(280)，以形成柵堆疊結(jié)構(gòu)，或者去除所述偽柵堆疊在第一柵極介質(zhì)層以上的部分以形成開口，在所述開口(260)內(nèi)填充所述第一導(dǎo)電材料(280)，以形成柵堆疊結(jié)構(gòu)； g)形成貫穿層間介質(zhì)層(300)和所述非晶硅層(251)的接觸孔(310)，所述接觸孔(310)至少部分暴露所述源/漏區(qū)(110)； h)在所述源/漏區(qū)(110)的暴露區(qū)域和接觸孔(310)在非晶硅層(251)中的側(cè)壁表面形成接觸層(111); i)在所述接觸孔中填充第二導(dǎo)電材料，形成接觸塞(320)。
2.根據(jù)權(quán)利要求1所述的方法，其中: 在所述步驟c)中，形成 所述摻雜非晶硅層(251)的步驟包括， 形成非晶硅層(250)，覆蓋偽柵堆疊、附著于所述偽柵堆疊側(cè)壁的側(cè)墻(240)、以及位于所述偽柵堆疊兩側(cè)的源/漏區(qū)(110)； 對(duì)所述非晶硅層(250)進(jìn)行摻雜，其摻雜類型與源/漏區(qū)的相同； 對(duì)所述非晶硅層(250)進(jìn)行構(gòu)圖，保留源/漏區(qū)上方的非晶硅層，去除其余部分的非晶娃層，形成所述摻雜非晶娃層(251)。
3.根據(jù)權(quán)利要求1所述的方法，其中，在所述步驟f)和所述步驟g)之間還執(zhí)行: j)形成覆蓋所述柵堆疊結(jié)構(gòu)和所述層間介質(zhì)層(301)的頂層(400)，所述頂層(400)材料與所述層間介質(zhì)層(301)材料不同。
4.根據(jù)權(quán)利要求1所述的方法，其中，所述接觸層(111)包括NiSi或者Ni(Pt)Si2_y中的一種。
5.根據(jù)權(quán)利要求1所述的方法，其中，所述步驟h)包括: 形成覆蓋所述源/漏區(qū)(110)的暴露區(qū)域和接觸孔(310)的側(cè)壁的金屬層； 執(zhí)行第一退火操作，使所述金屬層與所述源/漏區(qū)(110)的暴露區(qū)域和接觸孔(310)在非晶硅層(251)中的側(cè)壁表面反應(yīng)，形成接觸層(111)； 去除未反應(yīng)的所述金屬層。
6.根據(jù)權(quán)利要求5所述的方法，其中: 所述金屬層的材料包括Ni或者NiPt中的一種。
7.根據(jù)權(quán)利要求5所述的方法，其中: 如果所述金屬層的材料為NiPt，則NiPt中Pt的含量小于5%。
8.根據(jù)權(quán)利要求5或6所述的方法，其中: 所述金屬層的厚度在IOnm至25nm的范圍內(nèi)。
9.根據(jù)權(quán)利要求5或6所述的方法，其中: 所述退火溫度在500°C 600°C之間。
10.根據(jù)權(quán)利要求5所述的方法，其中所述接觸層(111)的厚度在15nm至35nm的范圍內(nèi)。
11.根據(jù)權(quán)利要求1所述的方法，其中，在所述步驟f)中，在填充所述第一導(dǎo)電材料(280)之前還包括: 進(jìn)行第二退火操作，以修整在填 充第一導(dǎo)電材料之前已形成的結(jié)構(gòu)。
12.—種半導(dǎo)體結(jié)構(gòu)，該半導(dǎo)體結(jié)構(gòu)包括: 襯底(100)； 形成于所述襯底(100)之上的柵堆疊結(jié)構(gòu)； 形成于所述襯底(100)之中，且位于所述柵堆疊結(jié)構(gòu)兩側(cè)的源/漏區(qū)(110)； 覆蓋所述源/漏區(qū)(110)的摻雜非晶硅層(251)； 覆蓋所述摻雜非晶硅層(251)和所述柵堆疊結(jié)構(gòu)的層間介質(zhì)層(300);以及貫穿層間介質(zhì)層(300)以及所述非晶硅層(251)并與所述源/漏區(qū)(110)電連接的，由第二導(dǎo)電材料構(gòu)成的接觸塞(320)，其中: 在所述接觸塞(320)與所述源/漏區(qū)(110)以及所述非晶硅層(251)之間存在接觸層(111)。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體結(jié)構(gòu)，其中: 所述接觸層(111)包括NiSi或者Ni(Pt) Si2_y中的一種。
14.根據(jù)權(quán)利要求12所述的半導(dǎo)體結(jié)構(gòu)，其中: 所述接觸層(111)的厚度在15nm至35nm的范圍內(nèi)。
15.根據(jù)權(quán)利要求12所述的半導(dǎo)體結(jié)構(gòu)，其中: 所述接觸塞(320)延伸至所述源/漏區(qū)(110)內(nèi)部。
全文摘要
本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)的制造方法和相應(yīng)的半導(dǎo)體器件。在替代柵工藝中通過(guò)在源漏區(qū)上方形成摻雜多晶硅層，形成貫穿層間介質(zhì)層(300)和所述非晶硅層(251)的接觸孔(310)，所述接觸孔(310)至少部分暴露所述源/漏區(qū)(110)，并在所述源/漏區(qū)的暴露區(qū)域和接觸孔在非晶硅層中的側(cè)壁表面形成接觸層，降低了所述源/漏區(qū)的接觸電阻。由于接觸層在對(duì)高K介質(zhì)層進(jìn)行退火后形成，所以避免了金屬硅化物層在高溫下被破壞。
文檔編號(hào)H01L29/45GK103107091SQ201110362350
公開日2013年5月15日 申請(qǐng)日期2011年11月15日 優(yōu)先權(quán)日2011年11月15日
發(fā)明者尹海洲, 蔣葳, 許高博 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所