專利名稱：非平面晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種非平面晶體管的制作方法，特別是涉及一種具有摻質(zhì)區(qū)的鰭狀結(jié)構(gòu)的非平面電極的制作方法。
背景技術(shù)：
近年來，隨著各種消費(fèi)性電子產(chǎn)品不斷的朝小型化發(fā)展，半導(dǎo)體元件設(shè)計(jì)的尺寸也不斷縮小，以符合高積成度、高效能和低耗電的潮流以及產(chǎn)品需求。
然而，隨著電子產(chǎn)品的小型化發(fā)展,現(xiàn)有的平面晶體管(planar transistor)已經(jīng)無法滿足產(chǎn)品的需求。因此，目前發(fā)展出一種非平面晶體管(non-planar)的鰭狀晶體管(Fin-FET)技術(shù)，其具有立體的柵極通道(channel)結(jié)構(gòu)。鰭狀場(chǎng)效晶體管元件的制作工藝能與傳統(tǒng)的邏輯元件制作工藝整合，因此具有相當(dāng)?shù)闹谱鞴に囅嗳菪裕矣捎邛挔罱Y(jié)構(gòu)的立體形狀增加了柵極與硅的接觸面積，因此可增加?xùn)艠O對(duì)于通道區(qū)域電荷的控制，以降低小尺寸元件帶來的漏極引發(fā)的能帶降低(Drain Induced Barrier Lowering,DIBL)效應(yīng)以及短通道效應(yīng)(short channel effect)?，F(xiàn)有的鰭狀晶體管也持續(xù)改良，以朝更小尺寸的方向邁進(jìn)。發(fā)明內(nèi)容
本發(fā)明的目的在于提供了一種制作非平面晶體管的方法，所形成的非平面晶體管會(huì)具有鰭狀結(jié)構(gòu)，鰭狀結(jié)構(gòu)中會(huì)具有摻質(zhì)區(qū)，可獲得較佳的元件品質(zhì)。
本發(fā)明提供一種非平面晶體管的制作方法。首先提供一基底，基底上包含多個(gè)預(yù)定形成的隔離區(qū)以及鰭狀區(qū) 的區(qū)域，兩者間隔排列。接著進(jìn)行一第一蝕刻制作工藝，以于隔離區(qū)的基底中形成多個(gè)具有一第一深度的第一溝槽。然后于鰭狀區(qū)的基底中形成至少一摻質(zhì)區(qū)。隨即進(jìn)行一第二蝕刻制作工藝使該第一深度加深至一第二深度，并在鰭狀區(qū)中形成多個(gè)鰭狀結(jié)構(gòu)。接著于第一溝槽中形成多個(gè)淺溝槽隔離。最后于鰭狀結(jié)構(gòu)上形成至少一柵極。
由于本發(fā)明直接在隔離區(qū)的硅基底中形成底部摻質(zhì)區(qū)，故進(jìn)行熱退火制作工藝時(shí)底部摻質(zhì)區(qū)可以輕易擴(kuò)散到鰭狀區(qū)中，使得鰭狀結(jié)構(gòu)可以具有品質(zhì)較佳的摻質(zhì)區(qū)，從而避免漏電流的產(chǎn)生。


圖1至圖9為本發(fā)明制作非平面晶體管的方法的第一實(shí)施例的示意圖10為本發(fā)明制作非平面晶體管的方法的第二實(shí)施例的示意圖。
主要元件符號(hào)說明
300 基底312第二蝕刻制作工藝
302 圖案化襯墊層316 淺溝槽隔離
304 圖案化掩模層318 介電層
306第一蝕刻制作工藝320導(dǎo)電層307底部摻質(zhì)區(qū)322柵極介電層308第一溝槽324柵極309摻質(zhì)區(qū)400隔離區(qū)310垂直注入制作工藝402鰭狀區(qū)311鰭狀結(jié)構(gòu)
具體實(shí)施例方式為使熟悉本發(fā)明所屬技術(shù)領(lǐng)域的一般技術(shù)者能更進(jìn)一步了解本發(fā)明，下文特列舉本發(fā)明的數(shù)個(gè)較佳實(shí)施例，并配合所附附圖，詳細(xì)說明本發(fā)明的構(gòu)成內(nèi)容及所欲達(dá)成的功效。請(qǐng)參考圖1至圖9，所繪示為本發(fā)明一種形成淺溝槽隔離的方法示意圖。如圖1所不，首先提供一基底300、選擇性的一襯墊層(圖未不)、一掩模層(圖未不)。利用光刻和蝕刻方式，使得襯墊層以及掩模層形成一圖案化掩模層304以及一圖案化襯墊層302，以在基底300上定義出多個(gè)隔離區(qū)400以及鰭狀區(qū)402，隔離區(qū)400和鰭狀區(qū)402彼此交替排列。隔離區(qū)400中后續(xù)會(huì)形成淺溝槽隔離，鰭狀區(qū)402后續(xù)則會(huì)形成非平面晶體管中的鰭狀結(jié)構(gòu)。接著，圖案化襯墊層302和圖案化掩模層304會(huì)暴露出位于隔離區(qū)400中的基底300。在本發(fā)明的一實(shí)施例中，基底300可以是硅基底(silicon substrate)、外延硅(epitaxial silicon substrate)、娃錯(cuò)半導(dǎo)體基底(silicon germanium substrate)、碳化娃基底(silicon carbide substrate)或娃覆絕緣(silicon-on-1nsulator, SOI)基底等，但不以上述為限。在本發(fā)明較佳實(shí)施例中，基底300為硅基底。襯墊層302例如是一二氧化娃層(SiO2),而掩模層304則包含`適合作為硬掩模的材質(zhì),例如氮化娃(silicon nitride,SiN)、氮氧化娃(silicon oxynitride, SiON)、碳化娃(silicon carbide, SiC)或是應(yīng)用材料公司提供的進(jìn)階圖案化薄膜(advanced pattern film,APF)、或上述者的任意組合、或上述者與其他材料的任意組合。在本發(fā)明的一實(shí)施例中，掩模層304的厚度為400 1200埃(angstrom)，較佳為900埃，而襯墊層302的厚度為40 120埃，較佳為110埃。如圖2所示，以圖案化襯墊層302以及圖案化掩模層304為掩模進(jìn)行一第一蝕刻制作工藝306，以在隔離區(qū)400中的基底300形成多個(gè)彼此平行的第一溝槽308。在一實(shí)施例中，第一溝槽308具有一第一預(yù)定深度，其深度約介于200至400埃之間。第一溝槽308的底部會(huì)暴露出基底300，較佳者，此暴露處的基底300會(huì)包含硅。如圖3所示，以圖案化襯墊層302以及圖案化掩模層304為掩模進(jìn)行一垂直注入(vertical implant)制作工藝310，以直接在隔離區(qū)400暴露的基底300中形成底部摻質(zhì)區(qū)307。接著如圖4所示,進(jìn)行一熱退火制作工藝(annealing process),使得底部摻質(zhì)區(qū)307中的摻質(zhì)擴(kuò)散，尤其是橫向擴(kuò)散，以在鄰接的各鰭狀區(qū)402的基底300中形成多個(gè)摻質(zhì)區(qū)309。由于本發(fā)明底部摻質(zhì)區(qū)307形成在含有娃的基底300中，而娃相較于其他材質(zhì)(例如二氧化硅)具有較佳的摻質(zhì)擴(kuò)散能力，因此進(jìn)行熱退火制作工藝時(shí)，摻質(zhì)容易從隔離區(qū)400擴(kuò)散至鰭狀區(qū)402而形成摻質(zhì)區(qū)309。在本發(fā)明較佳實(shí)施例中，熱退火制作工藝的溫度大體上介于攝氏500度至攝氏1000度之間。接著，如圖5所示，同樣再以圖案化襯墊層302以及圖案化掩模層304為掩模進(jìn)行一第二蝕刻制作工藝312。第二蝕刻制作工藝312會(huì)加深原本第一溝槽308的深度，使第一溝槽308具有一第二預(yù)定深度。在本發(fā)明較佳實(shí)施例中，第二預(yù)定深度大體上介于1000至2000埃之間，同時(shí)，在鰭狀區(qū)402的基底300中也會(huì)形成多個(gè)鰭狀結(jié)構(gòu)311，可以理解的是，這些鰭狀結(jié)構(gòu)311中會(huì)具有摻質(zhì)區(qū)309。
如圖6所示，在第一溝槽308中形成多個(gè)淺溝槽隔離316。例如可以先在基底300上全面沉積一絕緣層，再以回蝕刻的方式移除隔離區(qū)400以外的絕緣層，并將隔離區(qū)400中的絕緣層蝕刻至一預(yù)定厚度，以至少露出鰭狀結(jié)構(gòu)311的側(cè)壁。在本發(fā)明另一實(shí)施例中，也可在沉積絕緣層后，先進(jìn)行一化學(xué)機(jī)械研磨(chemical mechanical polish, CMP)制作工藝，再進(jìn)行一蝕刻制作工藝至一預(yù)定厚度，以至少露出鰭狀結(jié)構(gòu)311的側(cè)壁。
如圖7所示，在移除了圖案化襯墊層302以及圖案化掩模層304后，接續(xù)在基底300上形成一介電層318以及一導(dǎo)電層320。介電層318可以是例如二氧化娃、氮化娃、氮氧化硅或者是高介電常數(shù)介電層或者是上述者的任意組合。高介電常數(shù)介電層例如可選自氧化給(hafnium oxide,HfO2)、娃酸給氧化合物(hafnium silicon oxide,HfSiO4)、娃酸給氮氧化合物(hafnium silicon oxynitride, HfSiON)、氧化招(aluminum oxide, Al2O3)、氧化鑭(lanthanum oxide, La2O3)、氧化組(tantalum oxide, Ta2O5)、氧化宇乙(yttrium oxide,Y2O3)、氧化錯(cuò)(zirconium oxide, ZrO2)、欽酸銀(strontium titanate oxide, SrTiO3)、娃酸錯(cuò)氧化合物(zirconium silicon oxide, ZrSiO4)、錯(cuò)酸給(hafnium zirconium oxide,HfZrO4)、銀秘組氧化物(strontium bismuth tantalate, SrBi2Ta2O9, SBT)、錯(cuò)欽酸鉛(leadzirconate titanate, PbZrxTi1^O3, PZT)與欽酸鋇,思(barium strontium titanate,BaxSr1^xTiO37BST)所組成的群組。導(dǎo)電層320例如是一多晶娃層、或者是一金屬層、或者是硅層與金屬層的組合、或者是任何適合用來作為柵極的材料如硅鍺材料等。介電層318可利用一化學(xué)氣相沉積或熱氧化來制備，且較佳者介電層318及導(dǎo)電層320會(huì)填入在每個(gè)第一溝槽308中并接觸到基底300的暴露頂面與各側(cè)壁，亦即接觸到各鰭狀結(jié)構(gòu)311的頂面與側(cè)壁，進(jìn)而有效增 加?xùn)艠O通道寬度。
最后如圖8與圖9所示，圖案化介電層318以及導(dǎo)電層320，以分別形成柵極介電層322以及柵極324。接著在各柵極324兩側(cè)的鰭狀結(jié)構(gòu)311中的摻質(zhì)區(qū)309上方形成適當(dāng)?shù)脑礃O/漏極323，而完成本發(fā)明非平面晶體管326的制作。如圖8與圖9所示，本發(fā)明所形成的非平面晶體管326，由于鰭狀結(jié)構(gòu)311在源極/漏極323的下方還形成有摻質(zhì)區(qū)309,用來做為電性反穿潰(ant1-punch through)摻雜,故可有效防止漏電流的產(chǎn)生，以提升元件的品質(zhì)。
值得注意的是，在形成了如圖8或圖9的結(jié)構(gòu)后，后續(xù)還可進(jìn)行其他半導(dǎo)體制作工藝，例如選擇性地形成一輕摻雜源/漏極區(qū)(未繪示)于柵極324相對(duì)兩側(cè)的鰭狀結(jié)構(gòu)311中；選擇性地形成一外延層(未繪示)于柵極324相對(duì)兩側(cè)的鰭狀結(jié)構(gòu)311中；形成一間隙壁(未繪示)于柵極324的側(cè)壁上；選擇性地形成一金屬硅化物(silicide)(未繪示)于柵極324相對(duì)兩側(cè)的鰭狀結(jié)構(gòu)311中。值得注意的是，前述的制作方法是以非平面柵極中的鰭狀晶體管(Fin-FET)為示例，但在不影響本發(fā)明內(nèi)容的情況下，本發(fā)明也可適用于其他非平面晶體管的制作。或者，本發(fā)明可應(yīng)用于一般多晶硅柵極制作工藝、前柵極(Gate-First)制作工藝或后柵極(Gate-Last)制作工藝等,故柵極可以包含多晶娃、金屬硅化物或金屬等材質(zhì)，詳細(xì)制作工藝步驟為本領(lǐng)域技術(shù)人員所熟知，在此不一一贅述。
請(qǐng)參考圖10，所繪示為本發(fā)明制作非平面晶體管的方法的第二實(shí)施例的示意圖。如圖10所示，在進(jìn)行第二蝕刻制作工藝312之前，還可選擇性地對(duì)圖案化襯墊層302以及圖案化掩模層304進(jìn)行一修整步驟(trimming process),使得圖案化襯墊層302以及圖案化掩模層304大體上均勻地向內(nèi)縮小。因此在進(jìn)行第二蝕刻制作工藝312時(shí)，若此寬度縮小的圖案化襯墊層302以及圖案化掩模層304為掩模，所形成的鰭狀結(jié)構(gòu)311在側(cè)壁以及頂面會(huì)具有彎曲的圓角(curved corner),可以減少非平面電極326的鰭狀結(jié)構(gòu)311在轉(zhuǎn)角處有不均勻電場(chǎng)的現(xiàn)象。而于本發(fā)明另一實(shí)施例中，修整步驟也可在第二蝕刻制作工藝312之后進(jìn)行。
綜上而言，本發(fā)明提供了一種制作非平面晶體管的方法，所形成的非平面晶體管會(huì)具有鰭狀結(jié)構(gòu)，鰭狀結(jié)構(gòu)中會(huì)具有摻質(zhì)區(qū)，可獲得較佳的元件品質(zhì)。且由于底部摻質(zhì)區(qū)是直接形成在隔離區(qū)的硅基底中，故進(jìn)行熱退火制作工藝時(shí)底部摻質(zhì)區(qū)可以較易擴(kuò)散到鰭狀區(qū)中，使得鰭狀結(jié)構(gòu)可以具有品質(zhì)較佳的摻質(zhì)區(qū)。
以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種非平面晶體管的制作方法，包含: 提供一基底，該基底上包含多個(gè)預(yù)定形成的隔離區(qū)以及鰭狀區(qū)的區(qū)域，該預(yù)定形成的隔離區(qū)以及鰭狀區(qū)交替排列； 進(jìn)行一第一蝕刻制作工藝，以在該多個(gè)隔離區(qū)的該基底中形成多個(gè)具有一第一深度的第一溝槽； 在進(jìn)行完第一蝕刻制作工藝后，在各該鰭狀區(qū)的該基底中形成至少一摻質(zhì)區(qū)； 在形成該摻雜區(qū)后，進(jìn)行一第二蝕刻制作工藝使該第一深度加深至一第二深度，并在各該鰭狀區(qū)中形成多個(gè)鰭狀結(jié)構(gòu)； 在該多個(gè)第一溝槽中形成多個(gè)淺溝槽隔離；以及 在該多個(gè)鰭狀結(jié)構(gòu)上形成至少一柵極，以及在該多個(gè)鰭狀結(jié)構(gòu)中分別形成一源極/漏極。
2.如權(quán)利要求1所述的非平面晶體管的制作方法，其中形成該多個(gè)摻質(zhì)區(qū)的步驟包含: 進(jìn)行一垂直注入制作工藝；以及 進(jìn)行一熱退火制作工藝。
3.如權(quán)利要求2所述的非平面晶體管的制作方法，其中該垂直注入制作工藝是在該多個(gè)第一溝槽的底部形成至少一底部摻質(zhì)區(qū)。
4.如權(quán)利要求2所述的非平面晶體管的制作方法，其中進(jìn)行該垂直注入制作工藝時(shí)，位于該多個(gè)隔離區(qū)中的該基底會(huì)暴露出來。
5.如權(quán)利要求4所述的非平面晶體管的制作方法，其中暴露的該基底包含硅。
6.如權(quán)利要求1所述的非平面晶體管的制作方法，還包含形成一圖案化掩模層。
7.如權(quán)利要求6所述的非平面晶體管的制作方法，其中該第一蝕刻制作工藝以及該第二蝕刻制作工藝是使用該圖案化掩模層為掩模。
8.如權(quán)利要求6所述的非平面晶體管的制作方法法，還包含形成一圖案化襯墊層于該基底以及該圖案化掩模層之間。
9.如權(quán)利要求6所述的非平面晶體管的制作方法，還包含對(duì)該圖案化掩模層進(jìn)行一修整步驟。
10.如權(quán)利要求1所述的非平面晶體管的制作方法，其中該多個(gè)鰭狀結(jié)構(gòu)具有彎曲的圓角(curved corner)。
全文摘要
本發(fā)明公開一種非平面晶體管的制作方法。首先提供一基底，基底上包含多個(gè)預(yù)定形成的隔離區(qū)以及鰭狀區(qū)的區(qū)域，兩者間隔排列。接著進(jìn)行一第一蝕刻制作工藝，以于隔離區(qū)的基底中形成多個(gè)具有一第一深度的第一溝槽。然后于鰭狀區(qū)的基底中形成至少一摻質(zhì)區(qū)。隨即進(jìn)行一第二蝕刻制作工藝使該第一深度加深至一第二深度，并在鰭狀區(qū)中形成多個(gè)鰭狀結(jié)構(gòu)。接著于第一溝槽中形成多個(gè)淺溝槽隔離。最后于鰭狀結(jié)構(gòu)上形成至少一柵極。
文檔編號(hào)H01L21/28GK103107089SQ201110359410
公開日2013年5月15日 申請(qǐng)日期2011年11月14日 優(yōu)先權(quán)日2011年11月14日
發(fā)明者陳映璁, 林建廷, 蔡世鴻, 傅思逸, 江文泰 申請(qǐng)人:聯(lián)華電子股份有限公司