專利名稱：半導體器件及其制造方法
技術領域：
本發(fā)明涉及一種半導體器件及其制造方法，更具體地說涉及一種具有穿透電極的半導體器件及其制造方法。
背景技術：
目前，電子工業(yè)的趨勢是以低廉的價格來制造輕量化、小型化、高速化、多功能化、 以及高性能化的產品。為了實現(xiàn)該目標，使用多芯片堆疊封裝技術或者系統(tǒng)級封裝技術。 多芯片堆疊封裝技術或者系統(tǒng)級封裝技術使用穿透電極(硅穿孔電極或者硅貫通電極， through silicon via) 0多芯片堆疊封裝或者系統(tǒng)級封裝可以在一個半導體封裝件中執(zhí)行多個單元的半導體器件的功能。多芯片堆疊封裝或者系統(tǒng)級封裝與普通的單芯片封裝相比多少變厚，但是平面上與單芯片封裝的大小大致相同，因此主要用于如便攜式電話機、筆記本電腦、存儲卡、便攜式攝像機等那樣既是高功能且同時要求小型或者移動性的產品中。

發(fā)明內容
本發(fā)明的一個目的在于，提供一種半導體器件，其具有用于堆疊大小不同的多個半導體器件的穿透電極。本發(fā)明的另一個目的在于，提供一種半導體器件的制造方法，該半導體器件具有用于堆疊大小不同的多個半導體器件的穿透電極。本發(fā)明的再一個目的在于，提供一種包括所述半導體器件的半導體封裝件。本發(fā)明的目的不限于上面提及的目的，本領域的技術人員能夠通過下面的記載來明確地理解沒有提及的其它目的。為了實現(xiàn)上述一個目的，本發(fā)明提供一種半導體器件。該半導體器件可以包括第一半導體芯片，所述第一半導體芯片包括穿透其至少一部分的第一穿透電極和第二穿透電極，第一穿透電極具有第一突出高度且第二穿透電極具有與第一突出高度不同的第二突出尚度。第二突出高度可以大于第一突出高度。第二穿透電極可以設置在比第一穿透電極距第一半導體芯片的中央更遠的距離處。第二穿透電極可以具有寬于第一穿透電極的寬度。所述半導體器件還可以包括與第一穿透電極電連接的第二半導體芯片，以及與第二穿透電極電連接的第三半導體芯片。第三半導體芯片的平面面積可以大于第二半導體芯片的平面面積。所述半導體器件還可以包括置于第二半導體芯片和第三半導體芯片之間的粘合材料層。第一至第三半導體芯片可以是非易失性存儲器器件、動態(tài)隨機存取存儲器器件以及邏輯器件中的相互不同的器件。第一半導體芯片還可以包括第三穿透電極，其具有大于第二突出高度的第三突出尚度。第三穿透電極可以設置在比第二穿透電極距第一半導體芯片的中央更遠的距離處。所述半導體器件還可以包括與第三穿透電極電連接的第四半導體芯片。第四半導體芯片的平面面積可以大于第三半導體芯片的平面面積。為了實現(xiàn)上述另一個目的，本發(fā)明提供了一種半導體器件的制造方法。該方法可以包括形成穿透第一半導體芯片的至少一部分的第一和第二穿透電極；將第二半導體芯片與第一穿透電極電連接；以及將第三半導體芯片與第二穿透電極電連接。第一穿透電極具有第一突出高度，第二穿透電極具有第二突出高度，第二突出高度與第一突出高度不同。第二突出高度可以大于第一突出高度。第二穿透電極可以被形成在比第一穿透電極距第一半導體芯片的中央更遠的距離處。形成穿透第一半導體芯片的至少一部分的第一和第二穿透電極的步驟可以包括 制備具有第一面和與第一面相對的第二面的襯底；形成暴露襯底的第一面的將要形成第一通孔的部分的第一光致抗蝕劑圖案；通過以第一光致抗蝕劑圖案為掩模的刻蝕工藝來形成第一深度的第一通孔；去除第一光致抗蝕劑圖案；形成暴露襯底的第一面的將要形成第二通孔的部分的第二光致抗蝕劑圖案；通過以第二光致抗蝕劑圖案為掩模的刻蝕工藝來形成與第一深度不同的第二深度的第二通孔；去除第二光致抗蝕劑圖案；形成分別填充第一和第二通孔的第一和第二穿透電極；以及從襯底的第二面去除襯底的一部分來暴露第一和第二穿透電極。形成穿透第一半導體芯片的至少一部分的第一和第二穿透電極的步驟可以包括 制備具有第一面和與第一面相對的第二面的襯底；形成暴露襯底的第一面的將要形成第一和第二通孔的部分的光致抗蝕劑圖案；通過以光致抗蝕劑圖案為掩模的刻蝕工藝來形成第一和第二通孔；去除光致抗蝕劑圖案；形成分別填充第一和第二通孔的第一和第二穿透電極；以及從襯底的第二面去除襯底的一部分來暴露第一和第二穿透電極。光致抗蝕劑圖案可以具有暴露襯底的第一面的將要形成第一通孔的部分的第一開口和暴露襯底的第一面的將要形成第二通孔的部分的第二開口，第一和第二開口的寬度彼此不同。第二通孔可以被形成為具有寬于第一通孔的寬度。第二通孔可以被形成在比第一通孔距第一半導體芯片的中央更遠的距離處。第三半導體芯片的平面面積可以大于第二半導體芯片的平面面積。將第二和第三半導體芯片分別與第一和第二穿透電極電連接的步驟可以包括將第二半導體芯片的焊墊與第一穿透電極電連接；在第二半導體芯片的第二面上形成粘合材料層，其中第二半導體芯片的第二面與設置了焊墊的第一面相對；以及將第三半導體芯片的焊墊與第二穿透電極電連接。第三半導體芯片的設置了焊墊的第一面可以通過粘合材料層與第二半導體芯片的第二面粘接。將第二和第三半導體芯片分別與第一和第二穿透電極電連接的步驟可以包括在第三半導體芯片的設置了焊墊的第一面上，以不覆蓋焊墊的方式形成粘合材料層；將第二
6半導體芯片安裝在粘合材料層上，使得第二半導體芯片的與設置了焊墊的第一面相對的第二面朝向粘合材料層；以及將第二和第三半導體芯片的焊墊同時分別與第一和第二穿透電極電連接，其中，在第三半導體芯片上安裝了第二半導體芯片。所述的半導體器件的制造方法還可以包括形成穿透第一半導體芯片的第三穿透電極；以及將第四半導體芯片與第三穿透電極電連接。第三穿透電極可以大于第一和第二突出高度。第四半導體芯片的平面面積可以大于第三半導體芯片的平面面積。將第四半導體芯片與第三穿透電極電連接的步驟可以包括將第四半導體芯片的焊墊與第三穿透電極電連接。第四半導體芯片的設置了焊墊的第一面和第三半導體芯片的與設置了焊墊的第一面相對的第二面可以通過粘合材料層來粘接。為了實現(xiàn)上述再一個目的，本發(fā)明提供一種半導體封裝件。該半導體封裝件可以包括配線板，具有設置在第一面上的焊盤和設置在與第一面相對的第二面上的球焊盤； 以及半導體器件，其安裝在配線板的第一面上。半導體器件可以包括第一半導體芯片， 其包括穿透其至少一部分的第一穿透電極和第二穿透電極，第一穿透電極具有第一突出高度，第二穿透電極具有高于第一突出高度的第二突出高度；第二半導體芯片，其與第一穿透電極電連接；以及第三半導體芯片，其與第二穿透電極電連接。第一和第二穿透電極的一端與配線板的焊盤電連接，所述一端與電連接至第二和第三半導體芯片的第一和第二穿透電極的另一端相對。所述半導體封裝件還可以包括設置在配線板的球焊盤上的焊球。第一和第二穿透電極的所述一端可以通過連接端子與配線板的焊盤電連接。第一和第二穿透電極的所述一端可以通過焊線與配線板的焊盤電連接。如上所述，根據(jù)本發(fā)明的目的實現(xiàn)方式，半導體器件具有具備相互不同的突出高度的穿透電極，因此能夠堆疊大小不同的多個半導體器件。由此，能夠提供半導體器件以及包括該半導體器件的半導體封裝件，所述半導體器件包括具有多種大小和功能的多個半導體器件。


圖1是用于說明根據(jù)本發(fā)明的一個實施例的半導體器件的截面圖。圖加至圖加是用于說明根據(jù)本發(fā)明的一個實施例的半導體器件的制造方法的一個例子的截面圖。圖3a至圖3d是用于說明根據(jù)本發(fā)明的一個實施例的半導體器件的制造方法的其它例子的截面圖。圖4是用于說明根據(jù)本發(fā)明的另一實施例的半導體器件的截面圖。圖5是用于說明根據(jù)本發(fā)明的再一實施例的半導體器件的截面圖。圖6是用于說明根據(jù)本發(fā)明的再一實施例的半導體器件的截面圖。圖7是用于說明根據(jù)本發(fā)明的再一實施例的半導體器件的截面圖。圖8是用于說明根據(jù)本發(fā)明的再一實施例的半導體器件的截面圖。圖9至圖11是表示根據(jù)本發(fā)明的實施例的半導體封裝件的截面圖。圖12是表示根據(jù)本發(fā)明的實施例的封裝件模塊的平面圖。
圖13是表示根據(jù)本發(fā)明的實施例的存儲卡的框圖。圖14是表示根據(jù)本發(fā)明的實施例的電子系統(tǒng)的框圖。圖15是根據(jù)本發(fā)明的實施例的電子裝置的立體圖。
具體實施例方式下面，參照附圖詳細地說明本發(fā)明的優(yōu)選實施例。通過參照附圖詳細進行說明的實施例，能夠明確本發(fā)明的優(yōu)點和特征、以及實現(xiàn)這些的方法。但是，本發(fā)明不限于在說明書中所說明的實施例，而是能夠以其他方式來具體實現(xiàn)。在說明書中公開的實施例是為了能夠使公開的內容充分完整，并且能夠向本領域的技術人員充分傳達本發(fā)明的思想而提供的。本發(fā)明的范圍只由權利要求所限定。在整個說明書中，相同的附圖標記表示相同的結構元素。在本說明書中所使用的術語是為了說明實施例，并不是用于限定本發(fā)明。在本說明書中，除了特別提及之外，單數(shù)形式也可以表示多個。在說明書中使用的“包括”以及/ 或者“包括…的”并不排斥除了所提及的結構要素、工藝、動作以及/或者器件之外還存在或者追加一個以上的其它結構要素、工藝、動作以及/或者器件。另外，由于附圖標記是按照優(yōu)選實施例來出現(xiàn)的，因此根據(jù)說明順序出現(xiàn)的附圖標記并沒有限定必須是該順序。此夕卜，在本說明書中，在提到某個層位于其它層或者襯底上的情況下，這意味著能夠直接形成在其它層或者襯底上、或者能夠在它們之間存在中間層。另外，在本說明書中所記載的實施例將參照作為本發(fā)明的理想的示意截面圖以及 /或者平面圖來進行說明。在附圖中，為了技術內容的有效說明，對層以及區(qū)域的厚度進行了放大。因此，示意圖的形態(tài)能夠根據(jù)制造技術以及/或者允許誤差等而變化。由此，本發(fā)明的實施例不限于圖示的特定方式，還包括根據(jù)制造工藝所產生的方式的變化。例如，圖示為直角的刻蝕區(qū)域可以是圓形或具有規(guī)定曲率的方式。由此，在附圖中例示的區(qū)域具有概要屬性。在附圖中例示的區(qū)域的形態(tài)是為了例示器件的區(qū)域的特定方式，并不是限定本發(fā)明的范圍。圖1是用于說明根據(jù)本發(fā)明的一個實施例的半導體器件的截面圖。為了說明的便禾IJ，以半導體芯片和穿透電極為主簡單地進行圖示。參照圖1，半導體器件100包括第一半導體芯片110a、第二半導體芯片120以及第三半導體芯片130。第一至第三半導體芯片110a、120、130可以包括集成電路(未圖示)。 集成電路可以設置在第一至第三半導體芯片110a、120、130的內部。集成電路可以是堆疊能夠實現(xiàn)高容量化、集成化、系統(tǒng)化的器件而形成的。集成電路可以包括晶體管或者存儲器器件。與集成電路電連接的焊墊122或者132可以設置在第一、第二或者/以及第三半導體芯片110a、120或者/以及130上。焊墊122或者132可以由鋁(Al)或者銅(Cu)形成。在焊墊122或者132由鋁形成的情況下，焊墊122或者132可以設置在集成電路上。在焊墊122或者132由銅形成的情況下，焊墊122或者132可以以金屬鑲嵌結構包括在集成電路內。第一和第二穿透電極115a、lMb被設置為與第一半導體芯片IlOa的集成電路隔離開而穿透第一半導體芯片110a。第一和第二穿透電極115a、lMb可以包括銀(Ag)、金(Au)、銅、鎢(W)或者銦(In)。第一和第二穿透電極115a、lMb可以設置在外圍電路區(qū)域 (未圖示)?？商鎿Q地，在第一半導體芯片IlOa與第二和第三半導體芯片120、130相同地具有焊墊122或者132的情況下，第一和第二穿透電極life、11 可以形成為穿透焊墊122 或者132、或者與焊墊122或者132重疊。雖未圖示，但是第二和第三半導體芯片120、130也可以分別具有穿透它們的穿透電極(參照圖11的1 或者134)。第一和第二穿透電極1 I^u 115b可以從第一半導體芯片1 IOa的一個表面突出。第一和第二穿透電極115a、lMb可分別具有作為相互不同的突出高度的第一和第二突出高度。優(yōu)選地，根據(jù)本發(fā)明的實施例，穿透半導體器件100的第一半導體芯片IlOa的第一和第二穿透電極115a、lMb中的第二穿透電極11 的第二突出高度大于第一穿透電極11 的第一突出高度。此時，第二穿透電極11 可以設置在比第一穿透電極11 距第一半導體芯片IlOa的中央更遠的距離處。即，位于距第一半導體芯片IlOa的中央較近的距離處的第一穿透電極11 具有較小的第一突出高度，位于比第一穿透電極11 距第一半導體芯片IlOa的中央更遠的距離處的第二穿透電極11 具有比第一穿透電極11 的第一突出高度更高的第二突出高度。而且，可以另外設置附加穿透電極(參照圖7的115c)，該附加穿透電極可以設置在比第二穿透電極115b距第一半導體芯片IlOa的中央更遠的距離處， 并可以具有比第二穿透電極11 的第二突出高度更高的第三突出高度。其結果，第一半導體芯片IlOa可以具有從其中央到邊緣突出高度依次變高的穿透電極結構。第二和第三半導體芯片120、130可以分別與第一和第二穿透電極life、115b電連接。第二和第三半導體芯片120、130可以通過分別設置在第二和第三半導體芯片120、130 上的焊墊122、132來與第一和第二穿透電極115a、lMb電連接。第三半導體芯片130的平面面積可以比第二半導體芯片120的平面面積大。但是，第三半導體芯片130的平面面積可以與第一半導體芯片IlOa的平面面積相同或比它更小。在第二和第三半導體芯片120、 130之間，可以布置用于實現(xiàn)它們之間的粘接的粘合材料層125。根據(jù)本發(fā)明的實施例的半導體器件100，可以具有如下結構第一半導體芯片 IlOa具有從其中央到邊緣突出高度依次變高的穿透電極結構，因此可以具有大小以及功能不同的多個半導體芯片120、130、……堆疊在第一半導體芯片IlOa上的結構。由此，可以提供包括具有多種大小以及功能的多個半導體芯片110a、120、130、……的半導體器件100。例如，第一半導體芯片IlOa可以是非易失性存儲器(NVM)器件，第二半導體芯片 120可以是動態(tài)隨機存取存儲器(DRAM)器件，而且第三半導體芯片130可以是邏輯器件。 包括這種第一至第三半導體芯片110a、120、130的半導體器件100可以用作電子系統(tǒng)。另外，例如，第一和第二半導體芯片110a、120可以是存儲器器件，而第三半導體芯片130可以是如印刷電路板等那樣的配線板。包括這種第一至第三半導體芯片110a、 120,130的半導體器件100可以是半導體封裝件的一種形式。圖加至圖加是用于說明根據(jù)本發(fā)明的一個實施例的半導體器件的制造方法的一個例子的截面圖。參照圖加，制備具有第一面和與第一面相對的第二面的襯底110。襯底110可以是硅晶片。可以在襯底110內部或者在第一面上形成集成電路(未圖示)。在集成電路上可以形成與集成電路電連接的焊墊(未圖示)。例如在由鋁形成焊墊的情況下，焊墊可以形成在集成電路上。例如在由銅形成焊墊的情況下，焊墊可以形成為以金屬鑲嵌結構包括在集成電路內。在襯底110的第一面上形成第一光致抗蝕劑圖案11加。第一光致抗蝕劑圖案11 可以暴露襯底110的第一面的將要形成第一通孔IHa的部分。通過以第一光致抗蝕劑圖案11 為掩模的刻蝕工藝，形成從襯底110的第一面凹進至第一深度的第一通孔lHa。第一通孔IHa可以形成在外圍電路區(qū)域(未圖示)中。 可替換地，第一通孔IHa可以形成為穿透焊墊或者與焊墊重疊。第一通孔11 可以利用干法刻蝕、濕法刻蝕、利用激光的鉆孔或者機械鉆孔來形成。第一通孔IHa的第一深度比集成電路的厚度大，比襯底110的厚度小，因此可以與襯底110的第二面隔離開。參照圖2b，在去除了第一光致抗蝕劑圖案11 之后，在形成第一通孔11 的襯底 110上形成第二光致抗蝕劑圖案112b。第二光致抗蝕劑圖案112b可以暴露襯底110的第一面的將要形成第二通孔114b的部分。根據(jù)以第二光致抗蝕劑圖案112b為掩模的刻蝕工藝，形成從襯底110的第一面凹進至不同于第一通孔IHa的第一深度的第二深度的第二通孔114b。根據(jù)本發(fā)明的實施例的第一和第二通孔114a、114b可以具有相互不同的深度。優(yōu)選地，第二通孔114b的第二深度大于第一通孔IHa的第一深度。由此，第二通孔114b可以形成在比第一通孔11 距被襯底110的劃片道區(qū)域劃分的各個裸片的中央更遠的距離處。第二通孔114b可以形成在外圍電路區(qū)域中?？商鎿Q地，第二通孔114b可以形成為穿透焊墊或者與焊墊重疊。第二通孔114b可以利用干法刻蝕、濕法刻蝕、利用激光的鉆孔或者機械鉆孔來形成。第二通孔114b的第二深度比第一通孔11 的第一深度大，比襯底110的厚度小，因此可以與襯底110的第二面隔離開。參照圖2c，在去除了第二光致抗蝕劑圖案112b之后，形成分別填充第一和第二通孔114a、114b的第一和第二穿透電極llfe、115b。可以通過利用穿透電極用配線圖案填充第一以及第二通孔114a、114b的內部并對其進行圖案化來形成第一以及第二穿透電極 115aU15b0穿透電極用配線圖案可以使用電鍍方法、非電解鍍層方法或者選擇性沉積方法來形成在第一和第二通孔lHa、l 14b的內部。電鍍方法可以包括在第一和第二通孔1 Ha、 114b各自的內表面形成晶種層之后，利用晶種層來對穿透電極用配線圖案進行電鍍。晶種層可以通過濺射方法來形成。第一和第二穿透電極115a、lMb可以包括銀、金、銅、鎢或者銦。由于第二通孔114b的第二深度比第一通孔IHa的第一深度大，因此第二穿透電極11 可以具有比第一穿透電極11 長的長度。第一和第二穿透電極115a、lMb可以形成為在襯底110的第一面上延伸，或者可以形成為穿透焊墊或與焊墊重疊，使得與焊墊電連接。雖未圖示，但是還可以在襯底110上形成附加的至少一個通孔。S卩，可以在襯底 110上形成具有與第一和第二通孔114a、114b不同的深度的附加的第三通孔。參照圖2d，從形成了第一和第二穿透電極115a、11 的襯底110的第二面去除襯底110的一部分來暴露第一和第二穿透電極life、115b?？梢酝ㄟ^兩個步驟的工藝來暴露第一和第二穿透電極llfe、115b。第一步驟工藝可以是如下的研磨工藝在襯底110的第一面上利用粘合材料層(未圖示)來附著載體襯底(未圖示)之后，研磨襯底110的第二面直到接近第二穿透電極1Kb。第二步驟工藝可以是如下的刻蝕工藝選擇性地刻蝕襯底 110的第二面使得第一和第二穿透電極115a、11 從襯底110的第二面突出。第一步驟工藝可以利用研磨方式，而第二步驟工藝可以利用濕法刻蝕或者干法刻蝕方式。載體襯底可以用于如下目的在研磨襯底110的第二面的第一步驟工藝中緩和作用于襯底110的機械應力，防止通過第一步驟工藝實現(xiàn)薄型化的襯底110中可能產生的翹曲。載體襯底可以包括玻璃襯底或者樹脂襯底。粘合材料層可以包括在粘接后容易分離的可再加工粘接劑，即紫外線粘接劑或者熱塑性粘接劑。由于第二穿透電極11 具有比第一穿透電極11 長的長度，因此從襯底110的第二面突出的第二穿透電極11 的突出高度可以比第一穿透電極11 的突出高度大。在從襯底110的第二面暴露第一以及第二穿透電極115a、lMb之后，去除載體襯底以及粘合材料層。在從襯底110的第二面暴露第一以及第二穿透電極115a、lMb之后，通過襯底切割裝置按照襯底110的劃片道區(qū)域進行切割，由此被劃片道區(qū)域劃分的裸片被分離，可以分離成各個第一半導體芯片110a。參照圖加，將第二和第三半導體芯片120、130分別與第一半導體芯片IlOa的第一和第二穿透電極llfe、115b電連接。第三半導體芯片130的平面面積可以比第二半導體芯片120的平面面積大。可以通過以下方法將第二和第三半導體芯片120、130分別與第一和第二穿透電極115a、lMb電連接將第二半導體芯片120的焊墊122與第一穿透電極11 電連接，在第二半導體芯片120的與設置了焊墊122的第一面相對的第二面上形成粘合材料層125，并且將第三半導體芯片130的焊墊132與第二穿透電極11 電連接。此時，第三半導體芯片 130的設置了焊墊132的第一面能夠通過粘合材料層125與第二半導體芯片120的第二面進行粘接?？商鎿Q地，可以通過下述方法將第二和第三半導體芯片120、130分別與第一和第二穿透電極115a、lMb電連接在第三半導體芯片130的設置了焊墊132的第一面上，以不覆蓋焊墊132的方式形成粘合材料層125，并將第二半導體芯片120安裝在粘合材料層125 上，使得第二半導體芯片120的與設置了焊墊122的第一面相對的第二面朝向粘合材料層 125，由此將第二半導體芯片120安裝在第三半導體芯片130上，之后，將第二和第三半導體芯片120、130的焊墊122、132同時分別與第一和第二穿透電極115a、115b電連接?？商鎿Q地，還可以在將襯底110分離成各個第一半導體芯片IlOa之前，將第二和第三半導體芯片120、130分別與第一和第二穿透電極llfe、115b電連接?？梢酝ㄟ^上述兩個方法將第二和第三半導體芯片120、130分別與第一和第二穿透電極llfe、115b電連接。 在將第二和第三半導體芯片120、130分別與第一和第二穿透電極llfe、115b電連接之后， 通過襯底切割裝置按照襯底110的劃片道區(qū)域進行切割，由此被劃片道區(qū)域劃分的裸片被分離，可以分離成各個半導體器件(參照圖1的100)。圖3a至圖3d是用于說明根據(jù)本發(fā)明的一個實施例的半導體器件的制造方法的其它例子的截面圖。在前述的根據(jù)本發(fā)明的實施例的半導體器件的制造方法中已經(jīng)說明的結構要素使用相同的附圖標記，并省略對其的詳細說明。
參照圖3a，制備具有第一面和與第一面相對的第二面的襯底110。在襯底110的第一面上形成光致抗蝕劑圖案112c。光致抗蝕劑圖案112c可以暴露襯底110的第一面的將要形成第一和第二通孔114al、114bl的部分。光致抗蝕劑圖案112c可以具有暴露襯底110的第一面的將要形成第一通孔114al 的部分的第一開口以及暴露襯底110的第一面的將要形成第二通孔114bl的部分的第二開口。光致抗蝕劑圖案112c的第一和第二開口的寬度可以相互不同。優(yōu)選地，暴露襯底110 的第一面的將要形成第二通孔114bl的部分的第二開口的寬度比暴露襯底110的第一面的將要形成第一通孔114al的部分的第一開口的寬度寬。通過以光致抗蝕劑圖案112c為掩模的刻蝕工藝來形成從襯底110的第一面凹進相互不同的深度的第一和第二通孔lHal、114bl。第一和第二通孔114al、114bl根據(jù)刻蝕工藝凹進相互不同的深度，這是因為光致抗蝕劑圖案112c的第一和第二開口的寬度相互不同，從而襯底110被刻蝕的速度具有差異。根據(jù)本發(fā)明的實施例的第一和第二通孔 114al、114bl可以具有相互不同的深度和寬度。優(yōu)選地，第二通孔114bl的第二深度可以比第一通孔114al的第一深度大，而且第二通孔114bl的寬度可以比第一通孔114al的寬度寬。由此，第二通孔114bl可以形成在比第一通孔114al距被襯底110的劃片道區(qū)域劃分的各個裸片的中央更遠的距離處。第一和第二通孔lHal、114bl各自的第一和第二深度比集成電路(未圖示)的厚度大，比襯底110的厚度小，因此可以與襯底110的第二面隔離開。雖未圖示，但在襯底110中還可以形成附加的至少一個通孔。即，可以在襯底110 上形成具有與第一和第二通孔114al、114bl不同的深度和寬度的附加的第三通孔。參照圖北，在去除了光致抗蝕劑圖案112c之后，形成分別填充第一和第二通孔 114al、114bl的第一和第二穿透電極llfel、115bl?？梢酝ㄟ^利用穿透電極用配線圖案填充第一和第二通孔114al、114bl的內部，并對其進行圖案化來形成第一和第二穿透電極 115al、115bl。由于第二通孔114bl的第二深度比第一通孔114al的第一深度大，因此第二穿透電極115bl可具有比第一穿透電極115al長的長度。參照圖3c，從形成了第一和第二穿透電極115al、115bl的襯底110的第二面去除襯底110的一部分來暴露第一和第二穿透電極11如1、11恥1。暴露第一和第二穿透電極 115al、115bl可以通過兩個步驟的工藝來進行。第一步驟工藝可以是如下的研磨工藝在襯底110的第一面上使用粘合材料層(未圖示)來附著載體襯底(未圖示)之后，研磨襯底110的第二面直到接近第二穿透電極11恥1。第二步驟工藝可以是如下的刻蝕工藝選擇性地刻蝕襯底110的第二面使得第一和第二穿透電極llfel、115bl從襯底110的第二面突出。由于第二穿透電極115bl具有比第一穿透電極115al長的長度，因此從襯底110 的第二面突出的第二穿透電極11恥1的突出高度比第一穿透電極115al的突出高度大。在使第一和第二穿透電極115al、115bl從襯底110的第二面暴露之后，去除載體襯底以及粘合材料層。在從襯底110的第二面暴露第一和第二穿透電極115al、115bl之后，通過襯底切割裝置按照襯底110的劃片道區(qū)域進行切割，由此被劃片道區(qū)域劃分的裸片被分離，可以分離成各個第一半導體芯片110a。參照圖3d，將第二和第三半導體芯片120、130分別與第一半導體芯片IlOa的第一和第二穿透電極115al、115bl電連接。第三半導體芯片130的平面面積可以比第二半導體芯片120的平面面積大。可以通過下述方法將第二和第三半導體芯片120、130分別與第一和第二穿透電極115al、115bl電連接將第二半導體芯片120的焊墊122與第一穿透電極115al電連接， 在第二半導體芯片120的與設置了焊墊122的第一面相對的第二面上形成粘合材料層125， 并且將第三半導體芯片130的焊墊132電連接在第二穿透電極115bl上。此時，第三半導體芯片130的設置了焊墊132的第一面可以通過粘合材料層125與第二半導體芯片120的第二面相互粘接?？商鎿Q地，可以通過下述方法將第二和第三半導體芯片120、130分別與第一和第二穿透電極11如1、11釙1電連接在第三半導體芯片130的設置了焊墊132的第一面上以不覆蓋焊墊132的方式形成粘合材料層125，將第二半導體芯片120安裝在粘合材料層125 上，使得第二半導體芯片120的與設置了焊墊122的第一面相對的第二面朝向粘合材料層 125，由此將第二半導體芯片120安裝在第三半導體芯片130上，之后，將第二和第三半導體芯片120，130的焊墊122，132同時分別與第一和第二穿透電極115al、115bl電連接?？商鎿Q地，還可以在分離為各個第一半導體芯片IlOa之前，將第二和第三半導體芯片120、130分別與第一和第二穿透電極llfel、115bl電連接?？梢酝ㄟ^上面說明的兩個方法來將第二和第三半導體芯片120、130分別與第一和第二穿透電極IlfelUMbl電連接。在將第二和第三半導體芯片120、130分別與第一和第二穿透電極IlfelUMbl電連接之后，通過襯底切割裝置按照襯底110的劃片道區(qū)域進行切割，由此被劃片道區(qū)域劃分的裸片被分離，可以分離成各個半導體器件。圖4是用于說明根據(jù)本發(fā)明的其它實施例的半導體器件的截面圖。在圖4中，通過前述的本發(fā)明的實施例所說明的結構要素使用相同的附圖標記，省略對其的詳細說明。參照圖4說明的根據(jù)本發(fā)明的其它實施例的半導體器件與前述的根據(jù)本發(fā)明的實施例的半導體器件(圖1的100)的不同點在于，具有如下結構還包括設置在第一半導體芯片IlOa和與其電連接的第二和第三半導體芯片120、130之間的底部填充物質 (underfill)150。底部填充物質150可以在覆蓋第二和第三半導體芯片120，130的側面的同時被填充在第一半導體芯片IlOa和與其電連接的第二和第三半導體芯片120、130之間。底部填充物質150可以是注入在第一半導體芯片IlOa和與其電連接的第二和第三半導體芯片120、 130之間的液態(tài)樹脂固化而成的。圖5是用于說明根據(jù)本發(fā)明的另外其它實施例的半導體器件的截面圖。在圖5 中，通過前述的本發(fā)明的實施例所說明的結構要素使用相同的附圖標記，省略對其的詳細說明。參照圖5說明的根據(jù)本發(fā)明的其它實施例的半導體器件與前述的根據(jù)本發(fā)明的實施例的半導體器件(圖1的100)的不同點在于，具有如下結構第一半導體芯片IlOa的第一和第二穿透電極115a、11 穿透第一半導體芯片IlOa的一部分。半導體芯片1 IOa可以包括形成在襯底110的第一面上的集成電路116。集成電路116的種類可以根據(jù)半導體芯片IlOa的種類而不同。例如，可以包括選自存儲器電路、邏輯電路或者其組合中的至少一種。集成電路116可以包括晶體管或者存儲器器件。另外，集成電路116可以是包括電阻器或者電容器的無源器件。集成電路116可以通過絕緣層111 從外部得到保護。第一和第二穿透電極115a、lMb可以形成為在形成集成電路116之前穿透襯底 110。第一和第二穿透電極115a、lMb可以通過設置在絕緣層111內部的配線圖案(未圖示)來與集成電路116電連接。前述的根據(jù)本發(fā)明的實施例的半導體器件(圖1的100)的第一半導體芯片的穿透電極，形成為在形成半導體芯片之后完全穿透半導體芯片，相反地，根據(jù)本實施例的半導體器件的第一半導體芯片IlOa的第一和第二穿透電極llfe、115b，形成為在形成半導體芯片的過程中穿透作為半導體芯片IlOa的一部分的襯底110。圖6和圖7是用于說明根據(jù)本發(fā)明的另外其它實施例的半導體器件的截面圖。在圖6和圖7中，通過前述的本發(fā)明的實施例所說明的結構要素使用相同的附圖標記，省略對其的詳細說明。參照圖6所說明的根據(jù)本發(fā)明的其它實施例的半導體器件與前述的根據(jù)本發(fā)明的實施例的半導體器件(圖1的100)的不同點在于，具有如下結構還包括附加的第一半導體芯片llOaa。附加的第一半導體芯片IlOaa可以具有與第一半導體芯片IlOa類似的結構。但是，附加的第一半導體芯片IlOaa與第一半導體芯片IlOa不同之處在于，穿透電極Ilfea 都具有相同的突出高度。附加的第一半導體芯片IlOaa可以通過穿透電極115aa堆疊在第一和第二穿透電極115a、lMb的一端上來與其電連接，所述一端與電連接至第二和第三半導體芯片120、130的第一和第二穿透電極115a、11 的另一端相對。在第一半導體芯片IlOa和附加的第一半導體芯片IlOaa為存儲器器件的情況下， 可以實現(xiàn)半導體器件的高容量化。參照圖7所說明的根據(jù)本發(fā)明的其它實施例的半導體器件與前述的根據(jù)本發(fā)明的實施例的半導體器件(圖1的100)不同點在于，具有如下結構第一半導體芯片IlOa還包括第三穿透電極115c。第三穿透電極115c設置在比第二穿透電極11 距第一半導體芯片IlOa的中央更遠的距離處，并且可以具有比第二穿透電極11 的第二突出高度更大的第三突出高度。 其結果，第一半導體芯片IlOa可以具有如下穿透電極結構從其中央越接近邊緣，突出高度越高。第四半導體芯片140以與第三穿透電極115c電連接。第四半導體芯片140可以通過設置在第四半導體芯片140上的焊墊142來與第三穿透電極115c電連接。第四半導體芯片140的平面面積可以比第三半導體芯片130的平面面積大。在第三和第四半導體芯片130、140之間可以存在用于它們之間的粘接的粘合材料層135。在第四半導體芯片140為具有與第一至第三半導體芯片110a、120、130不同的大小以及功能的器件的情況下，可以實現(xiàn)半導體器件的高集成化以及多功能化。圖8是用于說明根據(jù)本發(fā)明的另外其它實施例的半導體器件的截面圖。在圖8 中，通過前述的本發(fā)明的實施例所說明的結構要素使用相同的附圖標記，省略對其的詳細說明。參照圖8所說明的根據(jù)本發(fā)明的其它實施例的半導體器件與前述的根據(jù)本發(fā)明的實施例的半導體器件(圖1的100)的不同點在于，具有如下結構第一半導體芯片IlOa 包括具有相同突出高度的穿透電極115。第一半導體芯片IlOa的穿透電極115都具有相同的突出高度。但是，在位于距第一半導體芯片IlOa的中央更遠的距離處的穿透電極115上附加設置了凸塊115ab，因此在與第一半導體芯片IlOa的中央鄰近的穿透電極115和位于距第一半導體芯片IlOa的中央更遠的距離處的附加了凸塊115ab的穿透電極115之間產生突出高度之差。由此，第二半導體芯片120可以與鄰近第一半導體芯片IlOa的中央的具有小的突出高度的穿透電極115 電連接，而第三半導體芯片130可以與位于距第一半導體芯片IlOa的中央更遠的距離處的具有大的突出高度的附加了凸塊115ab的穿透電極115電連接。圖9至圖11是表示根據(jù)本發(fā)明的實施例的半導體封裝件的截面圖。參照圖9，半導體封裝件200a包括半導體器件100、配線板210、連接端子220s以及模塑層230。參照圖1所說明的實施例可以應用于半導體器件100。半導體器件100包括第一半導體芯片110a，其包括具有第一突出高度的第一穿透電極11 以及具有比第一突出高度高的第二突出高度的第二穿透電極11 ；第二半導體芯片120，其與第一穿透電極11 電連接；以及第三半導體芯片130，其與第二穿透電極11 電連接。配線板210可以包括連接至其內部的電路圖案(未圖示)的上部面的焊盤212以及下部面的球焊盤214。半導體器件100可以安裝在配線板210的上部面上。配線板210 可以是印刷電路板。配線板210的焊盤212與半導體器件100的第一半導體芯片IlOa的第一和第二穿透電極llfe、115b電連接。在配線板210的球焊盤214上可以設置用于與外部電路電連接的焊球216。在半導體器件100中，第一和第二穿透電極115a、115b的一端可以通過連接端子 220s與配線板210的焊盤212連接，所述一端與電連接至第二和第三半導體芯片120、130 的第一和第二穿透電極115a、lMb的另一端相對。即，半導體器件100以倒裝芯片(F/C) 方式安裝在配線板210的上部面上。連接端子220s可以是從由導電凸塊、焊球、導電隔板、 引腳網(wǎng)格陣列(PGA)以及它們的組合構成的組中選擇的一個。模塑層230可以覆蓋配線板210的上部面以及半導體器件100。模塑層230可以包括環(huán)氧模塑料(EMC)。雖未圖示，但還可以包括底部填充物質(參照圖4的150)，所述底部填充物質在覆蓋第二和第三半導體芯片120、130的側面的同時，填充第一半導體芯片IlOa和與其電連接的第二和第三半導體芯片120、130之間。參照圖10，半導體封裝件200b包括半導體器件100、配線板210、焊線220w以及模塑層230。為了說明的便利，省略對與圖9相同的結構的詳細說明，重點說明不同點。半導體器件100可以以粘合材料層215為媒介安裝在配線板210的上部面上。即， 采用的是半導體器件100的第三半導體芯片130的第二面以粘合材料層215為媒介粘接在配線板210上的方式。配線板210的焊盤212與半導體器件100的第一半導體芯片IlOa的第一和第二穿透電極llfe、115b電連接。在半導體器件100中，第一和第二穿透電極life、 115b的一端可以通過焊線220w與配線板210的焊盤212連接，所述一端與電連接至第二和第三半導體芯片120、130的第一和第二穿透電極115a、11 的另一端相對。參照圖11，半導體封裝件200c包括半導體器件100、配線板210、連接端子(未圖示)以及模塑層230。為了說明的便利，省略對與圖9相同的結構的詳細說明，重點說明不同點。第二和第三半導體芯片120、130可以具有各自的穿透電極124、134。第二半導體芯片120的穿透電極124可以與第一半導體芯片IlOa的第一穿透電極11 電連接，而第三半導體芯片130的穿透電極134可以與第一半導體芯片IlOa的第二穿透電極11 電連接。第二半導體芯片120的穿透電極124與第三半導體芯片130的焊盤131連接，可以將第二半導體芯片120和第三半導體芯片130之間彼此電連接。這是因為設置在第三半導體芯片130內部的配線圖案(未圖示)將第三半導體芯片130的焊盤131和穿透電極134 彼此電連接。在第二半導體芯片120的穿透電極124的一端和與其電連接的第三半導體芯片130的焊盤131的一端之間還可以設置連接端子(圖9的220s)。在半導體器件100中，第三半導體芯片130的穿透電極134的一端可以與配線板 210的焊盤212連接，所述一端面對電連接至第一半導體芯片IlOa的穿透電極134的另一端。在第三半導體芯片130的穿透電極134的所述一端和配線板210的焊盤212之間還可以設置連接端子(圖9的220s)。S卩，半導體器件100以倒裝芯片的方式安裝在配線板210 的上部面上。圖12是表示根據(jù)本發(fā)明的實施例的封裝件模塊700的平面圖。參照圖12，封裝件模塊700可以包括具備外部連接端子708的模塊襯底702、安裝在模塊襯底702上的半導體芯片704以及QFP (四側引腳扁平封裝)的半導體封裝件706。 半導體芯片704以及/或者半導體封裝件706可以包括根據(jù)本發(fā)明的實施例的半導體器件。封裝件模塊700可以通過外部連接端子708與外部電子裝置連接。圖13是表示根據(jù)本發(fā)明的實施例的存儲卡800的概要圖。參照圖13，存儲卡800可以在外殼810內包括控制器820和存儲器830?？刂破?820和存儲器830可以交換電信號。例如，根據(jù)控制器820的命令，存儲器830和控制器820 可以發(fā)送和接收數(shù)據(jù)。由此，存儲卡800可以向存儲器830存儲數(shù)據(jù)或者從存儲器830向外部輸出數(shù)據(jù)?？刂破?20以及/或者存儲器830可以包括根據(jù)本發(fā)明的實施例的半導體器件或者半導體封裝件中的至少一個。例如，控制器820可以包括系統(tǒng)級封裝(圖9的200a、圖 10的200b或者圖11的200c)，存儲器830可以包括多芯片封裝(包括如圖6所示的堆疊第一半導體芯片IlOa和IlOaa的半導體器件的封裝件)。或者，控制器820以及/或者存儲器830可以以堆疊型封裝件(堆疊如圖9的200a或者/以及圖10的200b那樣的封裝件的封裝件)來提供。這種存儲卡800可以用作多種便攜用設備的數(shù)據(jù)存儲介質。例如， 存儲卡800可以包括多媒體卡(MMC)或者安全數(shù)字(SD)卡。圖14是表示根據(jù)本發(fā)明的實施例的電子系統(tǒng)900的框圖。參照圖14，電子系統(tǒng)900可以包括至少一個根據(jù)本發(fā)明的實施例的半導體器件或者半導體封裝件。電子系統(tǒng)900可以包括移動設備或計算機等。例如，電子系統(tǒng)900可以包括存儲器系統(tǒng)912、處理器914、隨機存取存儲器916，以及用戶接口 918，它們可以利用總線920來互相進行數(shù)據(jù)通信。處理器914可以起到執(zhí)行程序并控制電子系統(tǒng)900的作用。隨機存取存儲器916可以用作處理器914的操作存儲器。例如，處理器914以及隨機存取存儲器916可以分別包括根據(jù)本發(fā)明的實施例的半導體器件或者半導體封裝件。或者，處理器914和隨機存取存儲器916可以包括在一個封裝內。用戶接口 918可以用于向電子系統(tǒng)900輸入數(shù)據(jù)或者從電子系統(tǒng)900輸出數(shù)據(jù)。存儲器系統(tǒng)912可以存儲用于處理器914 的操作的代碼、被處理器914處理的數(shù)據(jù)或者從外部輸入的數(shù)據(jù)。存儲器系統(tǒng)912可以包括控制器以及存儲器，可以與圖13的存儲卡800實質上相同地構成。電子系統(tǒng)(圖14的900)可以適用于多種電子設備的電子控制裝置中。圖15圖示了電子系統(tǒng)(圖14的900)適用于便攜式電話1000的例子。除此之外，電子系統(tǒng)(圖14 的900)可以適用于筆記本電腦、MP3播放器、導航儀、固態(tài)硬盤(SSD)、汽車或者家電產品中。以上參照

了本發(fā)明的實施例，但是在本發(fā)明所屬的技術領域中具有普通知識的技術人員應該理解能夠在不變更技術思想或必要特征的情況下以不同的具體方式來實施本發(fā)明。因此，應當理解以上記述的實施例中都用于例示而不用于限定。附圖標記說明100 半導體器件；110 襯底；110a、110aa、120、130、140 半導體芯片；111 絕緣層；112a、112b、112c 光致抗蝕劑圖案；114a、114al、114b、114bl 通孔；115、115a、115al、 115aa、115b、115bl、115c、124、134 穿透電極；115ab 凸塊；116 集成電路；122、132、142 焊墊；125,135,215 粘合材料層；131,212 焊盤；150 底部填充物質；200a,200b,200c 半導體封裝件；210 配線板；214 球焊盤；216 焊球；220s 連接端子；220w 焊線；230 模塑層；700 封裝件模塊；702 模塊襯底；704 半導體芯片；706 半導體封裝件；708 外部連接端子；800 存儲卡；810 外殼；820 控制器；830 存儲器；900 電子系統(tǒng)；912 存儲器系統(tǒng)；914 處理器；916 隨機存取存儲器；918 用戶接口 ；920 總線；1000 便攜式電話。
權利要求
1.一種半導體器件，包括第一半導體芯片，所述第一半導體芯片包括穿透其至少一部分的第一穿透電極和第二穿透電極，第一穿透電極具有第一突出高度且第二穿透電極具有與所述第一突出高度不同的第二突出高度。
2.如權利要求1所述的半導體器件，其特征在于， 所述第二突出高度大于所述第一突出高度。
3.如權利要求2所述的半導體器件，其特征在于，所述第二穿透電極設置在比所述第一穿透電極距所述第一半導體芯片的中央更遠的距離處。
4.如權利要求2所述的半導體器件，其特征在于， 所述第二穿透電極具有寬于所述第一穿透電極的寬度。
5.如權利要求2所述的半導體器件，其特征在于，還包括 與所述第一穿透電極電連接的第二半導體芯片；以及與所述第二穿透電極電連接的第三半導體芯片。
6.如權利要求5所述的半導體器件，其特征在于，所述第三半導體芯片的平面面積大于所述第二半導體芯片的平面面積。
7.如權利要求5所述的半導體器件，其特征在于，還包括置于所述第二半導體芯片和所述第三半導體芯片之間的粘合材料層。
8.如權利要求5所述的半導體器件，其特征在于，所述第一至第三半導體芯片是非易失性存儲器器件、動態(tài)隨機存取存儲器器件以及邏輯器件中的相互不同的器件。
9.如權利要求1所述的半導體器件，其特征在于，所述第一半導體芯片還包括第三穿透電極，其具有大于所述第二突出高度的第三突出尚度。
10.如權利要求9所述的半導體器件，其特征在于，所述第三穿透電極設置在比所述第二穿透電極距所述第一半導體芯片的中央更遠的距離處。
11.如權利要求9所述的半導體器件，其特征在于， 還包括與所述第三穿透電極電連接的第四半導體芯片。
12.如權利要求11所述的半導體器件，其特征在于，所述第四半導體芯片的平面面積大于所述第三半導體芯片的平面面積。
13.一種半導體封裝件，其特征在于，包括配線板，其具有設置在第一面上的焊盤和設置在與所述第一面相對的第二面上的球焊盤；以及半導體器件，其安裝在所述配線板的第一面上， 其中，所述半導體器件包括第一半導體芯片，其包括穿透其至少一部分的第一穿透電極和第二穿透電極，所述第一穿透電極具有第一高度，所述第二穿透電極具有高于所述第一突出高度的第二突出高度；第二半導體芯片，其與所述第一穿透電極電連接；以及第三半導體芯片，其與所述第二穿透電極電連接，所述第一和第二穿透電極的一端與所述配線板的焊盤電連接，所述一端與電連接至所述第二和第三半導體芯片的所述第一和第二穿透電極的另一端相對。
14.如權利要求13所述的半導體封裝件，其特征在于， 還包括設置在所述配線板的球焊盤上的焊球。
15.如權利要求13所述的半導體封裝件，其特征在于，所述第一和第二穿透電極的所述一端通過連接端子與所述配線板的焊盤電連接。
16.如權利要求13所述的半導體封裝件，其特征在于，所述第一和第二穿透電極的所述一端通過焊線與所述配線板的焊盤電連接。
17.一種半導體器件的制造方法，其特征在于，包括以下步驟 形成穿透第一半導體芯片的至少一部分的第一和第二穿透電極； 將第二半導體芯片與所述第一穿透電極電連接；以及將第三半導體芯片與所述第二穿透電極電連接，其中，所述第一穿透電極具有第一突出高度，所述第二穿透電極具有第二突出高度，所述第二突出高度與所述第一突出高度不同。
18.如權利要求17所述的半導體器件的制造方法，其特征在于， 所述第二突出高度大于所述第一突出高度。
19.如權利要求18所述的半導體器件的制造方法，其特征在于，所述第二穿透電極被形成在比所述第一穿透電極距所述第一半導體芯片的中央更遠的距離處。
20.如權利要求17所述的半導體器件的制造方法，其特征在于，形成穿透所述第一半導體芯片的至少一部分的第一和第二穿透電極的步驟包括 制備具有第一面和與所述第一面相對的第二面的襯底；形成暴露所述襯底的第一面的將要形成第一通孔的部分的第一光致抗蝕劑圖案； 通過以所述第一光致抗蝕劑圖案為掩模的刻蝕工藝來形成第一深度的第一通孔； 去除所述第一光致抗蝕劑圖案；形成暴露所述襯底的第一面的將要形成第二通孔的部分的第二光致抗蝕劑圖案； 通過以所述第二光致抗蝕劑圖案為掩模的刻蝕工藝來形成與所述第一深度不同的第二深度的第二通孔；去除所述第二光致抗蝕劑圖案；形成分別填充所述第一和第二通孔的第一和第二穿透電極；以及從所述襯底的第二面去除所述襯底的一部分來暴露所述第一和第二穿透電極。
21.如權利要求17所述的半導體器件的制造方法，其特征在于，形成穿透所述第一半導體芯片的至少一部分的第一和第二穿透電極的步驟包括 制備具有第一面和與所述第一面相對的第二面的襯底；形成暴露所述襯底的第一面的將要形成第一和第二通孔的部分的光致抗蝕劑圖案； 通過以所述光致抗蝕劑圖案為掩模的刻蝕工藝來形成所述第一和第二通孔； 去除所述光致抗蝕劑圖案；形成分別填充所述第一和第二通孔的第一和第二穿透電極；以及從所述襯底的第二面去除所述襯底的一部分來暴露所述第一和第二穿透電極， 其中，所述光致抗蝕劑圖案具有暴露所述襯底的第一面的將要形成所述第一通孔的部分的第一開口和暴露所述襯底的第一面的將要形成所述第二通孔的部分的第二開口，所述第一和第二開口的寬度彼此不同。
22.如權利要求21所述的半導體器件的制造方法，其特征在于， 所述第二通孔被形成為具有寬于所述第一通孔的寬度。
23.如權利要求22所述的半導體器件的制造方法，其特征在于，所述第二通孔被形成在比所述第一通孔距所述第一半導體芯片的中央更遠的距離處。
24.如權利要求17所述的半導體器件的制造方法，其特征在于，所述第三半導體芯片的平面面積大于所述第二半導體芯片的平面面積。
25.如權利要求17所述的半導體器件的制造方法，其特征在于，將所述第二和第三半導體芯片分別與所述第一和第二穿透電極電連接的步驟包括 將所述第二半導體芯片的焊墊與所述第一穿透電極電連接；在所述第二半導體芯片的第二面上形成粘合材料層，其中所述第二半導體芯片的第二面與設置了所述焊墊的第一面相對；以及將所述第三半導體芯片的焊墊與所述第二穿透電極電連接，其中，所述第三半導體芯片的設置了焊墊的第一面通過所述粘合材料層與所述第二半導體芯片的第二面粘接。
26.如權利要求17所述的半導體器件的制造方法，其特征在于，將所述第二和第三半導體芯片分別與所述第一和第二穿透電極電連接的步驟包括 在所述第三半導體芯片的設置了焊墊的第一面上，以不覆蓋所述焊墊的方式形成粘合材料層；將所述第二半導體芯片安裝在所述粘合材料層上，使得所述第二半導體芯片的與設置了焊墊的第一面相對的第二面朝向所述粘合材料層；以及將所述第二和第三半導體芯片的焊墊同時分別與所述第一和第二穿透電極電連接，其中，在所述第三半導體芯片上安裝了所述第二半導體芯片。
27.如權利要求17所述的半導體器件的制造方法，其特征在于，還包括 形成穿透所述第一半導體芯片的第三穿透電極；以及 將第四半導體芯片與所述第三穿透電極電連接， 其中，所述第三穿透電極大于所述第一和第二突出高度。
28.如權利要求27所述的半導體器件的制造方法，其特征在于，所述第四半導體芯片的平面面積大于所述第三半導體芯片的平面面積。
29.如權利要求27所述的半導體器件的制造方法，其特征在于， 將所述第四半導體芯片與所述第三穿透電極電連接的步驟包括 將所述第四半導體芯片的焊墊與所述第三穿透電極電連接，其中，所述第四半導體芯片的設置了焊墊的第一面和所述第三半導體芯片的與設置了焊墊的第一面相對的第二面通過粘合材料層來粘接。
全文摘要
本發(fā)明提供一種半導體器件及其制造方法。該半導體器件包括第一半導體芯片，其包括穿透其至少一部分的第一穿透電極和第二穿透電極，第一穿透電極具有第一突出高度，第二穿透電極具有高于第一突出高度的第二突出高度；第二半導體芯片，其與第一穿透電極電連接；以及第三半導體芯片，其與第二穿透電極電連接。
文檔編號H01L23/522GK102456663SQ20111030978
公開日2012年5月16日 申請日期2011年10月13日 優(yōu)先權日2010年10月14日
發(fā)明者宋昊建, 李忠善, 李鎬珍, 鄭世泳 申請人:三星電子株式會社