專利名稱：一種半導(dǎo)體結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種半導(dǎo)體結(jié)構(gòu)及其制造方法。
背景技術(shù)：
在半導(dǎo)體技術(shù)中，圍繞如何實現(xiàn)全耗盡型器件的整體構(gòu)思，研發(fā)的重心轉(zhuǎn)向立體型器件結(jié)構(gòu)。當前，立體型器件結(jié)構(gòu)已出現(xiàn)雙鰭型半導(dǎo)體結(jié)構(gòu)，S卩，在半導(dǎo)體襯底上形成兩個并行的半導(dǎo)體鰭片，在每個半導(dǎo)體鰭片的兩端分別接有各自的源/漏區(qū)，每個半導(dǎo)體鰭片的外側(cè)側(cè)壁存在各自的前柵，以及兩個半導(dǎo)體鰭片之間存在用于調(diào)節(jié)閾值電壓的背柵。在半導(dǎo)體工藝中，降低半導(dǎo)體結(jié)構(gòu)的接觸電阻是提高半導(dǎo)體結(jié)構(gòu)性能的一種常用方式之一。因此，希望提出一種半導(dǎo)體結(jié)構(gòu)及其制造方法，可以有效地降低雙鰭型半導(dǎo)體結(jié)構(gòu)的接觸電阻，進而提高雙鰭型半導(dǎo)體結(jié)構(gòu)性能。

發(fā)明內(nèi)容
本發(fā)明提供了一種半導(dǎo)體結(jié)構(gòu)及其制造方法，通過在雙鰭型半導(dǎo)體結(jié)構(gòu)源/漏延伸區(qū)的表面形成接觸層，有效地減小了雙鰭型半導(dǎo)體結(jié)構(gòu)源/漏延伸區(qū)的接觸電阻，進而提高了雙鰭型半導(dǎo)體結(jié)構(gòu)的性能。根據(jù)本發(fā)明 的一個方面，提供了一種半導(dǎo)體結(jié)構(gòu)的制造方法，該制造方法包括a)提供襯底，在該襯底上形成并行的兩個半導(dǎo)體鰭片、以及用于形成源/漏區(qū)的源/漏結(jié)構(gòu)，其中，該源/漏結(jié)構(gòu)分別與所述兩個半導(dǎo)體鰭片的兩端相連接；b)形成柵介質(zhì)層以覆蓋所述襯底、所述兩個半導(dǎo)體鰭片以及所述源/漏結(jié)構(gòu)；c)形成相互分離的第一柵極、第二柵極以及第三柵極，其中，所述第一柵極和第二柵極分別位于所述兩個半導(dǎo)體鰭片背離的外側(cè)側(cè)壁的中間區(qū)域上，所述第三柵極位于所述兩個半導(dǎo)體鰭片相鄰的內(nèi)側(cè)側(cè)壁之間；d)在位于所述第一柵極和第二柵極兩側(cè)的半導(dǎo)體鰭片中形成源/漏延伸區(qū)、以及在所述源/漏結(jié)構(gòu)中形成源/漏區(qū)；e)在所述源/漏延伸區(qū)的側(cè)表面形成接觸層。根據(jù)本發(fā)明的另一個方面，還提供了一種半導(dǎo)體結(jié)構(gòu)，該半導(dǎo)體結(jié)構(gòu)包括襯底，包括半導(dǎo)體層以及位于該半導(dǎo)體層之上的絕緣層；兩個半導(dǎo)體鰭片，并行地位于該襯底之上；第一柵極和第二柵極，分別位于所述兩個半導(dǎo)體鰭片背離的外側(cè)側(cè)壁的中間區(qū)域上；第三柵極，位于所述兩個半導(dǎo)體鰭片相鄰的內(nèi)側(cè)側(cè)壁之間；源/漏區(qū)，位于分別與所述兩個半導(dǎo)體鰭片兩端相連接的源/漏結(jié)構(gòu)內(nèi)；源/漏延伸區(qū)，分別位于所述第一柵極和第二柵極兩側(cè)的半導(dǎo)體鰭片內(nèi)；柵介質(zhì)層，位于所述第一柵極、第二柵極、第三柵極與所述兩個半導(dǎo)體鰭片之間；以及接觸層，位于所述源/漏延伸區(qū)的側(cè)表面上。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點在雙鰭型半導(dǎo)體結(jié)構(gòu)源/漏延伸區(qū)的表面形成接觸層，有效地減小了雙鰭型半導(dǎo)體結(jié)構(gòu)源/漏延伸區(qū)的接觸電阻，進而提高了雙鰭型半導(dǎo)體結(jié)構(gòu)的性能。


通過閱讀參照以下附圖所作的對非限制性實施例所作的詳細描述，本發(fā)明的其它特征、目的和優(yōu)點將會變得更明顯。圖1為根據(jù)本發(fā)明的半導(dǎo)體結(jié)構(gòu)制造方法的流程圖；圖2 (a)和圖2 (b)分別為根據(jù)本發(fā)明一個實施例的絕緣體上硅襯底的立體示意圖以及俯視不意圖；圖3(a)和圖3(b)分別為根據(jù)本發(fā)明一個實施例的形成并行的半導(dǎo)體鰭片以及源/漏結(jié)構(gòu)的立體示意圖以及俯視示意圖；圖4(a)和圖4(b)分別為根據(jù)本發(fā)明一個實施例的形成柵介質(zhì)層后的立體示意圖以及俯視不意圖；圖5 (a)和圖5 (b)分別為根據(jù)本發(fā)明一個實施例的形成柵極材料層后的立體示意圖以及俯視不意圖；圖6(a)和圖6(b)分別為根據(jù)本發(fā)明一個實施例的形成柵極后的立體示意圖以及俯視不意圖；以及

圖7 (a)和圖7(b)分別為根據(jù)本發(fā)明一個實施例的在源/漏延伸區(qū)表面形成接觸層后的立體示意圖以及俯視示意圖。附圖中相同或相似的附圖標記代表相同或相似的部件。
具體實施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合附圖對本發(fā)明的實施例作詳細描述。下面詳細描述本發(fā)明的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，僅用于解釋本發(fā)明，而不能解釋為對本發(fā)明的限制。下文的公開提供了許多不同的實施例或例子用來實現(xiàn)本發(fā)明的不同結(jié)構(gòu)。為了簡化本發(fā)明的公開，下文中對特定例子的部件和設(shè)置進行描述。當然，它們僅僅為示例，并且目的不在于限制本發(fā)明。此外，本發(fā)明可以在不同例子中重復(fù)參考數(shù)字和/或字母。這種重復(fù)是為了簡化和清楚的目的，其本身不指示所討論各種實施例和/或設(shè)置之間的關(guān)系。此外，本發(fā)明提供了的各種特定的工藝和材料的例子，但是本領(lǐng)域普通技術(shù)人員可以意識到其他工藝的可應(yīng)用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的結(jié)構(gòu)可以包括第一和第二特征形成為直接接觸的實施例，也可以包括另外的特征形成在第一和第二特征之間的實施例，這樣第一和第二特征可能不是直接接觸，本文內(nèi)所述的各種結(jié)構(gòu)之間的相互關(guān)系包含由于工藝或制程的需要所作的必要的延展，如，術(shù)語“垂直”意指兩平面之間的夾角與90°之差在工藝或制程允許的范圍內(nèi)。本發(fā)明提供了一種半導(dǎo)體結(jié)構(gòu)的制造方法，如圖1所示。下面，將結(jié)合圖2(a)至圖7(b)通過本發(fā)明的一個實施例對圖1中形成半導(dǎo)體結(jié)構(gòu)的方法進行具體地描述。首先，執(zhí)行步驟S101，提供襯底，在該襯底上形成并行的兩個半導(dǎo)體鰭片、以及用于形成源/漏區(qū)的源/漏結(jié)構(gòu)，其中，該源/漏結(jié)構(gòu)分別與所述兩個半導(dǎo)體鰭片的兩端相連接。具體地，如圖2(a)和2(b)所示，提供襯底，所述襯底可以為絕緣體上硅(Silicon-On-1nsulator, SOI)襯底,也可以為體娃結(jié)構(gòu)上結(jié)合絕緣埋層和頂層半導(dǎo)體。下文中將以SOI襯底為例對本發(fā)明進行說明。SOI襯底包括第一半導(dǎo)體層100、位于該第一半導(dǎo)體層100之上的絕緣層200、以及位于該絕緣層200之上的第二半導(dǎo)體層300。其中，所述第一半導(dǎo)體層100為單晶硅，在其它實施例中，所述第一半導(dǎo)體層100還可以包括其他基本半導(dǎo)體，例如鍺?；蛘撸龅谝话雽?dǎo)體層100還可以包括化合物半導(dǎo)體，例如，碳化硅、砷化鎵、砷化銦或者磷化銦。典型地，所述第一半導(dǎo)體層100的厚度可以約為但不限于幾百微米,例如從O. 5mm-1. 5mm的厚度范圍。所述絕緣層200可以為二氧化硅、氮化硅或者其他任何適當?shù)慕^緣材料，典型地，所述絕緣層200的厚度范圍為200nm-300nm。所述第二半導(dǎo)體層300可以為所述第一半導(dǎo)體層100包括的半導(dǎo)體中的任何一種。在本實施例中，所述第二半導(dǎo)體層300為單晶硅。在其它實施例中，所述第二半導(dǎo)體層300還可以包括其他基本半導(dǎo)體或者化合物半導(dǎo)體。所述第二半導(dǎo)體層300的厚度范圍為50nm-100nm。優(yōu)選地，所述第二半導(dǎo)體層300的厚度等于將要在后續(xù)步驟中形成的半導(dǎo)體鰭片的高度。在下文中，以第二半導(dǎo)體層300是硅層為例對后續(xù)的半導(dǎo)體制造工藝進行描述。 如圖3(a)和3(b)所示，在所述硅層300上沉積掩膜(未示出)并對其進行構(gòu)圖，形成半導(dǎo)體鰭片圖案以及源/漏區(qū)圖案，以及暴露出后續(xù)制造工藝中所述硅層300待去除的區(qū)域，其中，所述掩膜可以是任何常規(guī)的掩膜，如利用常規(guī)技術(shù)容易構(gòu)圖的光致抗蝕劑掩膜或其他類似掩膜；構(gòu)圖后，利用如干法刻蝕和/或濕法刻蝕等工藝去除所述硅層300暴露的部分，以形成并行的兩個半導(dǎo)體鰭片(分別為第一半導(dǎo)體鰭片310和第二半導(dǎo)體鰭片320)、以及用于在后續(xù)工藝中形成源/漏區(qū)的源/漏結(jié)構(gòu)。其中，用于形成溝道的所述第一半導(dǎo)體鰭片310和第二半導(dǎo)體鰭片320比較薄，其厚度范圍為5nm-40nm，其高度的范圍為50nm-100nm,以第一半導(dǎo)體鰭片310為例,所述厚度指第一半導(dǎo)體鰭片310的外側(cè)側(cè)壁和內(nèi)側(cè)側(cè)壁之間的距離，所述高度指第一半導(dǎo)體鰭片310上表面與絕緣層200之間的距離。所述源/漏結(jié)構(gòu)分別與所述第一半導(dǎo)體鰭片310和第二半導(dǎo)體鰭片320的兩端相連接，且其厚度厚于所述第一半導(dǎo)體鰭片310和第二半導(dǎo)體鰭片320。如圖所示，與所述第一半導(dǎo)體鰭片310兩端相連接的為第一源/漏結(jié)構(gòu)311、312，與所述第二半導(dǎo)體鰭片320兩端相連接的為第二源/漏結(jié)構(gòu)321、322 ;去除保留在所述第一半導(dǎo)體鰭片310、第二半導(dǎo)體鰭片320、第一源/漏結(jié)構(gòu)311、312以及第二源/漏結(jié)構(gòu)321、322上表面的掩膜。接著，執(zhí)行步驟S102，形成柵介質(zhì)層400以覆蓋所述襯底、所述兩個半導(dǎo)體鰭片以及所述源/漏結(jié)構(gòu)。
具體地，如圖4(a)和4(b)所示，沉積柵介質(zhì)材料覆蓋整個半導(dǎo)體結(jié)構(gòu)，在所述第一半導(dǎo)體鰭片310、第二半導(dǎo)體鰭片320、第一源/漏結(jié)構(gòu)311、312以及第二源/漏結(jié)構(gòu)321、322的表面形成柵介質(zhì)層400。其中，所述柵介質(zhì)材料可以選用鉿基材料，如Hf02、HfSiO,HfSiON, HfTaO, HfTiO, HfZrO中的一種或其任意組合，或者，氧化鋁、氧化鑭、氧化鋯、氧化娃或氮氧化娃中的一種或其任意組合，及其與鉿基材料的組合，其厚度可以為2nm-3nm,如
2.5nm。在本實施例中，所述柵介質(zhì)層400為單層結(jié)構(gòu)，在其它實施例中，所述柵介質(zhì)層400也可以是多層結(jié)構(gòu)。執(zhí)行步驟S103，形成相互分離的第一柵極501、第二柵極502以及第三柵極503，其中，所述第一柵極501和第二柵極502分別位于所述兩個半導(dǎo)體鰭片背離的外側(cè)側(cè)壁的中間區(qū)域上，所述第三柵極503位于所述兩個半導(dǎo)體鰭片相鄰的內(nèi)側(cè)側(cè)壁之間。具體地，首先，在所述柵介質(zhì)層400之上沉積柵極材料層500，覆蓋所述襯底、第一半導(dǎo)體鰭片310、第二半導(dǎo)體鰭片320、第一源/漏結(jié)構(gòu)311、312以及第二源/漏結(jié)構(gòu)321、322，其中，所述柵極材料層5 00可以為多晶硅，也可以為金屬。然后，平坦化所述柵極材料層500，直至暴露所述第一半導(dǎo)體鰭片310、第二半導(dǎo)體鰭片320、第一源/漏結(jié)構(gòu)311、312以及第二源/漏結(jié)構(gòu)321、322的上表面，如圖5 (a)、和5 (b)所示，此時，所述柵極材料層500的上表面與所述第一半導(dǎo)體鰭片310、第二半導(dǎo)體鰭片320、第一源/漏結(jié)構(gòu)311、312、第二源/漏結(jié)構(gòu)321、322以及柵介質(zhì)層400的上表面齊平(本文件內(nèi)，術(shù)語“齊平”意指兩者之間的高度差在工藝誤差允許的范圍內(nèi))。接著，沉積掩膜(未示出)覆蓋所述第一半導(dǎo)體鰭片310、第二半導(dǎo)體鰭片320、第一源/漏結(jié)構(gòu)311、312、第二源/漏結(jié)構(gòu)321、322、柵介質(zhì)層400以及柵極材料層500，并對該掩膜進行構(gòu)圖，然后利用該掩膜、以及以絕緣層200為停止層，選擇性地刻蝕所述柵極材料層500，部分去除柵極材料層500，如圖6 (a)和6 (b)所示，形成相互分離的第一柵極501、第二柵極502以及第三柵極503，其中，所述第一柵極501位于所述第一半導(dǎo)體鰭片310外側(cè)側(cè)壁的中間區(qū)域上、并沿垂直于所述第一半導(dǎo)體鰭片310外側(cè)側(cè)壁的方向向外延伸，所述第二柵極502位于所述第二半導(dǎo)體鰭片320外側(cè)側(cè)壁的中間區(qū)域上、并沿垂直于所述第二半導(dǎo)體鰭片320外側(cè)側(cè)壁的方向向外延伸。位于所述第一柵極501兩側(cè)的第一半導(dǎo)體鰭片310、以及位于所述第二柵極502兩側(cè)的第二半導(dǎo)體鰭片320在后續(xù)的步驟中將用于形成源/漏延伸區(qū)。所述第三柵極503，位于所述第一半導(dǎo)體鰭片310和第二半導(dǎo)體鰭片320相鄰的內(nèi)側(cè)側(cè)壁之間，用于調(diào)整半導(dǎo)體結(jié)構(gòu)的閾值電壓。最后，去除所述掩膜。對于本發(fā)明的其他實施例來說，第一柵極501、第二柵極502和第三柵極503只需要相互隔離開，但形狀并不局限于圖6(a)所示，例如第三柵極503也可以向兩側(cè)延伸，只要與第一柵極501和第二柵極502隔離即可。執(zhí)行步驟S104，在位于所述第一柵極501和第二柵極502兩側(cè)的半導(dǎo)體鰭片中形成源/漏延伸區(qū)、以及在所述源/漏結(jié)構(gòu)中形成源/漏區(qū)。具體地，首先，形成掩膜層(未示出)，并對其進行構(gòu)圖，暴露出第一源/漏結(jié)構(gòu)311、312和第二源/漏結(jié)構(gòu)321、322，以及第一半導(dǎo)體鰭片310位于所述第一柵極501兩側(cè)的區(qū)域和第二半導(dǎo)體鰭片320位于所述第二柵極502兩側(cè)的區(qū)域。接著對暴露的區(qū)域進行輕摻雜，注入摻雜濃度較低的P型或N型摻雜物或雜質(zhì)，以形成源/漏延伸區(qū)。對于P型器件，源/漏延伸區(qū)的雜質(zhì)可以是B或In ;對于N型器件，源/漏延伸區(qū)的雜質(zhì)可以是P或As。所述掩膜層在形成源/漏延伸區(qū)之后被去除。然后，形成另一掩膜層(未示出)，并對其進行構(gòu)圖，覆蓋第一柵極501、第二柵極502、第三柵極503、第一半導(dǎo)體鰭片310以及第二半導(dǎo)體鰭片320，暴露出和所述第一半導(dǎo)體鰭片310兩端相連接的第一源/漏結(jié)構(gòu)311、312，以及和所述第二半導(dǎo)體鰭片320兩端相連接的第二源/漏結(jié)構(gòu)321、322，接著對所述第一源/漏結(jié)構(gòu)311、312和第二源/漏結(jié)構(gòu)321、322進行重摻雜，注入摻雜濃度較高的P型或N型摻雜物或雜質(zhì)，以形成源/漏區(qū)。對于PMOS來說，源/漏區(qū)可以為P型摻雜；對于NMOS來說，源/漏區(qū)可以為N型摻雜。源/漏區(qū)形成后，去除所述掩膜層。對于本發(fā)明的其他實施例，在進行源/漏區(qū)或源/漏延伸區(qū)的離子摻雜時，如果第一柵極501、第二柵極502和第三柵極503是由多晶硅材料形成的，也可以不利用掩膜而直接進行注入摻雜。對所述半導(dǎo)體結(jié)構(gòu)進行退火，以激活源/漏區(qū)以及源/漏延伸區(qū)中的摻雜，退火可以采用包括快速退火、尖峰退火等其他合適的方法形成。在其它實施例中，也可以先形成源/漏延伸區(qū)，再形成源/漏區(qū)。最后，執(zhí)行步驟S105，在所述源/漏延伸區(qū)的側(cè)表面形成接觸層600。具體地，選擇性去除位于源/漏延伸區(qū)以及源/漏區(qū)側(cè)表面的柵介質(zhì)層400，保留位于所述第一柵極501、第二柵極502以及第三柵極503與所述兩個半導(dǎo)體鰭片之間的柵介質(zhì)層400 ;形成掩膜層覆蓋所述第一柵極501、第二柵極502、第三柵極503、源/漏區(qū)的上表面和側(cè)表面，以覆蓋所述兩個半導(dǎo)體鰭片的上表面，僅暴露所述源/漏延伸區(qū)的側(cè)表面；通過傾斜濺鍍在所述源/漏延伸區(qū)的側(cè)表面形成金屬層，由于所述半導(dǎo)體鰭片的厚度較薄，所以，所述金屬層不宜太厚， 其厚度優(yōu)選小于4nm，所述金屬層的材料優(yōu)選包括Co、N1、NiPt中的一種或其任意組合，其中，如果所述金屬層的材料為NiPt，則NiPt中Pt的含量優(yōu)選小于5%。執(zhí)行退火操作，使所述金屬層與所述源/漏延伸區(qū)側(cè)表面反應(yīng)，形成接觸層600。在本實施例中，所述接觸層600為金屬硅化物層600，其包括CoSi2、NiSi或者Ni (Pt) Si2_y中的一種或其任意組合，其厚度小于8nm。最后，去除未反應(yīng)的所述金屬層、以及掩膜層。需要說明的是，當金屬層的材料為Co、N1、NiPt (Pt的含量小于5% )中的一種或其任意組合、且其厚度較薄的時候，反應(yīng)后生成的所述金屬硅化物層600具有熱穩(wěn)定性，在高溫下(例如850°C)仍可保持較低的電阻，所以即使后續(xù)工藝中存在高溫處理，所述金屬硅化物層600的電阻也不會升高，從而利于防止半導(dǎo)體結(jié)構(gòu)性能的下降。執(zhí)行了上述步驟后，在雙鰭型半導(dǎo)體結(jié)構(gòu)源/漏延伸區(qū)的表面形成接觸層，可以有效地減小雙鰭型半導(dǎo)體結(jié)構(gòu)源/漏延伸區(qū)的接觸電阻，進而提高雙鰭型半導(dǎo)體結(jié)構(gòu)的性能。此外，通過選擇沉積金屬層的材料以及厚度，可以使反應(yīng)后的金屬硅化物層具有一定的熱穩(wěn)定性，從而防止雙鰭型半導(dǎo)體結(jié)構(gòu)在高溫處理中性能的下降。相應(yīng)地，本發(fā)明還提供了一種半導(dǎo)體結(jié)構(gòu)，如圖7(a)和7(b)所示，該半導(dǎo)體結(jié)構(gòu)包括襯底，包括半導(dǎo)體層100以及位于該半導(dǎo)體層100之上的絕緣層200 ;兩個半導(dǎo)體鰭片，并行地位于該襯底之上；第一柵極501和第二柵極502，分別位于所述兩個半導(dǎo)體鰭片背離的外側(cè)側(cè)壁的中間區(qū)域上；第三柵極503，位于所述兩個半導(dǎo)體鰭片相鄰的內(nèi)側(cè)側(cè)壁之間；源/漏區(qū)，位于分別與所述兩個半導(dǎo)體鰭片兩端相連接的源/漏結(jié)構(gòu)內(nèi)；源/漏延伸區(qū)，分別位于所述第一柵極501和第二柵極502兩側(cè)的半導(dǎo)體鰭片內(nèi)；柵介質(zhì)層400，位于所述第一柵極501、第二柵極502、第三柵極503與所述兩個半導(dǎo)體鰭片之間；接觸層600，位于所述源/漏延伸區(qū)的側(cè)表面上。具體地，所述襯底包括半導(dǎo)體層100以及位于該半導(dǎo)體層100之上的絕緣層200，其中，所述半導(dǎo)體層100為單晶硅，在其它實施例中，所述半導(dǎo)體層100還可以包括其他基本半導(dǎo)體，例如鍺?；蛘?，所述半導(dǎo)體層100還可以包括化合物半導(dǎo)體，例如，碳化硅、砷化鎵、砷化銦或者磷化銦。典型地，所述半導(dǎo)體層100的厚度可以約為但不限于幾百微米，例如從O. 5mm-l. 5mm的厚度范圍。所述絕緣層200可以為二氧化硅、氮化硅或者其他任何適當?shù)慕^緣材料，典型地，所述絕緣層200的厚度范圍為200nm-300nm。所述兩個并行的半導(dǎo)體鰭片，即第一半導(dǎo)體鰭片310和第二半導(dǎo)體鰭片320位于所述襯底之上，用于形成溝道，其厚度比較薄，其厚度范圍為5nm-40nm，其高度的范圍為50nm-100nm,以第一半導(dǎo)體鰭片310為例,所述厚度指第一半導(dǎo)體鰭片310的外側(cè)側(cè)壁和內(nèi)側(cè)側(cè)壁之間的距離，所述高度指第一半導(dǎo)體鰭片310上表面與絕緣層200之間的距離。在本實施例中，所述第一半導(dǎo)體鰭片310和第二半導(dǎo)體鰭片320的材料為單晶硅。在其它實施例中，所述第一半導(dǎo)體鰭片310和/或第二半導(dǎo)體鰭片320還可以包括其他基本半導(dǎo)體或者化合物半導(dǎo)體。所述第一柵極501和第二柵極502，分別位于所述兩個半導(dǎo)體鰭片背離的外側(cè)側(cè)壁的中間區(qū)域上，即，所述第一柵極501位于所述第一半導(dǎo)體鰭片310外側(cè)側(cè)壁的中間區(qū)域上、并沿垂直于所述第一半導(dǎo)體鰭片310外側(cè)側(cè)壁的方向向外延伸，所述第二柵極502位于所述第二半導(dǎo)體鰭片320外側(cè)側(cè)壁的中間區(qū)域上、并沿垂直于所述第二半導(dǎo)體鰭片320外側(cè)側(cè)壁的方向向外延伸。所述第三柵極503，位于所述兩個半導(dǎo)體鰭片相鄰的內(nèi)側(cè)側(cè)壁之間。所述第一柵極501、第二柵極502以及第三柵極503之間相互分離。其中，所述第一柵極501、第二柵極502和/或第三柵極503的材料可以為多晶硅，也可以為金屬。所述柵介質(zhì)層400， 位于所述第一柵極501、第二柵極502、第三柵極503與所述兩個半導(dǎo)體鰭片之間，即所述第一柵極501與所述第一半導(dǎo)體鰭片310的外側(cè)側(cè)壁之間、所述第二柵極502與所述第二半導(dǎo)體鰭片320的外側(cè)側(cè)壁之間、以及所述第三柵極503與所述第一半導(dǎo)體鰭片310和第二半導(dǎo)體鰭片320的內(nèi)側(cè)側(cè)壁之間均存在所述柵介質(zhì)層400，該柵介質(zhì)層400將所述第一柵極501、第二柵極502、第三柵極503與所述第一半導(dǎo)體鰭片310和第二半導(dǎo)體鰭片320相隔離。其中，所述柵介質(zhì)層400的材料可以選用鉿基材料，如HfO2, HfSiO, HfSiON, HfTaO, HfTiO, HfZrO中的一種或其任意組合，或者，氧化鋁、氧化鑭、氧化鋯、氧化硅或氮氧化硅中的一種或其任意組合，及其與鉿基材料的組合，其厚度可以為2nm-3nm,如2. 5nm。所述柵介質(zhì)層400可以是單層結(jié)構(gòu),也可以是多層結(jié)構(gòu)。所述源/漏結(jié)構(gòu)，分別與所述第一半導(dǎo)體鰭片310和第二半導(dǎo)體鰭片320的兩端相連接，且其厚度厚于所述第一半導(dǎo)體鰭片310和第二半導(dǎo)體鰭片320。與所述第一半導(dǎo)體鰭片310兩端相連接的為第一源/漏結(jié)構(gòu)311、312，與所述第二半導(dǎo)體鰭片320兩端相連接的為第二源/漏結(jié)構(gòu)321、322。所述源/漏區(qū)分別位于所述第一源/漏結(jié)構(gòu)311、312和第二源/漏結(jié)構(gòu)321、322中。所述源/漏延伸區(qū)，分別位于所述第一柵極和第二柵極兩側(cè)的半導(dǎo)體鰭片內(nèi)。所述接觸層600，位于所述源/漏延伸區(qū)的側(cè)表面上。在本實施例中，所述接觸層600為金屬硅化物層600，其包括CoSi2、NiSi或者Ni (Pt) Si2_y中的一種或其任意組合，其厚度小于8nm。所述金屬娃化物層600具有熱穩(wěn)定性,在高溫下(例如850°C )仍可保持較低的電阻，所以即使后續(xù)工藝中存在高溫處理，所述金屬硅化物層600的電阻也不會升高，從而利于防止半導(dǎo)體結(jié)構(gòu)性能的下降。本發(fā)明所提供的具有雙鰭的半導(dǎo)體結(jié)構(gòu)，其源/漏延伸區(qū)的表面具有接觸層，可以有效地減小雙鰭型半導(dǎo)體結(jié)構(gòu)源/漏延伸區(qū)的接觸電阻，提高雙鰭型半導(dǎo)體結(jié)構(gòu)的性能。此外，所述接觸層具有一定的熱穩(wěn)定性，可以防止雙鰭型半導(dǎo)體結(jié)構(gòu)在高溫處理中性能的下降。雖然關(guān)于示例實施例及其優(yōu)點已經(jīng)詳細說明，應(yīng)當理解在不脫離本發(fā)明的精神和所附權(quán)利要求限定的保護范圍的情況下，可以對這些實施例進行各種變化、替換和修改。對于其他例子，本領(lǐng)域的普通技術(shù)人員應(yīng)當容易理解在保持本發(fā)明保護范圍內(nèi)的同時，工藝步驟的次序可以變化。此外，本發(fā)明的應(yīng)用范圍不局限于說明書中描述的特定實施例的工藝、機構(gòu)、制造、物質(zhì)組成、手段、方法及步驟。從本發(fā)明的公開內(nèi)容，作為本領(lǐng)域的普通技術(shù)人員將容易地理解，對于目前已存在或者以后即將開發(fā)出的工藝、機構(gòu)、制造、物質(zhì)組成、手段、方法或步驟，其中它們執(zhí)行與本發(fā)明描述的對應(yīng)實施例大體相同的功能或者獲得大體相同的結(jié)果，依照本發(fā)明可以對它們進行應(yīng)用。因此，本發(fā)明所附權(quán)利要求旨在將這些工藝、機構(gòu)、制造、物質(zhì)組成、手段、方法或步驟`包含在其保護范圍內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體結(jié)構(gòu)，該半導(dǎo)體結(jié)構(gòu)包括 襯底，包括半導(dǎo)體層(100)以及位于該半導(dǎo)體層(100)之上的絕緣層(200)； 兩個半導(dǎo)體鰭片，并行地位于該襯底之上； 第一柵極(501)和第二柵極(502)，分別位于所述兩個半導(dǎo)體鰭片背離的外側(cè)側(cè)壁的中間區(qū)域上； 第三柵極(503)，位于所述兩個半導(dǎo)體鰭片相鄰的內(nèi)側(cè)側(cè)壁之間； 源/漏區(qū)，位于分別與所述兩個半導(dǎo)體鰭片兩端相連接的源/漏結(jié)構(gòu)內(nèi)； 源/漏延伸區(qū)，分別位于所述第一柵極(501)和第二柵極(502)兩側(cè)的半導(dǎo)體鰭片內(nèi)；柵介質(zhì)層(400)，位于所述第一柵極(501)、第二柵極(502)、第三柵極(503)與所述兩個半導(dǎo)體鰭片之間；以及 接觸層(600)，位于所述源/漏延伸區(qū)的側(cè)表面上。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中 所述接觸層(600)包括CoSi2、NiSi或者Ni(Pt) Si2_y中的一種或其組合。
3.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體結(jié)構(gòu)，其中 所述接觸層(600)的厚度小于8nm。
4.一種半導(dǎo)體結(jié)構(gòu)的制造方法，該方法包括 a)提供襯底，在該襯底上形成并行的兩個半導(dǎo)體鰭片、以及用于形成源/漏區(qū)的源/漏結(jié)構(gòu)，其中，該源/漏結(jié)構(gòu)分別與所述兩個半導(dǎo)體鰭片的兩端相連接； b)形成柵介質(zhì)層(400)以覆蓋所述襯底、所述兩個半導(dǎo)體鰭片以及所述源/漏結(jié)構(gòu)； c)形成相互分離的第一柵極(501)、第二柵極(502)以及第三柵極(503)，其中，所述第一柵極(501)和第二柵極(502)分別位于所述兩個半導(dǎo)體鰭片背離的外側(cè)側(cè)壁的中間區(qū)域上，所述第三柵極(503)位于所述兩個半導(dǎo)體鰭片相鄰的內(nèi)側(cè)側(cè)壁之間； d)在位于所述第一柵極(501)和第二柵極(502)兩側(cè)的半導(dǎo)體鰭片中形成源/漏延伸區(qū)、以及在所述源/漏結(jié)構(gòu)中形成源/漏區(qū)； e)在所述源/漏延伸區(qū)的側(cè)表面形成接觸層￠00)。
5.根據(jù)權(quán)利要求4所述的制造方法，其中，所述步驟e)包括 去除位于所述源/漏延伸區(qū)側(cè)表面的柵介質(zhì)層(400)； 形成掩膜層覆蓋所述第一柵極(501)、第二柵極(502)、第三柵極(503)、源/漏區(qū)以及兩個半導(dǎo)體鰭片，暴露所述源/漏延伸區(qū)的側(cè)表面； 通過傾斜濺鍍在所述源/漏延伸區(qū)的側(cè)表面形成金屬層； 執(zhí)行退火操作，使所述金屬層與所述源/漏延伸區(qū)側(cè)表面反應(yīng)，形成接觸層￠00);以及 去除掩膜層以及未反應(yīng)的所述金屬層。
6.根據(jù)權(quán)利要求5所述的制造方法，其中 所述金屬層的材料包括Co、N1、NiPt中的一種或其組合。
7.根據(jù)權(quán)利要求6所述的制造方法，其中 如果所述金屬層的材料為NiPt，則NiPt中Pt的含量小于5%。
8.根據(jù)權(quán)利要求5所述的制造方法，其中 所述金屬層的厚度小于4nm。
9.根據(jù)權(quán)利要求4或5所述的制造方法，其中所述接觸層(600)包括CoSi2、NiSi或者Ni (Pt) Si2_y中的一種或其任意組合。
10.根據(jù)權(quán)利要求4或5所述的制造方法，其中所述接觸層(600)的厚度小于8nm。
11.根據(jù)權(quán)利要求4或5所述的制造方法，其中，所述步驟c)包括沉積柵極材料層(500)覆蓋所述襯底、所述兩個半導(dǎo)體鰭片以及所述源/漏結(jié)構(gòu)，平坦化該柵極材料層(500)直至暴露所述兩個半導(dǎo)體鰭片以及所述源/漏結(jié)構(gòu)；以及部分去除柵極材料層(500)，在所述兩個半導(dǎo)體鰭片背離的外側(cè)側(cè)壁上形成第一柵極(501)和第二柵極(502)，在所述兩個半導(dǎo)體鰭片相鄰的內(nèi)側(cè)側(cè)壁之間形成第三柵極 (503)，其中，所述第一柵極(501)和第二柵極(502)分別位于所述兩個半導(dǎo)體鰭片背離的外側(cè)側(cè)壁的中間區(qū)域上。
全文摘要
本發(fā)明提供了一種半導(dǎo)體結(jié)構(gòu)，包括襯底，包括半導(dǎo)體層以及位于該半導(dǎo)體層之上的絕緣層；兩個半導(dǎo)體鰭片，并行地位于該襯底之上；第一柵極和第二柵極，分別位于所述兩個半導(dǎo)體鰭片背離的外側(cè)側(cè)壁的中間區(qū)域上；第三柵極，位于所述兩個半導(dǎo)體鰭片相鄰的內(nèi)側(cè)側(cè)壁之間；源/漏區(qū)，位于分別與所述兩個半導(dǎo)體鰭片兩端相連接的源/漏結(jié)構(gòu)內(nèi)；源/漏延伸區(qū)，分別位于所述第一柵極和第二柵極兩側(cè)的半導(dǎo)體鰭片內(nèi)；柵介質(zhì)層，位于所述第一柵極、第二柵極、第三柵極與所述兩個半導(dǎo)體鰭片之間；接觸層，位于所述源/漏延伸區(qū)的側(cè)表面上。本發(fā)明還提供了一種半導(dǎo)體結(jié)構(gòu)的制造方法。本發(fā)明有效地減小了雙鰭型半導(dǎo)體結(jié)構(gòu)源/漏延伸區(qū)的接觸電阻，提高了性能。
文檔編號H01L29/08GK103050524SQ201110306988
公開日2013年4月17日 申請日期2011年10月11日 優(yōu)先權(quán)日2011年10月11日
發(fā)明者朱慧瓏, 尹海洲, 駱志炯 申請人:中國科學(xué)院微電子研究所, 北京北方微電子基地設(shè)備工藝研究中心有限責(zé)任公司