專利名稱：半導(dǎo)體器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件的制造方法，尤其涉及一種針對(duì)具有1/0(輸入/輸出)結(jié)構(gòu)，并且采用柵極最后形成工藝(Gate-Last)形成核心器件區(qū)域的柵極的半導(dǎo)體器件制造方法。
背景技術(shù)：
隨著半導(dǎo)體器件的集成度越來越高，半導(dǎo)體器件工作需要的電壓和電流不斷降低，晶體管開關(guān)的速度也隨之加快，隨之對(duì)半導(dǎo)體工藝各方面要求大幅提高?，F(xiàn)有技術(shù)工藝已經(jīng)將晶體管以及其他種類的半導(dǎo)體器件組成部分做到了幾個(gè)分子和原子的厚度，組成半導(dǎo)體的材料已經(jīng)達(dá)到了物理電氣特性的極限。
業(yè)界提出了比二氧化硅具有更高的介電常數(shù)和更好的場效應(yīng)特性的材料-高介電常數(shù)材料(High-K Material)，用以更好的分隔柵極和晶體管其他部分，大幅減少漏電量。同時(shí)，為了與高介電常數(shù)材料兼容，采用金屬材料代替原有多晶硅作為柵導(dǎo)電層材料， 從而形成了新的柵極結(jié)構(gòu)。金屬材料的柵極結(jié)構(gòu)在高溫退火工藝過程中，其功函數(shù)(Work Function)會(huì)發(fā)生大幅變化、導(dǎo)致柵極耗盡和RC延遲等問題影響半導(dǎo)體器件性能。為解決上述金屬材料的柵極結(jié)構(gòu)的問題，形成了柵極最后工藝(Gate-Last Process),即先形成多晶硅材料的虛設(shè)柵極，進(jìn)行源/漏注入及高溫退火工藝后，再去除虛設(shè)柵極多晶硅層，并沉積金屬材料，最終形成金屬柵極。
對(duì)于具有I/O(輸入/輸出)設(shè)備的半導(dǎo)體器件結(jié)構(gòu)通常包括核心器件區(qū)域和I/ O區(qū)域，為節(jié)約尺寸、提高性能，核心器件區(qū)域的柵極選擇金屬柵極-High K柵極結(jié)構(gòu)，而由于開啟電壓的要求，I/O區(qū)域的柵極仍然選擇使用多晶硅柵極。對(duì)于核心器件區(qū)域的半導(dǎo)體襯底中源/漏區(qū)和I/O區(qū)域上的多晶硅柵極根據(jù)電路設(shè)計(jì)，需要進(jìn)行電極引出，為提高電極引出性能，需要核心器件區(qū)域的半導(dǎo)體襯底中待引出的源/漏區(qū)與多晶 硅柵極上形成金屬硅化物層。在現(xiàn)有技術(shù)中，在形成源/漏區(qū)后即在待引出的源/漏區(qū)上形成金屬硅化物層， 而I/O區(qū)域上的多晶硅柵極在形成第一介質(zhì)層后形成另一金屬硅化物層?，F(xiàn)有技術(shù)不僅進(jìn)行了兩次金屬硅化物層的形成過程，增加了工藝時(shí)間和工藝成本，而且重復(fù)進(jìn)行了形成金屬硅化物層的高溫退火工藝，增加高溫對(duì)半導(dǎo)體器件的不良影響，降低了半導(dǎo)體器件的性能；此外，在形成通孔過程中，刻蝕工藝損傷金屬硅化物層，減小了金屬硅化物層的厚度，進(jìn)一步降低了半導(dǎo)體器件的性能。發(fā)明內(nèi)容
本發(fā)明的目的是提供一種半導(dǎo)體器件的制造方法，以提高采用柵極最后形成工藝 (Gate-Last)形成的并具有1/0(輸入/輸出)結(jié)構(gòu)的半導(dǎo)體器件的性能。
為解決上述問題，本發(fā)明提供。一種半導(dǎo)體器件的制造方法，包括
提供一包括核心器件區(qū)域和I/O區(qū)域的半導(dǎo)體襯底，在所述核心器件區(qū)域上形成有至少一個(gè)金屬柵極，在所述I/O區(qū)域上形成有至少一個(gè)多晶硅柵極，所述金屬柵極和多晶硅柵極兩側(cè)的半導(dǎo)體襯底上形成有第一介質(zhì)層；
在所述金屬柵極、多晶硅柵極和第一介質(zhì)層上形成氮化硅層；
在所述氮化硅層上形成第一圖案化光刻膠，并以所述第一圖案化光刻膠為掩膜刻蝕所述氮化硅層，以暴露出所述多晶硅柵極的表面，再去除所述第一圖案化光刻膠；
在所述氮化硅層和多晶硅柵極上形成第二圖案化光刻膠，并以所述第二圖案化光刻膠為掩膜刻蝕所述氮化硅層和第一介質(zhì)層，形成凹槽，所述凹槽暴露所述半導(dǎo)體襯底上待形成金屬硅化物層的區(qū)域，再去除所述第二圖案化光刻膠；同時(shí)在所述多晶硅柵極和所述半導(dǎo)體襯底的待形成金屬硅化物層的區(qū)域上形成金屬硅化物層；
在所述凹槽內(nèi)形成填充層；
在所述核心器件區(qū)域和I/O區(qū)域上形成第二介質(zhì)層。
進(jìn)一步的，在覆蓋所述第二介質(zhì)層的步驟之后，還包括
形成第三圖案化光刻膠，并以所述第三圖案化光刻膠為掩膜刻蝕所述第二介質(zhì)層，以形成通孔，再去除所述第三圖案化光刻膠和填充層；
在所述通孔內(nèi)形成金屬層。
進(jìn)一步的，所述金屬硅化物層的材質(zhì)為鎳硅化物、鈷硅化物、鎢硅化物、鈦硅化物以及鉭硅化物中的一種或其組合。
進(jìn)一步的，同時(shí)在所述多晶硅柵極和所述半導(dǎo)體襯底的待形成金屬硅化物層的區(qū)域上形成金屬硅化物層的步驟中，包括
利用化學(xué)氣相沉積或物理氣相沉積法，在所述多晶硅柵極和所述半導(dǎo)體襯底的待形成金屬硅化物層的區(qū)域上沉積金屬層；
進(jìn)行退火工藝。
進(jìn)一步的，所述退火工藝的溫度為500°C 800°C。
進(jìn)一步的，所述金屬娃化物層的厚度為60埃 150埃。
進(jìn)一步的，所述填充層的材質(zhì)為有機(jī)硅底部抗反射涂層或無機(jī)氧抗反射涂層。
進(jìn)一步的，所述核心器件區(qū)域的半導(dǎo)體襯底上形成有兩個(gè)金屬柵極，所述金屬柵極包括至少一個(gè)NFET金屬柵極和至少一個(gè)PFET金屬柵極。
進(jìn)一步的，所述第一介質(zhì)層和第二介質(zhì)層的材料為氧化硅、氮化硅或氮氧化硅中的一種或其組合。
相比于現(xiàn)有技術(shù)，本發(fā)明的所述半導(dǎo)體器件的制造方法，同時(shí)形成所述核心器件區(qū)域上的金屬硅化物層和I/o區(qū)域上的金屬硅化物層，從而減少一次退火工藝，進(jìn)而減小了高溫的退火工藝對(duì)半導(dǎo)體器件產(chǎn)生不利影響，同時(shí)節(jié)約了工藝步驟，降低了工藝成本。
進(jìn)一步的，形成填充層薄膜后，再進(jìn)行回刻蝕工藝，利用剩余的填充層薄膜填充所述凹槽，并且選擇有機(jī)硅底部抗反射涂層或無機(jī)氧抗反射涂層作為填充層薄膜的材料，即可在后續(xù)去除第三圖案化光刻膠的過程中一并去除填充層，能夠進(jìn)一步保護(hù)凹槽中金屬硅化層不被刻蝕損傷。


圖1為本發(fā)明一實(shí)施例中半導(dǎo)體器件的制造方法的流程示意圖。
圖2 圖15為本發(fā)明一實(shí)施例中半導(dǎo)體器件的制造過程中的結(jié)構(gòu)示意圖。
具體實(shí)施方式
為使本發(fā)明的內(nèi)容更加清楚易懂，以下結(jié)合說明書附圖，對(duì)本發(fā)明的內(nèi)容作進(jìn)一步說明。當(dāng)然本發(fā)明并不局限于該具體實(shí)施例，本領(lǐng)域內(nèi)的技術(shù)人員所熟知的一般替換也涵蓋在本發(fā)明的保護(hù)范圍內(nèi)。
其次，本發(fā)明利用示意圖進(jìn)行了詳細(xì)的表述，在詳述本發(fā)明實(shí)例時(shí)，為了便于說明，示意圖不依照一般比例局部放大，不應(yīng)以此作為對(duì)本發(fā)明的限定。
本發(fā)明的核心思想是本發(fā)明所述半導(dǎo)體器件的制造方法主要針對(duì)具有1/0(輸入/輸出)結(jié)構(gòu)，并且采用柵極最后形成工藝(Gate-Last)形成核心器件區(qū)域的柵極的半導(dǎo)體器件結(jié)構(gòu)。本發(fā)明所述半導(dǎo)體器件的制造方法相比于現(xiàn)有技術(shù)，同時(shí)形成所述核心器件區(qū)域上的金屬硅化物層和I/O區(qū)域上的金屬硅化物層，從而減少一次退火工藝，進(jìn)而減小高溫的退火工藝對(duì)半導(dǎo)體器件產(chǎn)生不利影響，同時(shí)節(jié)約了工藝步驟，降低了工藝成本。
圖1為本發(fā)明一實(shí)施例中半導(dǎo)體器件的制造方法的流程示意圖。如圖1所示，本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括
步驟SOl :提供一包括核心器件區(qū)域和I/O區(qū)域的半導(dǎo)體襯底，在所述核心器件區(qū)域上形成有至少一個(gè)金屬柵極，在所述I/o區(qū)域上形成有至少一個(gè)多晶硅柵極，所述金屬柵極和多晶硅柵極兩側(cè)的半導(dǎo)體襯底上形成有第一介質(zhì)層；
步驟S02 :在所述金屬柵極、多晶硅柵極和第一介質(zhì)層上形成氮化硅層；
步驟S03 :在所述氮化硅層上形成第一圖案化光刻膠，并以所述第一圖案化光刻膠為掩膜刻蝕所述氮化硅層，以暴露出所述多晶硅柵極的表面，再去除所述第一圖案化光刻膠；
步驟S04:在所述氮化硅層和多晶硅柵極上形成第二圖案化光刻膠，并以所述第二圖案化光刻膠為掩膜刻蝕所述氮化硅層和第一介質(zhì)層，形成凹槽，所述凹槽暴露所述半導(dǎo)體襯底上待形成金屬硅化物層的區(qū)域，再去除所述第二圖案化光刻膠；
步驟S05 :同時(shí)在所述多晶硅柵極和所述半導(dǎo)體襯底的待形成金屬硅化物層的區(qū)域上形成金屬硅化物層；
步驟S06 :在所述凹槽內(nèi)形成填充層；
步驟S07 :在所述核心器件區(qū)域和I/O區(qū)域上形成第二介質(zhì)層。
接著，在形成所述第二介質(zhì)層之后，還包括形成第三圖案化光刻膠，并以所述第三圖案化光刻膠為掩膜刻蝕所述第二介質(zhì)層，以形成通孔，再去除所述第三圖案化光刻膠和填充層；在所述通孔內(nèi)形成金屬層。
以下結(jié)合圖2 圖15中描述的本實(shí)施例的半導(dǎo)體器件的制造過程的結(jié)構(gòu)示意圖， 詳細(xì)說明本發(fā)明一實(shí)施例中半導(dǎo)體器件的制造方法。
如圖2所示，在所述步驟SOl中，所述半導(dǎo)體襯底300包括相鄰的核心器件區(qū)域10 和I/O區(qū)域20。在所述核心器件區(qū)域10上包括至少一個(gè)金屬柵極106，本實(shí)施例中包括兩個(gè)金屬柵極，分別為NFET金屬柵極和PFET金屬柵極(附圖中僅示意性的標(biāo)識(shí)出一個(gè)金屬柵極106) 。由于不同開啟電壓的要求，在所述I/O區(qū)域20上形成有多晶硅柵極206。在所述金屬柵極106和所述半導(dǎo)體襯底300之間還形成有High-K介質(zhì)層104,在所述多晶娃柵極206和所述半導(dǎo)體襯底300之間還形成有氧化物或氮化物介質(zhì)層204。
上述結(jié)構(gòu)可利用以下步驟形成首先，在所述半導(dǎo)體襯底300上依次沉積氧化物或氮化物介質(zhì)薄膜和多晶硅薄膜，并利用光刻和刻蝕工藝圖案化所述多晶硅薄膜和所述氧化物或氮化物介質(zhì)薄膜，形成至少兩個(gè)柵極結(jié)構(gòu)，其中一個(gè)作為多晶硅柵極206形成于所述I/O區(qū)域20上，另外至少一個(gè)位于核心器件區(qū)域10上作為虛設(shè)柵極(圖中未標(biāo)示)； 接著，在所述虛設(shè)柵極兩側(cè)和多晶硅柵極206的兩側(cè)上形成第一柵極側(cè)墻102和第二柵極側(cè)墻202 ;然后，進(jìn)行源/漏離子注入和高溫退火工藝，在所述半導(dǎo)體襯底中形成源/漏區(qū) 301 ;接著利用化學(xué)氣相沉積法沉積第一介質(zhì)層302，并進(jìn)行化學(xué)機(jī)械研磨直至暴露所述虛設(shè)柵極和所述多晶硅柵極206，其中所述第一介質(zhì)層302的厚度大于所述多晶硅柵極206和所述虛設(shè)柵極的厚度，所述第一介質(zhì)層302的材料可以為氧化硅、氮化硅或氮氧化硅一種或其組合；最后，去除位于所述核心器件區(qū)域10上的虛設(shè)柵極和所述氧化物或氮化物介質(zhì)層，形成金屬柵極凹槽；最后，在所述金屬柵極凹槽中形成High-K介質(zhì)層104和金屬柵極 106，即可形成圖2所示結(jié)構(gòu)。
如圖3所示，在所述步驟S02中，在所述核心器件區(qū)域10和I/O區(qū)域20的所述金屬柵極106、多晶硅柵極206和第一介質(zhì)層302上形成氮化硅層304，所述氮化硅層304在后續(xù)金屬硅化物層形成過程中起到阻擋作用，避免不必要區(qū)域上形成金屬硅化物，引起不必要的電連。
如圖4所示，在所述步驟S03中，在所述氮化硅層304上旋涂第一光刻膠306a，利用掩模板對(duì)第一光刻膠306a進(jìn)行曝光，并將第一光刻膠306a顯影，形成如圖5所不的第一圖案化光刻膠306,所述第一圖案化光刻膠306暴露出位于所述多晶娃柵極206的表面； 接著，以所述第一圖案化光刻膠306為掩膜，利用干法刻蝕去除部分氮化硅層304，其中氮化硅層304與所述多晶硅柵極206具有良好的刻蝕比，故刻蝕能夠停止于所述多晶硅柵極 206，形成如圖6所示的結(jié)構(gòu)，然后去除所述第一圖案化光刻膠306 ；
如圖7所示，然后，繼續(xù)在所述氮化硅層304和多晶硅柵極206上旋涂第二光刻膠，利用掩模板對(duì)第二光刻膠進(jìn)行曝光，并將第二光刻膠顯影，形成第二圖案化光刻膠308， 所述第二圖案化光刻膠308暴露半導(dǎo)體襯底300上待形成金屬硅化物層308，接著以所述第二圖案化光 刻膠308為掩膜，刻蝕所述氮化硅層304和第一介質(zhì)層302，形成凹槽110，并暴露半導(dǎo)體襯底300上待形成金屬硅化物層308的區(qū)域，形成如圖8所示的結(jié)構(gòu)，隨后去除所述第二圖案化光刻膠308。
如圖9所示，在去除所述第二圖案化光刻膠308后，即暴露了所述多晶硅柵極206 和半導(dǎo)體襯底300上待形成金屬硅化物層的區(qū)域，即可在多晶硅柵極206和半導(dǎo)體襯底300 上同時(shí)形成金屬娃化物層310。
其中，所述金屬硅化物層310的材質(zhì)可以為鎳硅化物、鈷硅化物、鎢硅化物、鈦硅化物以及鉭硅化物中的一種或其組合。所述金屬硅化物層優(yōu)選是利用化學(xué)氣相沉積(CVD) 或物理氣相沉積(PVD)的方式，將金屬層沉積于半導(dǎo)體襯底和多晶硅柵極待形成金屬硅化物層的表面，接著進(jìn)行退火工藝，所述退火工藝的溫度為500°C 800°C。金屬在高溫的退火工藝過程中，與娃反應(yīng)形成金屬娃化物。在本實(shí)施例中，所述金屬娃化物層的材質(zhì)為鎳娃化合物，利用鎳等離子束濺射至所述半導(dǎo)體襯底中，在后續(xù)退火過程中，鎳與所述半導(dǎo)體襯底中的硅發(fā)生化學(xué)反應(yīng)，從而形成鎳硅化合物。所述金屬硅化物層較佳的厚度為60埃 150埃，所述金屬硅化物層較佳的厚度有助于改善半導(dǎo)體襯底300中待引出的源/漏區(qū)301以及多晶硅柵極206與后續(xù)形成的金屬互連線之間界面的電阻特性。
接著，如步驟S06所示，形成填充層薄膜，所述填充層薄膜填充在凹槽110內(nèi)和氮化硅層304的表面，再進(jìn)行回刻蝕工藝，即可去除位于所述氮化硅層304和所述多晶硅柵極 206上的填充層薄膜，從而形成如圖10所示的填充層108 ;所述填充層薄膜的材質(zhì)為有機(jī)硅底部抗反射涂層或無機(jī)氧抗反射涂層，可采用旋涂的方式形成填充層薄膜，所述填充層108 在后續(xù)形成金屬通孔(Via)時(shí)，可以采用灰化法(Ashing)或濕法刻蝕法去除。
接著，如步驟S07所示，在所述核心器件區(qū)域10和I/O區(qū)域20上覆蓋第二介質(zhì)層 312，可以采用化學(xué)氣相沉積法形成所述第二介質(zhì)層312，所述第二介質(zhì)層312的材料可以為氧化硅、氮化硅或氮氧化硅中的一種或其組合，即可形成如圖11所示結(jié)構(gòu)。
在本實(shí)施例中，如圖12所示，接著，形成第三圖案化光刻膠314，所述第三圖案化光刻膠314暴露出多晶硅柵極206上的區(qū)域和半導(dǎo)體襯底300上待形成金屬硅化物層的區(qū)域。接著，以圖12所示的第三圖案化光刻膠314為掩膜，刻蝕所述第二介質(zhì)層314，形成電引出的通孔320，再利用等離子灰化或濕法刻蝕去除所述第三圖案化光刻膠314和填充層 108，形成如圖14所示的結(jié)構(gòu)。
在發(fā)明另一實(shí)施例中，如圖13所示，所述第三圖案化光刻膠314也可以暴露多晶硅柵極206上的區(qū)域、待形成金屬硅化物層的半導(dǎo)體襯底300上的區(qū)域以及金屬柵極上的部分區(qū)域；接著，以圖13所示的第三圖案化光刻膠314為掩膜，刻蝕所述第二介質(zhì)層314和氮化硅層302，形成電引出的通孔320，利用等離子灰化或濕法刻蝕去除所述第三圖案化光刻膠314和填充層108，從而形成如圖15所示的結(jié)構(gòu)。
最后，可沉積金屬層填充所述圖13或圖14所示的通孔320，并進(jìn)行化學(xué)機(jī)械研磨 (CMP)，去除所述通孔32外的金屬層，從而在所述通孔中形成金屬連線。此外，在其他實(shí)施例中，所述第三圖案化光刻膠314及其定義的所述通孔的形狀根據(jù)實(shí)際的工藝確定，不 被本發(fā)明中所示的實(shí)施例所限制。
相比于現(xiàn)有技術(shù)，本發(fā)明的半導(dǎo)體器件的制造方法，同時(shí)形成在所述核心器件區(qū)域上和I/O區(qū)域上形成金屬硅化物層，從而減少一次退火工藝，進(jìn)而減小高溫的退火工藝對(duì)半導(dǎo)體器件產(chǎn)生不利影響，節(jié)約了工藝步驟，降低了工藝成本。
進(jìn)一步的，形成填充層薄膜后，再進(jìn)行回刻蝕工藝，利用剩余的填充層薄膜填充所述凹槽，并且選擇有機(jī)硅底部抗反射涂層或無機(jī)氧抗反射涂層作為填充層薄膜的材料，能夠在后續(xù)去除第三圖案化光刻膠的過程中一并去除填充層，可進(jìn)一步保護(hù)凹槽中金屬硅化層不被刻蝕損傷。
雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求書所界定者為準(zhǔn)。
權(quán)利要求
1.一種半導(dǎo)體器件的制造方法，包括 提供一包括核心器件區(qū)域和I/o區(qū)域的半導(dǎo)體襯底，在所述核心器件區(qū)域上形成有至少一個(gè)金屬柵極，在所述I/o區(qū)域上形成有至少一個(gè)多晶硅柵極，所述金屬柵極和多晶硅柵極兩側(cè)的半導(dǎo)體襯底上形成有第一介質(zhì)層； 在所述金屬柵極、多晶硅柵極和第一介質(zhì)層上形成氮化硅層； 在所述氮化硅層上形成第一圖案化光刻膠，并以所述第一圖案化光刻膠為掩膜刻蝕所述氮化硅層，以暴露出所述多晶硅柵極的表面，再去除所述第一圖案化光刻膠； 在所述氮化硅層和多晶硅柵極上形成第二圖案化光刻膠，并以所述第二圖案化光刻膠為掩膜刻蝕所述氮化硅層和第一介質(zhì)層，形成凹槽，所述凹槽暴露所述半導(dǎo)體襯底上待形成金屬硅化物層的區(qū)域，再去除所述第二圖案化光刻膠； 同時(shí)在所述多晶硅柵極和所述半導(dǎo)體襯底的待形成金屬硅化物層的區(qū)域上形成金屬硅化物層； 在所述凹槽內(nèi)形成填充層； 在所述核心器件區(qū)域和I/o區(qū)域上形成第二介質(zhì)層。
2.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，在形成所述第二介質(zhì)層之后，還包括 形成第三圖案化光刻膠，并以所述第三圖案化光刻膠為掩膜刻蝕所述第二介質(zhì)層，以形成通孔，再去除所述第三圖案化光刻膠和填充層； 在所述通孔內(nèi)形成金屬層。
3.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，所述金屬硅化物層的材質(zhì)為鎳硅化物、鈷硅化物、鎢硅化物、鈦硅化物以及鉭硅化物中的一種或其組合。
4.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，同時(shí)在所述多晶硅柵極和所述半導(dǎo)體襯底的待形成金屬硅化物層的區(qū)域上形成金屬硅化物層的步驟中，包括 利用化學(xué)氣相沉積或物理氣相沉積法，在所述多晶硅柵極和所述半導(dǎo)體襯底的待形成金屬硅化物層的區(qū)域上沉積金屬層； 進(jìn)行退火工藝。
5.如權(quán)利要求4所述的半導(dǎo)體器件的制造方法，其特征在于，所述退火工藝的溫度為500。。 800。。。
6.如權(quán)利要求1至5中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，所述金屬硅化物層的厚度為60埃 150埃。
7.如權(quán)利要求1至5中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，所述填充層 的材質(zhì)為有機(jī)硅底部抗反射涂層或無機(jī)氧抗反射涂層。
8.如權(quán)利要求1至5中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，所述核心器件區(qū)域上形成有至少一個(gè)NFET金屬柵極和至少一個(gè)PFET金屬柵極。
9.如權(quán)利要求1至5中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，所述第一介質(zhì)層和第二介質(zhì)層的材料為氧化硅、氮化硅或氮氧化硅中的一種或其組合。
全文摘要
本發(fā)明涉及一種半導(dǎo)體器件的制造方法，在所述核心器件區(qū)域上的金屬硅化物層和I/O區(qū)域上的金屬硅化物層同時(shí)形成，相比于現(xiàn)有技術(shù)，減少一次形成金屬硅化物層時(shí)必要的退火工藝，從而減小高溫的退火工藝對(duì)半導(dǎo)體器件產(chǎn)生不利影響，同時(shí)節(jié)約了工藝步驟，降低了工藝成本。進(jìn)一步的，保留的所述填充層填充所述凹槽，并且選擇有機(jī)硅底部抗反射涂層或無機(jī)氧抗反射涂層作為填充層的材料，能夠在后續(xù)去除第三圖案化光刻膠的過程中一并去除，能夠進(jìn)一步保護(hù)凹槽中金屬硅化層不被刻蝕損傷。
文檔編號(hào)H01L21/8234GK103021947SQ20111030106
公開日2013年4月3日 申請(qǐng)日期2011年9月28日 優(yōu)先權(quán)日2011年9月28日
發(fā)明者王新鵬 申請(qǐng)人:中芯國際集成電路制造(上海)有限公司