技術編號：7161189
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及一種，尤其涉及一種針對具有1/0(輸入/輸出)結構，并且采用柵極最后形成工藝(Gate-Last)形成核心器件區(qū)域的柵極的半導體器件制造方法。背景技術隨著半導體器件的集成度越來越高，半導體器件工作需要的電壓和電流不斷降低，晶體管開關的速度也隨之加快，隨之對半導體工藝各方面要求大幅提高?，F有技術工藝已經將晶體管以及其他種類的半導體器件組成部分做到了幾個分子和原子的厚度，組成半導體的材料已經達到了物理電氣特性的極限。業(yè)界提出了比二氧化硅具有更高的介電...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。