專利名稱：鰭形半導(dǎo)體結(jié)構(gòu)的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體的制作，特別涉及一種鰭形半導(dǎo)體結(jié)構(gòu)的制造方法。
背景技術(shù)：
因超大規(guī)模集成電路(ULSI)的高密度與效能表現(xiàn)的需求逐漸增加，因此，對(duì)于小于100奈米的閘極長(zhǎng)度相關(guān)的設(shè)計(jì)構(gòu)件(design features)、高可靠度及增加制程產(chǎn)能的需求也愈見迫切。傳統(tǒng)設(shè)計(jì)構(gòu)件方法在閘極長(zhǎng)度小于100奈米有其限制。
例如，傳統(tǒng)平面型金氧半導(dǎo)體場(chǎng)效晶體管(planar MOSFETs)的閘極長(zhǎng)度小于100 奈米時(shí)，容易發(fā)生短通道效應(yīng)相關(guān)問(wèn)題，如源極與汲極間過(guò)度漏電的情形。另外，遷移率劣化(mobility degradation)及制程上的限制也使得微縮已知金氧半導(dǎo)體場(chǎng)效晶體管更加不易克服。因此，需要發(fā)展新的組件結(jié)構(gòu)，以改善場(chǎng)效晶體管效能表現(xiàn)并達(dá)成進(jìn)一步的組件微縮。
鰭形場(chǎng)效晶體管(FinFET)為最近發(fā)展的一種新穎結(jié)構(gòu)，其具有極佳的短通道效應(yīng)表現(xiàn)。鰭形場(chǎng)效晶體管包括了位于垂直型鰭形半導(dǎo)體結(jié)構(gòu)內(nèi)的信道。鰭形場(chǎng)效晶體管可采用與已知平面型金氧半導(dǎo)體場(chǎng)效晶體管的布局及制程相似的技術(shù)而制成。然而，由于形成鰭形半導(dǎo)體結(jié)構(gòu)的蝕刻程序內(nèi)的蝕刻終點(diǎn)未能利用傳統(tǒng)干涉計(jì)終點(diǎn)(interferometer end point, IEP)偵測(cè)或放射光譜儀終點(diǎn)(optical emission spectroscopy end point， 0ES)偵測(cè)等方式判定，故不容易制造出適用于鰭形場(chǎng)效晶體管的垂直型鰭形半導(dǎo)體結(jié)構(gòu)。 原因之一為所形成的鰭形半導(dǎo)體結(jié)構(gòu)具有非平面的表面輪廓，以致所形成的垂直型鰭形半導(dǎo)體結(jié)構(gòu)的厚度及形狀未能利用前述的蝕刻終點(diǎn)偵測(cè)方法而精準(zhǔn)地控制。發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供了一種鰭形半導(dǎo)體結(jié)構(gòu)的制造方法，以解決上述問(wèn)題。
依據(jù)一實(shí)施例，本發(fā)明提供了一種鰭形半導(dǎo)體結(jié)構(gòu)的制造方法，包括
提供半導(dǎo)體基板，該半導(dǎo)體基板上具有半導(dǎo)體島與介電層；在該半導(dǎo)體島及該介電層上形成罩幕層；在該罩幕層內(nèi)形成開口，該開口露出該半導(dǎo)體島的頂面以及鄰近該半導(dǎo)體島的該介電層的部分頂面；施行蝕刻程序，同時(shí)蝕刻該罩幕層的一部分以及由該開口露出的部分該半導(dǎo)體島與該介電層；以及移除該罩幕層與該介電層，在該半導(dǎo)體基板上留下具有圓滑化頂面及不同厚度的、經(jīng)蝕刻半導(dǎo)體島。
為讓本發(fā)明的上述目的、特征及優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳實(shí)施例，并配合附圖作詳細(xì)說(shuō)明。


圖1-4顯示了依據(jù)本發(fā)明一實(shí)施例的一種鰭形半導(dǎo)體結(jié)構(gòu)的制造方法。
主要組件符號(hào)說(shuō)明
100 半導(dǎo)體基板；
100a 半導(dǎo)體島
102 介電層；
104 罩幕層；
106 開口 ；
108 蝕刻程序；
A1、A2、A3 厚度具體實(shí)施方式
圖1-4顯示了依據(jù)本發(fā)明一實(shí)施例的一種鰭形半導(dǎo)體結(jié)構(gòu)的制造方法，其中所施行的蝕刻程序中具有較佳的終點(diǎn)控制。
請(qǐng)參照?qǐng)D1，首先提供半導(dǎo)體基板100，其上形成有半導(dǎo)體島IOOa及介電層102。 半導(dǎo)體基板100例如為一塊狀娃基板(bulk silicon substrate),而半導(dǎo)體島IOOa則為通過(guò)圖案化及移除部分半導(dǎo)體基板100所得到的半導(dǎo)體基板100的一部分。介電層102則在在半導(dǎo)體基板100及半導(dǎo)體島IOOa上沉積如氧化硅的介電材料之后，接著施行平坦化程序(圖中未顯示)以移除高于半導(dǎo)體島IOOa頂面的部分，進(jìn)而留下鄰近半導(dǎo)體島IOOa且與其大體共平面的介電層102。
請(qǐng)參照?qǐng)D2，接著在介電層102及半導(dǎo)體島IOOa上形成罩幕層104。接著圖案化此罩幕層104以在其內(nèi)形成開口 106。如圖2所示，開口 106穿透了罩幕層104并露出了半導(dǎo)體島IOOa的頂面及其鄰近的介電層102的部分頂面。罩幕層104可包括如阻劑(photoresist)或氮化娃(silicon nitride)等材料,其具有不同于其下方的半導(dǎo)體島 IOOa及介電層102的蝕刻選擇率。
請(qǐng)參照?qǐng)D3，接著施行蝕刻程序108，形成用于如鰭形場(chǎng)效應(yīng)晶體管(FinFET)的半導(dǎo)體組件的鰭形半導(dǎo)體結(jié)構(gòu)(參見圖4)，而蝕刻程序108例如為干蝕刻程序。如圖3所示， 蝕刻程序108內(nèi)所使用的蝕刻化學(xué)品(圖中未顯示)同時(shí)移除了部分罩幕層104以及由開口 106所露出的部分介電層102與部份半導(dǎo)體島100a。然而，由于蝕刻程序108內(nèi)所使用的蝕刻化學(xué)品對(duì)罩幕層104、介電層102以及半導(dǎo)體島IOOa表現(xiàn)出不同的蝕刻率，因此在蝕刻程序108中同時(shí)移除了厚度約Al的罩幕層104、厚度約A2的介電層102以及厚度約 A2-A3的半導(dǎo)體島100a。在一實(shí)施例中，上述厚度A2顯示了半導(dǎo)體島IOOa在蝕刻程序108 中的最大移除厚度，而上述厚度A3則顯示了半導(dǎo)體島IOOa在蝕刻程序108中的最小移除厚度，如此半導(dǎo)體島IOOa具有自其中間朝其邊緣逐漸遞減的變化厚度。而蝕刻程序108內(nèi)所使用的蝕刻化學(xué)品對(duì)罩幕層104、介電層102及半導(dǎo)體島IOOa之間的蝕刻選擇率因此可表示為A1:A2:A3，且此蝕刻選擇率的比例可通過(guò)針對(duì)包括與罩幕層104、介電層102或半導(dǎo)體島IOOa相同的控片(monitor,圖中未顯示)施行相同蝕刻程序108而預(yù)先得到。因此, 對(duì)于蝕刻程序108內(nèi)所使用的蝕刻化學(xué)品對(duì)罩幕層104、介電層102及半導(dǎo)體島IOOa的蝕刻率的相對(duì)關(guān)系可在蝕刻機(jī)(圖中未顯示)內(nèi)預(yù)先設(shè)定完畢以施行蝕刻程序108，而蝕刻程序108的蝕刻終點(diǎn)也可預(yù)先設(shè)計(jì)與決定，而蝕刻程序108的蝕刻時(shí)間可根據(jù)上述蝕刻化學(xué)品的蝕刻率的相對(duì)關(guān)系而預(yù)先設(shè)定在所使用的蝕刻機(jī)內(nèi)。因此，可采用前述的時(shí)間模式終點(diǎn)控制法(time-mode end point detection control method)來(lái)取代已知蝕刻程序中所使用的干涉計(jì)終點(diǎn)(interferometer end point, IEP)偵測(cè)或放射光譜儀終點(diǎn)(opticalemission spectroscopy end point, OES)偵測(cè)等已知終點(diǎn)偵測(cè)方法。
請(qǐng)參照?qǐng)D4，在蝕刻程序108(參見圖3)施行之后，從半導(dǎo)體基板100上完全移除經(jīng)蝕刻的罩幕層104以及經(jīng)蝕刻的介電層102，因而在半導(dǎo)體基板100上形成具有圓滑化頂面的、經(jīng)蝕刻的半導(dǎo)體島100a。而具有圓滑化頂面及不同厚度的、經(jīng)蝕刻的半導(dǎo)體島IOOa 可作為用于如鰭形場(chǎng)效應(yīng)晶體管的半導(dǎo)體組件的垂直型鰭形半導(dǎo)體結(jié)構(gòu)，而如閘介電層、 源極/汲極區(qū)以及與門電極(圖中未顯示)等其它構(gòu)件可接著形成在此垂直型鰭形半導(dǎo)體結(jié)構(gòu)上以制備出鰭形場(chǎng)效應(yīng)晶體管。
雖然本發(fā)明已公開了上述較佳實(shí)施例，但本發(fā)明并不限于此，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，在不脫離本發(fā)明的精神和范圍的情況下，可對(duì)本發(fā)明作更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求書所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種鰭形半導(dǎo)體結(jié)構(gòu)的制造方法，包括提供半導(dǎo)體基板，所述半導(dǎo)體基板上具有半導(dǎo)體島與介電層；在所述半導(dǎo)體島及所述介電層上形成罩幕層；在所述罩幕層內(nèi)形成開口，所述開口露出所述半導(dǎo)體島的頂面以及鄰近所述半導(dǎo)體島的所述介電層的部分頂面；施行蝕刻程序，同時(shí)蝕刻所述罩幕層的一部分以及由所述開口露出的部分半導(dǎo)體島與所述介電層；以及移除所述罩幕層與所述介電層，在所述半導(dǎo)體基板上留下具有圓滑化頂面及不同厚度的、經(jīng)蝕刻的半導(dǎo)體島。
2.如權(quán)利要求I所述的鰭形半導(dǎo)體結(jié)構(gòu)的制造方法，其中在所述蝕刻程序中移除了特定厚度的所述罩幕層、所述半導(dǎo)體島及所述介電層。
3.如權(quán)利要求I所述的鰭形半導(dǎo)體結(jié)構(gòu)的制造方法，其中所述蝕刻程序使用對(duì)所述罩幕層、所述半導(dǎo)體島及所述介電層具有不同蝕刻率的蝕刻化學(xué)品。
4.如權(quán)利要求3所述的鰭形半導(dǎo)體結(jié)構(gòu)的制造方法，其中所述蝕刻程序中所使用的所述蝕刻化學(xué)品對(duì)所述罩幕層、所述半導(dǎo)體島及所述介電層之間具有蝕刻率的相對(duì)關(guān)系，而所述蝕刻率相對(duì)關(guān)系預(yù)先設(shè)定在施行所述蝕刻程序的蝕刻機(jī)內(nèi)。
5.如權(quán)利要求4所述的鰭形半導(dǎo)體結(jié)構(gòu)的制造方法，其中所述蝕刻程序的蝕刻時(shí)間是根據(jù)所述蝕刻化學(xué)品的所述蝕刻率的相對(duì)關(guān)系而預(yù)先設(shè)定的。
6.如權(quán)利要求5所述的鰭形半導(dǎo)體結(jié)構(gòu)的制造方法，其中所述蝕刻程序的蝕刻終點(diǎn)是由所述蝕刻程序的所述蝕刻時(shí)間所決定的。
7.如權(quán)利要求1-5中任意一項(xiàng)所述的鰭形半導(dǎo)體結(jié)構(gòu)的制造方法，其中所述蝕刻程序?yàn)楦晌g刻程序。
8.如權(quán)利要求1-5中任意一項(xiàng)所述的鰭形半導(dǎo)體結(jié)構(gòu)的制造方法,其中所述半導(dǎo)體基板與所述半導(dǎo)體島包括硅。
9.如權(quán)利要求1-5中任意一項(xiàng)所述的鰭形半導(dǎo)體結(jié)構(gòu)的制造方法，其中所述介電層包括氧化硅。
10.如權(quán)利要求1-5中任意一項(xiàng)所述的鰭形半導(dǎo)體結(jié)構(gòu)的制造方法，其中所述罩幕層包括氮化娃或阻劑。
全文摘要
本申請(qǐng)公開了一種鰭形半導(dǎo)體結(jié)構(gòu)的制造方法，包括提供半導(dǎo)體基板，該半導(dǎo)體基板上具有半導(dǎo)體島與介電層；在該半導(dǎo)體島及該介電層上形成罩幕層；在該罩幕層內(nèi)形成開口，該開口露出該半導(dǎo)體島的頂面以及鄰近該半導(dǎo)體島的該介電層的部分頂面；施行蝕刻程序，同時(shí)蝕刻該罩幕層的一部分以及由該開口露出的該部分半導(dǎo)體島與該介電層；以及移除該罩幕層與該介電層，在該半導(dǎo)體基板上留下具有圓滑化頂面及不同厚度的、經(jīng)蝕刻的半導(dǎo)體島。
文檔編號(hào)H01L21/336GK102938372SQ20111029134
公開日2013年2月20日 申請(qǐng)日期2011年9月23日 優(yōu)先權(quán)日2011年8月15日
發(fā)明者林智清, 陳逸男, 劉獻(xiàn)文 申請(qǐng)人:南亞科技股份有限公司