專利名稱：Cmos晶體管的制作方法
技術領域：
本發(fā)明涉及集成電路制造領域，尤其涉及一種CMOS晶體管的制作方法。
背景技術：
隨著半導體工藝生產(chǎn)過程中晶體管的尺寸不斷縮小，晶體管元件工作需要的電壓和電流不斷降低，晶體管開關的速度也隨之加快，隨之對半導體工藝各方面要求大幅提高。為提高半導體器件的性能，業(yè)界提出了多種工藝和方法，其中包括柵極最后工藝以及應力記憶技術。隨著晶體管的組成部分做到了幾個分子和原子的厚度，組成半導體的材料達到了物理電氣特性的極限?，F(xiàn)有的工藝通常采用二氧化硅(SiO2)作為柵極介質層的材料，至今晶體管中的二氧化硅層已經(jīng)縮小到只有最初的十分之一，甚至達到僅有5個氧原子的厚 度。柵介質層作為阻隔柵極導電層和其下層(例如半導體襯底)之間的絕緣層，已經(jīng)不能再縮小了，否則產(chǎn)生的漏電流會讓晶體管無法正常工作，如果提高有效工作的電壓和電流，更會使芯片功耗增大到驚人的地步。因此，業(yè)界找到了比二氧化硅具有更高的介電常數(shù)和更好的場效應特性的材料-高介電常數(shù)材料(High-K Material)，用以更好的分隔柵極和晶體管其他部分，大幅減少漏電量。同時，為了與高介電常數(shù)材料兼容，采用金屬材料代替原有多晶硅作為柵導電層材料，從而形成了新的柵極結構。金屬材料的柵極結構在高溫退火工藝過程中，其功函數(shù)(Work Function)會發(fā)生大幅變化、導致柵極耗盡和RC延遲等問題影響半導體器件性能。為解決上述金屬材料的柵極結構的問題，形成了柵極最后工藝(Gate-LastProcess)，即先形成具有多晶硅層的虛設的柵極疊層，進行源漏注入及高溫退火工藝后，再去除虛設的柵極疊層中的多晶硅層，并沉積金屬材料，最終形成金屬柵極。同時，為提高CMOS晶體管的器件性能，業(yè)界引入應力記憶技術，即通過在半導體襯底的溝道中引入應力，以使器件的性能得到改善，通過應力改善器件性能的工藝已經(jīng)成為半導體領域常見的技術手段。現(xiàn)有技術中應力記憶技術包括在CMOS晶體管上方沉積應力層(例如氮化層等)，進行高溫退火工藝以使應力被記憶在半導體器件上，應力被記憶在柵極多晶硅或擴散區(qū)或半導體襯底的有源區(qū)后去除應力層。從而運用應力得以改進電子或空穴的遷移率，提高了器件整體的性能。尤其CMOS晶體管中的NMOS晶體管，應力記憶技術在縱向方向上施加應力(即壓應力時)，可以提聞NMOS晶體管的電子遷移率，提聞NMOS晶體管驅動電流(Idrive)，進而提高NMOS晶體管的性能。除上述應力記憶方法外，如何更好地在柵極最后工藝中實現(xiàn)更好的應力記憶效果亦成為業(yè)界亟待解決的問題。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種CMOS晶體管的制造方法，以提高NMOS晶體管的應力記憶效果。
為解決上述問題，本發(fā)明一種CMOS晶體管的制作方法，包括提供一半導體襯底，所述半導體襯底包括NMOS區(qū)域和PMOS區(qū)域；在所述半導體襯底上依次形成介質層和多晶硅層；向所述NMOS區(qū)域上的多晶硅層進行預非晶化注入；在所述多晶硅層上形成氮化硅層；刻蝕部分所述氮化硅層、多晶硅層和介質層，以在所述NMOS區(qū)域上形成NMOS柵極·疊層，在所述PMOS區(qū)域上形成PMOS柵極疊層；在所述NMOS柵極疊層側壁上形成NMOS柵極側墻，在所述PMOS柵極疊層側壁形成PMOS柵極側墻；進行高溫退火工藝。進一步的，向所述NMOS區(qū)域上的多晶硅層進行預非晶化注入的步驟中，包括在所述多晶硅層表面涂覆光刻膠層；圖案化所述光刻膠層，以去除位于所述NMOS區(qū)域上的光刻膠層，暴露所述NMOS區(qū)域的多晶硅層；向所述半導體襯底進行預非晶化注入；去除剩余的光刻膠層。進一步的，所述預非晶化注入的注入離子包括硼、磷、鍺、砷中的一種或其組合。進一步的，所述預非晶化注入的注入能量為5KeV 25KeV。進一步的，在形成所述NMOS柵極側墻和PMOS柵極側墻的步驟與進行高溫退火工藝的步驟之間，還包括，在所述NMOS柵極疊層兩側的半導體襯底中形成NMOS源漏區(qū)和位于所述NMOS源漏區(qū)上方的NMOS金屬硅化物區(qū)；以及在所述PMOS柵極疊層兩側的半導體襯底中形成PMOS源漏區(qū)和位于所述PMOS源漏區(qū)上方的PMOS金屬硅化物區(qū)。進一步的，NMOS金屬硅化物區(qū)和PMOS金屬硅化物區(qū)的材質為鎳硅化物、鈷硅化物、鎢硅化物、鈦硅化物以及鉭硅化物中的一種或其組合。進一步的，在形成所述NMOS柵極側墻和PMOS柵極側墻的步驟與進行高溫退火工藝的步驟之間，還包括在所述NMOS區(qū)域表面覆蓋應力層。進一步的，所述應力層的材質為氮化硅，厚度為200埃 600埃。進一步的，所述應力層產(chǎn)生的應力為_500MPa 1600MPa。進一步的，所述高溫退火工藝的退火溫度為900°C 1300°C。進一步的，所述多晶硅層的厚度為500埃 700埃。進一步的，所述氮化硅層的厚度為300埃 500埃。相比于現(xiàn)有技術，本發(fā)明通過向NMOS區(qū)域的多晶硅層進行預非晶化注入，預非晶化注入的離子在后續(xù)高溫退火工藝中使多晶硅層由多晶硅轉化為非晶硅，并且在轉化過程中產(chǎn)生應力，該應力作用于所述NMOS區(qū)域的半導體襯底，提高了 NMOS晶體管的應力記憶效果，進一步提聞NMOS晶體管的電子遷移率和驅動電流，從而達到提聞CMOS器件晶體管的整體性能的目的。


圖I為本發(fā)明實施例一中CMOS晶體管的制作方法的流程示意圖。圖2 圖8為本發(fā)明實施例一中CMOS晶體管的制作過程中的結構示意圖。圖9為本發(fā)明實施例二中CMOS晶體管的制作過程中的結構示意圖。
具體實施例方式為使本發(fā)明的內(nèi)容更加清楚易懂，以下結合說明書附圖，對本發(fā)明的內(nèi)容作進一步說明。當然本發(fā)明并不局限于該具體實施例，本領域內(nèi)的技術人員所熟知的一般替換也涵蓋在本發(fā)明的保護范圍內(nèi)。其次，本發(fā)明利用示意圖進行了詳細的表述，在詳述本發(fā)明實例時，為了便于說明，示意圖不依照一般比例局部放大，不應以此作為對本發(fā)明的限定。本發(fā)明所述CMOS晶體管的制作方法，主要針對提高采用柵極最后工藝(Gate-Last Process)的CMOS晶體管的性能，通過采用新的應力記憶方法提高NMOS晶體管的性能。當然，本發(fā)明所述方法同樣可以應用于采用先形成柵極工藝(Gate-FirstProcess)的CMOS晶體管的制作工藝中。
實施例一圖I為本發(fā)明實施例一中CMOS晶體管的制作方法的流程示意圖。圖2 圖8為本發(fā)明實施例一中CMOS晶體管的制作過程中的結構示意圖。結合圖I 圖8所示，本實施例的CMOS晶體管的制作方法，包括以下步驟步驟SOl :如圖2所示，提供一半導體襯底100，所述半導體襯底100包括NMOS區(qū)域10和PMOS區(qū)域20 ；其中，所述半導體襯底100可以為單晶硅、多晶硅或者鍺硅化合物等半導體材料，所述半導體襯底100中還形成有各種隔離元件以及各種摻雜區(qū)等用以形成半導體器件的必要結構，所述隔離元件例如是淺溝槽隔離結構(STI) 102，所述摻雜區(qū)(圖中未標示)例如是N阱、P阱以及輕摻雜源漏區(qū)(LDD)，上述結構根據(jù)實際半導體器件制作工藝過程確定，為本領域技術人員所熟知技術內(nèi)容，在此不再贅述。步驟S02 :如圖2所示，在所述半導體襯底100上依次形成介質層101和多晶硅層103 ；所述介質層101可以采用為常見的介電材料，例如氧化物、氮化物、氮氧化物中的一種或其組合，所述介質層101可以采用熱氧化法或化學氣相沉積法(CVD)形成。所述多晶硅層103包括形成于NMOS區(qū)域10上的多晶硅層103a以及形成于PMOS區(qū)域20上的多晶硅層103b，所述多晶硅層103可以采用化學氣相沉積法形成，所述多晶硅層103的厚度為500埃 700埃。步驟S03 :如圖3 圖5所示，向所述NMOS區(qū)域10的多晶硅層103a進行預非晶化注入；進行所述預非晶化注入的過程具體包括以下步驟首先，在所述多晶硅層103a，103b表面涂覆光刻膠層；然后，圖案化所述光刻膠層，保留位于所述PMOS區(qū)域20上的光刻膠層300，暴露所述NMOS區(qū)域10的多晶硅層103a，形成如圖3所示結構；如圖4所示，接著，向所述半導體襯底100進行預非晶化注入(Pre Amorphization Implant, PAI) 200,經(jīng)過所述預非晶化注入200后，在所述NMOS區(qū)域10的多晶硅層103a具有預非晶化注入離子，PMOS區(qū)域20的多晶硅層103b在光刻膠層300遮擋下沒有注入所述預非晶化注入200的離子。其中較佳的，所述預非晶化注入200的注入離子可以為硼、磷、鍺、砷中的一種或其組合，所述預非晶化注入200的注入能量為5KeV 25KeV ;最后，去除所述PMOS區(qū)域20上剩余的光刻膠層300，形成如圖5所示結構。向所述NMOS區(qū)域10的多晶硅層103a進行預非晶化注入200后，在所述NMOS區(qū)域10的多晶硅層103a中形成預非晶化注入離子，所述預非晶化注入離子在后續(xù)高溫退火工藝中，使NMOS區(qū)域10的多晶硅層103a的多晶硅轉化為非晶硅，在轉化過程中產(chǎn)生應力，該應力作用于NMOS區(qū)域10的半導體襯底100，從而達到提高NMOS晶體管的電子遷移率，提高NMOS晶體管驅動電流，進而提高NMOS晶體管的性能的作用。步驟S04 :如圖6所示，在所述多晶硅層103上形成氮化硅層105 ；所述氮化硅層105可以采用化學氣相沉積法形成，所述氮化硅層105的厚度為300埃 500埃。所述氮化娃層105覆蓋于所述多晶娃層103a、103b上,用于保護多晶娃層103a、103b，防止多晶硅層103a、103b上同時形成金屬硅化物，避免在后續(xù)去除多晶硅層103a、103b時因其上的金屬硅化物阻擋而難以去除。步驟S05 :如圖7所示，刻蝕部分所述氮化硅層105、多晶硅層103a、103b和介質層 101，以在所述NMOS區(qū)域10上形成NMOS柵極疊層106a，在所述PMOS區(qū)域10上形成PMOS柵極疊層106b ；具體過程如下在所述氮化層105上旋涂光刻膠薄膜(圖中未標示)，對光刻膠薄膜進行曝光和顯影，圖形化光刻膠薄膜，以所述圖形化光刻膠薄膜為掩模依次刻蝕去除部分所述氮化硅層105、多晶硅層103a、103b和介質層101，在所述NMOS區(qū)域10上形成NMOS柵極疊層106a，在所述PMOS區(qū)域10上形成PMOS柵極疊層106b，最終形成如圖7所示的結構。步驟S06 :如圖8所示，在所述NMOS柵極疊層106a側壁上形成NMOS柵極側墻107a，在所述PMOS柵極疊層106b側壁形成PMOS柵極側墻107b ；較佳的，所述NMOS柵極側墻107a和所述PMOS柵極側墻107b的材質為氧化層或氮化層，也可以為ONO(氧化層-氮化層-氧化層)結構或ON(氧化層-氮化層)結構，所述NMOS柵極側墻107a和所述PMOS柵極側墻107b可以采用化學氣相沉積及刻蝕的方法形成，為本領域技術人員所熟悉的常見技術手段，故在此不做贅述。在形成所述NMOS柵極側墻106a和PMOS柵極側墻107a后，形成NMOS源漏區(qū)108a和位于所述NMOS源漏區(qū)108a上方的NMOS金屬硅化物區(qū)109a，以及PMOS源漏區(qū)108b和位于所述PMOS源漏區(qū)108b上方的PMOS金屬硅化物區(qū)109b。具體地，首先，在所述NMOS柵極疊層106a兩側的半導體襯底100中進行N型摻雜離子的源漏注入，形成NMOS源漏區(qū)108a，在所述PMOS柵極疊層106b兩側的半導體襯底100中進行P型摻雜離子的源漏注入，形成PMOS源漏區(qū)108b ;接著，在所述NMOS源漏區(qū)108a上方形成NMOS金屬硅化物區(qū)109a，在所述PMOS源漏區(qū)108b上方形成PMOS金屬硅化物區(qū)109b。其中，所述NMOS金屬硅化物區(qū)109a和PMOS金屬硅化物區(qū)109b優(yōu)選是利用化學氣相沉積(CVD)或物理氣相沉積(PVD)的方式將金屬沉積于半導體襯底100表面,金屬在高溫退火過程中與硅反應形成金屬硅化物。所述NMOS金屬硅化物區(qū)109a和PMOS金屬硅化物區(qū)109b的材質為鎳硅化物、鈷硅化物、鎢硅化物、鈦硅化物以及鉭硅化物中的一種或其組合。在本實施例中，所述NMOS金屬硅化物區(qū)109a和PMOS金屬硅化物區(qū)109b的材質為鎳硅化合物，利用鎳等離子束濺射至所述半導體襯底100中，在后續(xù)高溫退火過程中與所述半導體襯底100中的硅發(fā)生化學反應，從而形成鎳硅化合物。所述NMOS金屬硅化物區(qū)109a和PMOS金屬硅化物區(qū)109b用于改善半導體襯底100中源漏區(qū)與后續(xù)形成的金屬互連線之間界面的電阻特性，有助于源漏區(qū)的電性引出。在NMOS金屬硅化物區(qū)109a和PMOS金屬硅化物區(qū)109b的過程中，所述氮化硅層105遮擋所述多晶硅層103a、103b，防止多晶硅層103a、103b上同時形成金屬硅化物，避免在后續(xù)去除多晶硅層103a、103b時因其上的金屬硅化物阻擋而難以去除的問題。步驟S07 :進行高溫退火工藝。所述高溫退火工藝的退火溫度為900°C 1300°C。在高溫退火工藝過程中，所述NMOS柵極疊層106的多晶硅層形成有預非晶化注入離子，預非晶化注入離子在高溫工藝中使所述NMOS柵極疊層106的多晶硅層由多晶硅轉化為非晶硅，轉化過程中產(chǎn)生應力，該應力作用于NMOS區(qū)域10的半導體襯底100，從而達到提高NMOS晶體管的電子遷移率，提高NMOS晶體管驅動電流(Idrive)，進而提高NMOS晶體管的性能的作用。 進一步地，完成高溫退火工藝后，本實施例所提供的CMOS晶體管制造工藝還可以包括以下步驟首先，在所述半導體襯底上，所述NMOS柵極疊層和PMOS柵極疊層的兩側形成第一介質層；接著，去除NMOS柵極疊層中的氮化層和多晶硅層，去除PMOS柵極疊層中的氮化層和多晶硅層；然后，沉積金屬層所述NMOS柵極疊層和PMOS柵極疊層，從而形成金屬柵極。所述NMOS柵極疊層中的多晶硅層最終被去除，故進行預非晶化注入對NMOS晶體管產(chǎn)生應力后對NMOS晶體管無其他影響。此外，所述CMOS晶體管制造工藝還包括其他工藝步驟，例如接觸孔、金屬引線等工藝步驟等，為本領域技術人員常見技術手段，在此不做贅述。實施例二 圖9為本發(fā)明實施例二 CMOS晶體管的制作過程中的結構示意圖，如圖9所示，在實施例一的CMOS晶體管制作方法的流程基礎上，在步驟S06和步驟S07之間，增加在所述NMOS區(qū)域10表面覆蓋應力層110的步驟。優(yōu)選的，所述應力層110的材質為氮化硅，其厚度范圍為200埃 600埃。所述應力層產(chǎn)生的應力為-5OOMPa I6OOMPa,其中-5OOMPa OMPa為壓應力，OMPa I6OOMPa為拉應力。所述氮化硅形成的應力層110應力記憶性好，且氮化硅為半導體工藝中常見材質，制造成本相對較低。應力層110的可以采用等離子體化學氣相沉積(PECVD)、低壓化學氣相沉積(LPCVD)、快速熱化化學氣相沉積(RTCVD)或高密度等離子體沉積(HDP)等方法形成，采用的反應氣體可以包括SiH4、SiH2Cl2、SiH2F2和NH3,所述應力層110較佳的厚度為200埃 600埃，形成應力層110后，在所述步驟S07的高溫退火工藝中使應力被記憶在NMOS區(qū)域10的半導體襯底100上，從而運用應力得以在縱向方向上施加應力(即壓應力時)，可以提聞NMOS晶體管的電子遷移率，進而提聞NMOS晶體管驅動電流，進一步提聞了應力記憶效果。綜上，相比于現(xiàn)有技術，本發(fā)明通過向所述NMOS區(qū)域的多晶硅層進行預非晶化注入，預非晶化注入的離子在后續(xù)高溫退火工藝中使多晶硅層由多晶硅轉化為非晶硅，并且在轉化過程中產(chǎn)生應力，該應力作用于所述NMOS區(qū)域的半導體襯底，提高了 NMOS晶體管的應力記憶效果，進一步提高NMOS晶體管的電子遷移率和驅動電流，從而達到提高CMOS器件晶體管的整體性能的目的。雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何所屬技術領域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作些許的更動與潤飾，因此 本發(fā)明的保護范圍當視權利要求書所界定者為準。
權利要求
1.一種CMOS晶體管的制作方法，包括 提供一半導體襯底，所述半導體襯底包括NMOS區(qū)域和PMOS區(qū)域； 在所述半導體襯底上依次形成介質層和多晶硅層； 向所述NMOS區(qū)域上的多晶硅層進行預非晶化注入； 在所述多晶硅層上形成氮化硅層； 刻蝕部分所述氮化硅層、多晶硅層和介質層，以在所述NMOS區(qū)域上形成NMOS柵極疊層，在所述PMOS區(qū)域上形成PMOS柵極疊層； 在所述NMOS柵極疊層側壁上形成NMOS柵極側墻，在所述PMOS柵極疊層側壁形成PMOS柵極側墻； 進行高溫退火工藝。
2.如權利要求I所述CMOS晶體管的制作方法，其特征在于，向所述NMOS區(qū)域上的多晶硅層進行預非晶化注入的步驟中，包括 在所述多晶硅層表面涂覆光刻膠層； 圖案化所述光刻膠層，以去除位于所述NMOS區(qū)域上的光刻膠層，暴露所述NMOS區(qū)域的多晶娃層; 向所述半導體襯底進行預非晶化注入； 去除剩余的光刻膠層。
3.如權利要求I所述CMOS晶體管的制作方法，其特征在于，所述預非晶化注入的注入離子包括硼、磷、鍺、砷中的一種或其組合。
4.如權利要求I所述CMOS晶體管的制作方法，其特征在于，所述預非晶化注入的注入能量為5KeV 25KeV。
5.如權利要求I所述CMOS晶體管的制作方法，其特征在于，在形成NMOS柵極側墻和PMOS柵極側墻的步驟與進行高溫退火工藝的步驟之間，還包括 在所述NMOS柵極疊層兩側的半導體襯底中形成NMOS源漏區(qū)和位于所述NMOS源漏區(qū)上方的NMOS金屬硅化物區(qū)；以及 在所述PMOS柵極疊層兩側的半導體襯底中形成PMOS源漏區(qū)和位于所述PMOS源漏區(qū)上方的PMOS金屬硅化物區(qū)。
6.如權利要求5所述CMOS晶體管的制作方法，其特征在于，所述NMOS金屬硅化物區(qū)和PMOS金屬硅化物區(qū)的材質為鎳硅化物、鈷硅化物、鎢硅化物、鈦硅化物以及鉭硅化物中的一種或其組合。
7.如權利要求I所述CMOS晶體管的制作方法，其特征在于，在形成所述NMOS柵極側墻和PMOS柵極側墻的步驟與進行高溫退火工藝的步驟之間，還包括在所述NMOS區(qū)域表面覆蓋應力層。
8.如權利要求7所述CMOS晶體管的制作方法，其特征在于，所述應力層的材質為氮化硅，厚度為200埃 600埃。
9.如權利要求7所述CMOS晶體管的制作方法，其特征在于，所述應力層產(chǎn)生的應力為-500MPa 1600MPa。
10.如權利要求I至9中任意一項所述CMOS晶體管的制作方法，其特征在于，所述高溫退火工藝的退火溫度為900°C 1300°C。
11.如權利要求I至9中任意一項所述CMOS晶體管的制作方法，其特征在于，所述多晶硅層的厚度為500埃 700埃。
12.如權利要求I至9中任意一項所述CMOS晶體管的制作方法，其特征在于，所述氮化硅層的厚度為300埃 500埃。
全文摘要
本發(fā)明揭示了一種CMOS晶體管的制作方法，通過向NMOS區(qū)域的多晶硅層進行預非晶化注入，該預非晶化注入的離子在后續(xù)高溫退火工藝中使多晶硅層由多晶硅轉化為非晶硅，并且在轉化過程中產(chǎn)生應力，該應力作用于所述NMOS區(qū)域的半導體襯底，從而提高了NMOS晶體管的應力記憶效果，進一步提高了NMOS晶體管的電子遷移率和驅動電流，達到提高CMOS器件晶體管的整體性能的目的。
文檔編號H01L21/8238GK102983104SQ20111026436
公開日2013年3月20日 申請日期2011年9月7日 優(yōu)先權日2011年9月7日
發(fā)明者鮑宇, 平延磊 申請人:中芯國際集成電路制造(上海)有限公司