晶體管的形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及一種晶體管的形成方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體制造技術(shù)的飛速發(fā)展，半導(dǎo)體器件正朝著更高的元件密度以及更高的集成度的方向發(fā)展。晶體管作為最基本的半導(dǎo)體器件目前正被廣泛應(yīng)用，因此隨著半導(dǎo)體器件的元件密度和集成度的提高，晶體管的柵極尺寸變得比以往更短。然而，晶體管的柵極尺寸變短會使晶體管產(chǎn)生短溝道效應(yīng)，進而產(chǎn)生漏電流，最終影響半導(dǎo)體器件的電學性能。目前，現(xiàn)有技術(shù)主要通過提高載流子遷移率來提高半導(dǎo)體器件性能。當載流子的遷移率提聞，晶體管的驅(qū)動電流提聞，則晶體管中的漏電流減少，而提聞載流子遷移率的一個關(guān)鍵要素是提聞晶體管溝道區(qū)中的應(yīng)力，因此提聞晶體管溝道區(qū)的應(yīng)力可以極大地提聞晶體管的性能。
[0003]現(xiàn)有技術(shù)提高晶體管溝道區(qū)應(yīng)力的一種方法為:在晶體管的源區(qū)和漏區(qū)形成應(yīng)力層。其中，PMOS晶體管的應(yīng)力層材料為娃錯(SiGe),由于娃錯和娃具有相同的晶格結(jié)構(gòu)，即“金剛石”結(jié)構(gòu)，而且在室溫下，硅鍺的晶格常數(shù)大于硅的晶格常數(shù)，因此硅和硅鍺之間存在晶格失配，使應(yīng)力層能夠向溝道區(qū)提供壓應(yīng)力，從而提高PMOS晶體管溝道區(qū)的載流子遷移率性能。相應(yīng)地，NMOS晶體管的應(yīng)力層材料為碳化硅(SiC)，由于在室溫下，碳化硅的晶格常數(shù)小于硅的晶格常數(shù)，因此硅和碳化硅之間存在晶格失配，能夠向溝道區(qū)提供拉應(yīng)力，從而提聞NMOS晶體管的性能。
[0004]圖1是現(xiàn)有技術(shù)一種具有應(yīng)力層的晶體管的剖面結(jié)構(gòu)示意圖，包括:襯底100 ;位于襯底100表面的柵極結(jié)構(gòu)101 ;位于柵極結(jié)構(gòu)101兩側(cè)襯底100內(nèi)的應(yīng)力層102，所述應(yīng)力層102的側(cè)壁具有頂角，所述頂角向柵極結(jié)構(gòu)101底部的襯底100內(nèi)延伸，所述應(yīng)力層102的側(cè)壁相對于襯底100表面呈“ Σ ”形；位于柵極結(jié)構(gòu)101兩側(cè)應(yīng)力層102和襯底100內(nèi)的源區(qū)和漏區(qū)(未示出)；位于應(yīng)力層表面的導(dǎo)電插塞103，用于與源區(qū)和漏區(qū)電連接。其中，當晶體管為PMOS晶體管時，應(yīng)力層的材料為硅鍺；當晶體管為NMOS晶體管時，應(yīng)力層的材料為碳化娃。
[0005]然而，在現(xiàn)有技術(shù)的具有應(yīng)力層的晶體管中，溝道區(qū)的載流子遷移率得到的提高有限，所述晶體管抑制漏電流的能力有限。

【發(fā)明內(nèi)容】

[0006]本發(fā)明解決的問題是提供一種晶體管的形成方法，提高晶體管溝道區(qū)的載流子遷移率，抑制晶體管的漏電流。
[0007]為解決上述問題，本發(fā)明提供一種晶體管的形成方法，包括:提供襯底，所述襯底表面具有柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)兩側(cè)的襯底內(nèi)具有應(yīng)力層；在所述應(yīng)力層內(nèi)摻雜阻擋離子以形成阻擋層，所述阻擋層到應(yīng)力層表面具有預(yù)設(shè)距離；采用自對準硅化工藝使位于所述阻擋層表面的部分應(yīng)力層形成電接觸層，所述電接觸層的材料內(nèi)包括第一金屬元素，所述第一金屬元素的電阻率低于鎳元素或鈷元素的電阻率，所述阻擋層能夠阻止第一金屬元素的原子向應(yīng)力層底部擴散。
[0008]可選的，所述阻擋離子包括碳離子；形成所述阻擋層的工藝包括:對所述應(yīng)力層進行第二離子注入工藝，所述第二次離子注入工藝摻雜的離子為碳離子，所述碳離子的注入深度為預(yù)設(shè)深度。
[0009]可選的，所述第二次離子注入工藝參數(shù)包括:注入能量為IKeV?1KeV,摻雜濃度為lE14atom/cm3?5E15atom/cm3,注入角度垂直于襯底表面。
[0010]可選的，所述阻擋離子還包括鍺離子；形成所述阻擋層的工藝還包括:對所述應(yīng)力層進行第一次離子注入工藝，所述第一次離子注入工藝摻雜的離子為鍺離子，所述鍺離子的注入深度為預(yù)設(shè)深度，所述第一次離子注入工藝為非晶化前注入工藝。
[0011]可選的，所述第一次離子注入工藝參數(shù)包括:注入能量為2KeV?20KeV，摻雜濃度為lE14atom/cm3?5E15atom/cm3,注入角度垂直于襯底表面。
[0012]可選的，所述第一金屬元素為銅、鎢或鋁。
[0013]可選的，所述自對準硅化工藝包括:在襯底表面形成第二掩膜層，所述第二掩膜層至少暴露出應(yīng)力層表面；在所述第二掩膜層和應(yīng)力層表面形成金屬層；采用退火工藝使金屬層內(nèi)的金屬原子向應(yīng)力層內(nèi)擴散，在阻擋層表面形成電接觸層；在所述退火工藝之后，去除剩余的金屬層。
[0014]可選的,所述金屬層的材料包括第一金屬兀素。
[0015]可選的，當所述第一金屬元素為鋁時，所述鋁原子在金屬層內(nèi)的原子百分比濃度為 0.01% ?1%。
[0016]可選的，所述金屬層的材料還包括鎳元素、鈷元素中的一種或兩種。
[0017]可選的，當所述第一金屬元素為鋁時，所述電接觸層的材料為Ni (Al) S1、Co(Al) Si中的一種或兩種。
[0018]可選的，所述應(yīng)力層的材料包括碳化硅，所述柵極結(jié)構(gòu)用于形成NMOS晶體管。
[0019]可選的，所述應(yīng)力層的形成工藝包括:在襯底和柵極結(jié)構(gòu)表面形成第一掩膜層，所述第一掩膜層暴露出柵極結(jié)構(gòu)兩側(cè)的部分襯底表面；以所述第一掩膜層刻蝕所述襯底，在襯底內(nèi)形成開口 ；采用選擇性外延沉積工藝在所述開口內(nèi)形成應(yīng)力層。
[0020]可選的，所述開口的側(cè)壁相對于襯底表面方向垂直，所述開口的形成工藝為各向異性的干法刻蝕工藝。
[0021 ] 可選的，所述開口的側(cè)壁與襯底表面呈“ Σ ”形，所述開口的側(cè)壁具有頂角，所述頂角向柵極結(jié)構(gòu)底部的襯底內(nèi)延伸，所述開口的形成工藝包括:以第一掩膜層為掩膜，采用各向異性的干法刻蝕工藝刻蝕所述襯底，在襯底內(nèi)形成開口，所述開口側(cè)壁相對于襯底表面垂直；在所述各向異性的干法刻蝕工藝之后，以所述第一掩膜層為掩膜，采用各向異性的濕法刻蝕工藝刻蝕所述開口的側(cè)壁和底部，使開口側(cè)壁與襯底表面呈“ Σ ”形。
[0022]可選的，所述柵極結(jié)構(gòu)包括:位于襯底表面的柵介質(zhì)層、位于柵介質(zhì)層表面的柵電極層、以及位于柵電極層和柵介質(zhì)層兩側(cè)側(cè)壁和襯底表面的側(cè)墻。
[0023]可選的，還包括:在形成阻擋層之前，在所述柵極結(jié)構(gòu)兩側(cè)的應(yīng)力層和部分襯底內(nèi)形成源區(qū)和漏區(qū)。
[0024]可選的，還包括:在形成電接觸之后，在所述電接觸層表面形成導(dǎo)電結(jié)構(gòu)。
[0025]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點:
[0026]本發(fā)明的晶體管形成方法中，在采用自對準硅化工藝形成電接觸層之前，在應(yīng)力層內(nèi)摻雜阻擋離子，以此在應(yīng)力層內(nèi)形成一層阻擋層，所述阻擋層能夠防止后續(xù)用于形成電接觸層的原子向應(yīng)力層底部擴散。所述電接觸層的材料內(nèi)包括第一金屬元素，而所述第一金屬元素的電阻率低于鎳元素或鈷元素的電阻率，因此所形成的電接觸層的電阻率降低，能夠提高所形成晶體管源區(qū)和漏區(qū)之間的電流，以提高溝道區(qū)的載流子遷移率，減少漏電流。然而，當所述第一金屬元素的電阻率低于鎳元素或鈷元素的電阻率時，所述第一金屬元素的活性較強，在熱環(huán)境下，易于在應(yīng)力層內(nèi)發(fā)生擴散，而所述阻擋層能夠阻止第一金屬元素的原子向應(yīng)力層底部擴散，使所述第一金屬元素的原子集中于高于阻擋層的部分應(yīng)力層內(nèi)。因此，所形成的電接觸層位于阻擋層表面，即所述阻擋層定義了所述阻擋層的厚度，能夠防止因第一金屬元素的原子發(fā)生擴散，保證了電接觸層具有較低的電阻鋁，而且所形成的電接觸層的厚度均勻、且能夠精確控制，有利于提高溝道區(qū)的載流子遷移率、減少漏電，所形成的晶體管性能提聞。
[0027]進一步，所述阻擋層的形成工藝包括對所述應(yīng)力層進行第二離子注入工藝，所摻雜的離子為碳離子，所述碳離子的注入深度為預(yù)設(shè)深度。所述碳離子能夠填充于阻擋層所處的應(yīng)力層晶格間隙內(nèi)，當后續(xù)采用自對準硅化工藝形成電接觸層時，能夠阻擋用于形成電接觸層的材料原子通過晶格間隙向應(yīng)力層底部擴散，從而保證了用于形成電接觸層的材料集中于高于阻擋層的部分應(yīng)力層內(nèi)，則所述電接觸層位于阻擋層表面，所形成的電接觸層電阻率低、厚度精確均勻、電性能穩(wěn)定。
[0028]進一步，在所述第二次離子注入工藝之前，還包括對所述應(yīng)力層進行第一次離子注入工藝，所述第一次離子注入工藝摻雜的離子為鍺離子。所述第一次離子注入工藝為非晶化前注入(PAI, Pre-Amorphizat1n Implant)工藝,所摻雜的鍺離子使得阻擋層的表面層非晶化，所述非晶化的表面層能夠控制第二次離子注入的深度，在后續(xù)自對準硅化工藝中有效控制電接觸層的材料原子在阻擋層內(nèi)的擴散速率。因此，在所述自對準硅化工藝之后，所形成的電接觸層與應(yīng)力層的接觸界面光滑，而且所形成的電接觸層的厚度均勻，所述電接觸層的電性能穩(wěn)定。
[0029]進一步，所述第一金屬元素為銅、鎢或鋁，所述鋁、銅或鎢的電阻率低，能夠使所形成的電接觸層的電阻率降低，從而降低所述應(yīng)力層表面的接觸電阻，使溝道區(qū)的載流子遷移率提高。其中，所述鋁、銅或鎢原子易于在應(yīng)力層的材料內(nèi)擴散，而應(yīng)力層內(nèi)的阻擋層能夠防止鋁、銅或鎢原子向應(yīng)力層底部擴散，從而使形成的電接觸層位于阻擋層表面，保證了電接觸層的電性能。
【附圖說明】
[0030]圖1是現(xiàn)有技術(shù)一種具有應(yīng)力層的晶體管的剖面結(jié)構(gòu)示意圖；
[0031]圖2至圖8是本發(fā)明實施例的晶體管形成過程的剖面結(jié)構(gòu)示意圖。
【具體實施方式】
[0032]如【背景技術(shù)】所述，在現(xiàn)有的具有應(yīng)力層的晶體管中，溝道區(qū)的載流子遷移率提高有限，因此所述晶體管抑制漏電流的能力有限。
[0033]經(jīng)過研究發(fā)現(xiàn)，請繼續(xù)參考圖1，