技術編號：7158646
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及集成電路制造領域，尤其涉及一種CMOS晶體管的制作方法。背景技術隨著半導體工藝生產(chǎn)過程中晶體管的尺寸不斷縮小，晶體管元件工作需要的電壓和電流不斷降低，晶體管開關的速度也隨之加快，隨之對半導體工藝各方面要求大幅提高。為提高半導體器件的性能，業(yè)界提出了多種工藝和方法，其中包括柵極最后工藝以及應力記憶技術。隨著晶體管的組成部分做到了幾個分子和原子的厚度，組成半導體的材料達到了物理電氣特性的極限?，F(xiàn)有的工藝通常采用二氧化硅(SiO2)作為柵極介質層的材料...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。