專利名稱：半導(dǎo)體晶體管結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件，尤其涉及半導(dǎo)體鰭狀溝道晶體管(FinFET)結(jié)構(gòu)及其制造方法。
背景技術(shù)：
隨著集成電路制造技術(shù)的不斷進(jìn)步，金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管 (MOSFET)的特征尺寸已小至幾十納米。器件繼續(xù)縮小面臨的問題之一就是短溝道效應(yīng)，以及由此帶來的芯片靜態(tài)功耗的增加。多柵鰭狀溝道晶體管(FinFET)有望克服這一效應(yīng)，使器件尺寸得以繼續(xù)縮小。多柵FinFET以其鰭狀溝道代替常規(guī)MOSFET的平面溝道，在每個鰭狀溝道的多個表面覆蓋柵極，這樣?xùn)艠O從多個方向?qū)挔顪系肋M(jìn)行控制，幾個方向電場的耦合作用可以顯著增強(qiáng)柵極的調(diào)制能力。在器件截止時，多柵鰭狀結(jié)構(gòu)可以抑制漏極電場向溝道的滲透，從而抑制短溝道效應(yīng)；在器件開啟時，由于鰭狀溝道多個表面覆蓋柵極，因此有多個表面可以在柵極的調(diào)制下參與載流子輸運，導(dǎo)通電流為多個表面輸運電流之和，從而提高電流驅(qū)動能力。多柵 FinFET根據(jù)鰭狀溝道覆蓋柵極的表面數(shù)可分為雙柵FinFET、三柵FinFET、Ω柵FinFET和圍柵FinFET，其中圍柵FinFET對短溝道效應(yīng)的免疫性最強(qiáng)。納米尺度MOSFET繼續(xù)縮小面臨的另一個問題是制造中對溝道摻雜濃度梯度的控制。傳統(tǒng)反型模式MOSFET的溝道區(qū)與源/漏區(qū)摻雜類型不同，要減小PN結(jié)的空間擴(kuò)展，需要提高兩側(cè)摻雜濃度。這一方面容易導(dǎo)致帶帶隧穿；另一方面要求溝道兩端在幾個納米的距離內(nèi)摻雜濃度的急劇變化，即很高的濃度梯度，給離子注入后的退火帶來挑戰(zhàn)，因為退火會導(dǎo)致雜質(zhì)擴(kuò)散，雜質(zhì)分布發(fā)生變化。

發(fā)明內(nèi)容
本發(fā)明的目的在于，提供了一種半導(dǎo)體晶體管結(jié)構(gòu)及其制造方法，其是無PN結(jié)的圍柵FinFET，用以克服短溝道效應(yīng)，同時緩解器件對溝道摻雜濃度梯度的要求。本發(fā)明提供一種半導(dǎo)體晶體管結(jié)構(gòu)，包括一絕緣體上硅，該絕緣體上硅包括埋氧層和頂層硅，該頂層硅的中間有一凹部，該凹部兩側(cè)分別為頂層硅的源區(qū)和漏區(qū)，該源區(qū)和漏區(qū)之間通過多個硅鰭狀結(jié)構(gòu)連接形成溝道，該頂層硅的源區(qū)、漏區(qū)和硅鰭狀結(jié)構(gòu)為同一摻雜類型；一柵極導(dǎo)電條制作在凹部內(nèi)，并包裹硅鰭狀結(jié)構(gòu)；一漏電極，該漏電極制作在頂層硅的漏區(qū)上；一源電極，該源電極制作在頂層硅的源區(qū)上；
一柵電極，該柵電極制作在柵極導(dǎo)電條上。本發(fā)明還提供一種半導(dǎo)體晶體管結(jié)構(gòu)的制備方法，包括如下步驟步驟1 選用絕緣體上硅，對其頂層硅進(jìn)行摻雜，摻雜類型為N型或P型；步驟2 通過熱氧化在頂層硅的表面生長一層S^2硬掩膜；
步驟3 通過光刻和SiA刻蝕，在SiA硬掩膜上預(yù)定義器件區(qū)，預(yù)定義器件區(qū)后的 SiO2硬掩膜包括源區(qū)SiA硬掩膜、漏區(qū)SiA硬掩膜和溝道區(qū)鰭狀結(jié)構(gòu)SiA硬掩膜，SiA硬掩膜被刻蝕掉的區(qū)域露出頂層硅；步驟4 通過低壓化學(xué)汽相沉積在S^2硬掩膜和露出的頂層硅上覆蓋一層氮化硅硬掩膜；步驟5 通過光刻和氮化硅刻蝕，在氮化硅硬掩膜上重新定義源區(qū)和漏區(qū)，重新定義源區(qū)和漏區(qū)后的氮化硅硬掩膜包括源區(qū)氮化硅硬掩膜和漏區(qū)氮化硅硬掩膜；步驟6:在SiO2硬掩膜和氮化硅硬掩膜的掩蔽下，刻蝕頂層硅，露出埋氧層，得到頂層硅的源區(qū)、漏區(qū)和硅鰭狀結(jié)構(gòu)；步驟7 選擇性熱氧化，在硅鰭狀結(jié)構(gòu)表面生成S^2層，熱氧化對硅的消耗使硅鰭狀結(jié)構(gòu)的截面尺寸減小，而源區(qū)和漏區(qū)在氮化硅硬掩膜的阻擋下表面未被氧化；步驟8 采用磷酸溶液去除源區(qū)和漏區(qū)上的氮化硅硬掩膜；步驟9 濕法腐蝕去除S^2硬掩膜和S^2層，濕法腐蝕的各向同性使硅鰭狀結(jié)構(gòu)因其下方的埋氧層被腐蝕而懸空，在硅鰭狀結(jié)構(gòu)的周圍出現(xiàn)凹部；步驟10 通過熱氧化或化學(xué)氣相沉積在源區(qū)、漏區(qū)和硅鰭狀結(jié)構(gòu)的表面生長絕緣介質(zhì)層，使其包裹懸空的硅鰭狀結(jié)構(gòu)；步驟11 通過化學(xué)氣相沉積在絕緣介質(zhì)層上覆蓋導(dǎo)電材料層；步驟12 通過光刻和刻蝕在導(dǎo)電材料層上定義出柵極導(dǎo)電條；步驟13 對源區(qū)和漏區(qū)進(jìn)行摻雜，摻雜類型與步驟1的摻雜類型相同；步驟14 在源區(qū)、漏區(qū)和柵極導(dǎo)電條上分別制作源電極、漏電極和柵電極，完成器件的制備。


為進(jìn)一步說明本發(fā)明的技術(shù)內(nèi)容，結(jié)合實施例及附圖詳細(xì)說明如下，其中圖1示出了本發(fā)明提供的半導(dǎo)體晶體管結(jié)構(gòu)的三維示意圖。圖2示出了本發(fā)明提供的半導(dǎo)體晶體管結(jié)構(gòu)的俯視圖。圖3示出了本發(fā)明提供的半導(dǎo)體晶體管結(jié)構(gòu)沿A-A’的剖面圖。圖4示出了本發(fā)明提供的半導(dǎo)體晶體管結(jié)構(gòu)沿B-B’的剖面圖。圖5示出了在頂層硅12上生長一層SiO2硬掩膜13后，沿A-A，的剖面圖。圖6示出了在SW2硬掩膜13上預(yù)定義器件區(qū)后的俯視圖。圖7示出了在SiO2硬掩膜13上預(yù)定義器件區(qū)后，沿A-A’的剖面圖。圖8示出了覆蓋一層氮化硅硬掩膜5后，沿A-A’的剖面圖。圖9示出了在氮化硅硬掩膜5上重新定義源區(qū)和漏區(qū)后的俯視圖。圖10示出了在氮化硅硬掩膜5上重新定義源區(qū)和漏區(qū)后，沿B-B’的剖面圖。圖11示出了在氮化硅硬掩膜5上重新定義源區(qū)和漏區(qū)后，沿C-C’的剖面圖。圖12示出了刻蝕頂層硅12后，沿A-A，的剖面圖。圖13示出了刻蝕頂層硅12后，沿C-C’的剖面圖。圖14示出了選擇性熱氧化后，沿A-A’的剖面圖。圖15示出了選擇性熱氧化后，沿B-B’的剖面圖。
圖16示出了去除氮化硅硬掩膜5后，沿B-B’的剖面圖。圖17示出了濕法腐蝕去除SW2硬掩膜13和SW2層23后，沿A-A，的剖面圖。圖18示出了濕法腐蝕去除SW2硬掩膜13和SW2層23后，沿B-B，的剖面圖。圖19示出了生長絕緣介質(zhì)層124后，沿A-A，的剖面圖。圖20示出了生長絕緣介質(zhì)層IM后，沿B-B’的剖面圖。圖21示出了覆蓋導(dǎo)電材料層后，沿A-A’的剖面圖。圖22示出了在導(dǎo)電材料層上定義柵極導(dǎo)電條14后，沿B-B’的剖面圖。圖23示出了完成器件制備后，沿B-B’的剖面圖，與圖4對應(yīng)。
具體實施例方式請參閱圖1-圖4所示，本發(fā)明提供一種半導(dǎo)體晶體管結(jié)構(gòu)，包括一絕緣體上硅10，該絕緣體上硅10包括埋氧層11和頂層硅12，該頂層硅12的中間有一凹部111，該凹部111兩側(cè)分別為頂層硅12的源區(qū)121和漏區(qū)122，該源區(qū)121 和漏區(qū)122之間通過多個硅鰭狀結(jié)構(gòu)123連接形成溝道，該頂層硅12的源區(qū)121、漏區(qū) 122和硅鰭狀結(jié)構(gòu)123為同一摻雜類型；其中頂層硅12的源區(qū)121、漏區(qū)122和硅鰭狀結(jié)構(gòu)123的表面制作有一絕緣介質(zhì)層124 ；其中絕緣介質(zhì)層124的材料為SiO2、氮氧化物、 HfO2, ZrO2, A1203、TiO2, La203> SrTiO3 或 LaAlO3,或其混合結(jié)構(gòu)；其中頂層硅 12 的源區(qū) 121 和漏區(qū)122為同一摻雜類型，摻雜類型為N型或P型，摻雜濃度為1 X IO19CnT3-I X 1021cm_3 ； 其中硅鰭狀結(jié)構(gòu)123的數(shù)量為1-500 ；其中硅鰭狀結(jié)構(gòu)123的截面形狀為矩形、圓角矩形、圓形、橢圓形、三角形或梯形；其中硅鰭狀結(jié)構(gòu)123的截面尺寸為3納米-100納米；其中硅鰭狀結(jié)構(gòu)123的摻雜類型與源區(qū)121、漏區(qū)122相同，硅鰭狀結(jié)構(gòu)123的摻雜濃度為 1 X IO15CnT3-I X IO21CnT3 ；一柵極導(dǎo)電條14制作在凹部111內(nèi)，并包裹硅鰭狀結(jié)構(gòu)123 ；其中該柵極導(dǎo)電條 14的制作材料為多晶硅、多晶硅/鍺、金屬、金屬化合物或其混合結(jié)構(gòu)；一漏電極15，該漏電極15制作在頂層硅12的漏區(qū)122上；其中該漏電極15與頂層硅12的漏區(qū)122實現(xiàn)歐姆接觸；一源電極16，該源電極16制作在頂層硅12的源區(qū)121上；其中該源電極16與頂層硅12的漏區(qū)121實現(xiàn)歐姆接觸；一柵電極17，該柵電極17制作在柵極導(dǎo)電條14上；其中該柵電極17與柵極導(dǎo)電條14實現(xiàn)歐姆接觸。該半導(dǎo)體晶體管結(jié)構(gòu)完全依靠柵極導(dǎo)電條14對其包裹的硅鰭狀結(jié)構(gòu)123的靜電控制來實現(xiàn)溝道的導(dǎo)通或截止，即硅鰭狀結(jié)構(gòu)123中的載流子全耗盡時半導(dǎo)體晶體管截止，硅鰭狀結(jié)構(gòu)123內(nèi)呈電中性或出現(xiàn)載流子積累時半導(dǎo)體晶體管導(dǎo)通。請參閱圖5-圖23所示，本發(fā)明提供一種半導(dǎo)體晶體管結(jié)構(gòu)的制備方法，包括如下步驟步驟1 選用絕緣體上硅10，對其頂層硅12進(jìn)行摻雜，摻雜類型為N型或P型，摻雜濃度為 1 X IO15CnT3-I X IO21CnT3 ；步驟2 通過熱氧化在頂層硅12的表面生長一層S^2硬掩膜13 ；其中S^2硬掩膜13的厚度為10-50納米；
步驟3 通過光刻和SW2刻蝕，在Si02硬掩膜13上預(yù)定義器件區(qū)，預(yù)定義器件區(qū)后的SiA硬掩膜13包括源區(qū)SiA硬掩膜131、漏區(qū)SiA硬掩膜132和溝道區(qū)鰭狀結(jié)構(gòu)SiA 硬掩膜133，SiO2硬掩膜13被刻蝕掉的區(qū)域露出頂層硅12 ；步驟4 通過低壓化學(xué)汽相沉積在SW2硬掩膜13和露出的頂層硅12上覆蓋一層氮化硅硬掩膜5 ；其中氮化硅硬掩膜5的厚度為50-200納米；步驟5 通過光刻和氮化硅刻蝕，在氮化硅硬掩膜5上重新定義源區(qū)和漏區(qū)，重新定義源區(qū)和漏區(qū)后的氮化硅硬掩膜5包括源區(qū)氮化硅硬掩膜51和漏區(qū)氮化硅硬掩膜52 ； 其中該源區(qū)氮化硅硬掩膜51和漏區(qū)氮化硅硬掩膜52完全覆蓋步驟3中在SiO2硬掩膜13 上預(yù)定義的源區(qū)S^2硬掩膜131和漏區(qū)S^2硬掩膜132 ；其中該源區(qū)氮化硅硬掩膜51和漏區(qū)氮化硅硬掩膜52的面積大于步驟3中在SW2硬掩膜13上預(yù)定義的源區(qū)SW2硬掩膜 131和漏區(qū)S^2硬掩膜132的面積；其中該源區(qū)氮化硅硬掩膜51和漏區(qū)氮化硅硬掩膜52 部分地覆蓋步驟3中在SiA硬掩膜13上預(yù)定義的溝道區(qū)鰭狀結(jié)構(gòu)SiA硬掩膜133 ；其中該源區(qū)氮化硅硬掩膜51和漏區(qū)氮化硅硬掩膜52將最終決定頂層硅12的源區(qū)121和漏區(qū) 122 ；步驟6 在SiO2硬掩膜13和氮化硅硬掩膜5的掩蔽下，刻蝕頂層硅12，露出埋氧層11，得到頂層硅12的源區(qū)121、漏區(qū)122和硅鰭狀結(jié)構(gòu)123 ；步驟7 選擇性熱氧化，在硅鰭狀結(jié)構(gòu)123表面生成SW2層23，熱氧化對硅的消耗使硅鰭狀結(jié)構(gòu)123的截面尺寸減小，而源區(qū)121和漏區(qū)122在氮化硅硬掩膜5的阻擋下表面未被氧化；其中選擇性熱氧化為干氧氧化、氫氧合成氧化或先用氫氣退火再用氧氣氧化；該步驟的意義是a)使硅鰭狀結(jié)構(gòu)123的截面尺寸減小，緩解了對光刻設(shè)備分辨率的要求；b)消除刻蝕引入的損傷；c)改善硅鰭狀結(jié)構(gòu)123表面的光滑和平整度，減小硅鰭狀結(jié)構(gòu)123的棱角曲率；d)在后面腐蝕SiA的過程中使硅鰭狀結(jié)構(gòu)123懸空，得以實現(xiàn)圍柵結(jié)構(gòu)；e)選擇性熱氧化避免了對源區(qū)121和漏區(qū)122的硅的消耗，防止源區(qū)121和漏區(qū) 122的串聯(lián)電阻和接觸電阻的增大；步驟8 采用磷酸溶液去除源區(qū)121和漏區(qū)122上的氮化硅硬掩膜5 ；步驟9 濕法腐蝕去除SW2硬掩膜13和SW2層23，濕法腐蝕的各向同性使硅鰭狀結(jié)構(gòu)123因其下方的埋氧層11被腐蝕而懸空，在硅鰭狀結(jié)構(gòu)123的周圍出現(xiàn)凹部111 ；步驟10 通過熱氧化或化學(xué)氣相沉積在源區(qū)121、漏區(qū)122和硅鰭狀結(jié)構(gòu)123的表面生長絕緣介質(zhì)層124，使其包裹懸空的硅鰭狀結(jié)構(gòu)123 ；其中絕緣介質(zhì)層124的材料為 SiO2、氮氧化物、HfO2, ZrO2, A1203、TiO2, La203> SrTiO3 或 LaAlO3,或其混合結(jié)構(gòu)；步驟11 通過化學(xué)氣相沉積在絕緣介質(zhì)層IM上覆蓋導(dǎo)電材料層；該導(dǎo)電材料層為多晶硅、多晶硅/鍺、金屬、金屬化合物或其混合結(jié)構(gòu)；步驟12 通過光刻和刻蝕在導(dǎo)電材料層上定義出柵極導(dǎo)電條14 ；步驟13 對源區(qū)121和漏區(qū)122進(jìn)行摻雜，摻雜類型與步驟1)的摻雜類型相同； 其中源區(qū)121和漏區(qū)122的摻雜濃度為IX IO19CnT3-I X IO21CnT3。步驟14 在源區(qū)121、漏區(qū)122和柵極導(dǎo)電條14上分別制作源電極16、漏電極15 和柵電極17，完成器件的制備。
實例請參閱圖1-圖4所示，本發(fā)明一種半導(dǎo)體晶體管結(jié)構(gòu)，包括一絕緣體上硅10，該絕緣體上硅10包括埋氧層11和頂層硅12，其中埋氧層11的厚度為200納米，頂層硅12的厚度為90納米，頂層硅12的晶面為(110)，該頂層硅12的中間有一凹部111，該凹部111兩側(cè)分別為頂層硅12的源區(qū)121和漏區(qū)122，該源區(qū)121和漏區(qū)122之間通過25個硅鰭狀結(jié)構(gòu)123連接形成溝道，該頂層硅12的源區(qū)121、漏區(qū)122 和硅鰭狀結(jié)構(gòu)123均為P型硼摻雜；其中頂層硅12的源區(qū)121、漏區(qū)122和硅鰭狀結(jié)構(gòu) 123的表面制作有一 SiO2介質(zhì)層124 ；其中頂層硅12的源區(qū)121和漏區(qū)122的摻雜濃度為 IXlO20Cm-3 ；其中硅鰭狀結(jié)構(gòu)123的截面形狀為矩形，截面尺寸為40納米X60納米；其中硅鰭狀結(jié)構(gòu)123的摻雜濃度為IXlO15cnT3 ；一柵極導(dǎo)電條14制作在凹部111內(nèi)，并包裹硅鰭狀結(jié)構(gòu)123 ；其中該柵極導(dǎo)電條 14的制作材料為多晶硅；一漏電極15，該漏電極15制作在頂層硅12的漏區(qū)122上；該漏電極15的制作材料為鎳鋁合金，與頂層硅12的漏區(qū)122實現(xiàn)歐姆接觸；一源電極16，該源電極16制作在頂層硅12的源區(qū)121上；該漏電極15的制作材料為鎳鋁合金，與頂層硅12的漏區(qū)121實現(xiàn)歐姆接觸；一柵電極17，該柵電極17制作在柵極導(dǎo)電條14上；該漏電極15的制作材料為鎳鋁合金，與柵極導(dǎo)電條14實現(xiàn)歐姆接觸。請參閱圖5-圖23所示，該半導(dǎo)體晶體管結(jié)構(gòu)的制備方法，包括如下步驟步驟1 選用絕緣體上硅10，其埋氧層11的厚度為200納米，其頂層硅12的厚度為90納米，頂層硅12的晶面為(110)；進(jìn)行P型硼摻雜，摻雜濃度為IXlO15cnT3;步驟2 通過875°C的氫氧合成氧化，在頂層硅12的表面生長一層SiO2硬掩膜13， 該SiA硬掩膜13的厚度為20納米；步驟3 通過光刻和SW2刻蝕，在SW2硬掩膜13上預(yù)定義器件區(qū)，預(yù)定義器件區(qū)后的SiA硬掩膜13包括源區(qū)SiA硬掩膜131、漏區(qū)SiA硬掩膜132和溝道區(qū)鰭狀結(jié)構(gòu)SiA 硬掩膜133，SiO2硬掩膜13被刻蝕掉的區(qū)域露出頂層硅12 ；步驟4 通過低壓化學(xué)汽相沉積在SW2硬掩膜13和露出的頂層硅12上覆蓋一層氮化硅硬掩膜5，該氮化硅硬掩膜5的厚度為100納米；步驟5 通過光刻和氮化硅刻蝕，在氮化硅硬掩膜5上重新定義源區(qū)和漏區(qū)，重新定義源區(qū)和漏區(qū)后的氮化硅硬掩膜5包括源區(qū)氮化硅硬掩膜51和漏區(qū)氮化硅硬掩膜52 ；步驟6 在SiO2硬掩膜13和氮化硅硬掩膜5的掩蔽下，刻蝕頂層硅12，露出埋氧層11，得到頂層硅12的源區(qū)121、漏區(qū)122和硅鰭狀結(jié)構(gòu)123 ；步驟7 通過875°C的氫氧合成氧化，在硅鰭狀結(jié)構(gòu)123表面生成5102層23，該SW2 層23的厚度為30納米，熱氧化對硅的消耗使硅鰭狀結(jié)構(gòu)123的截面尺寸減小，而源區(qū)121 和漏區(qū)122在氮化硅硬掩膜5的阻擋下表面未被氧化；步驟8 采用磷酸溶液去除源區(qū)121和漏區(qū)122上的氮化硅硬掩膜5 ；步驟9 采用氫氟酸溶液濕法腐蝕去除SW2硬掩膜13和SW2層23，濕法腐蝕的各向同性使硅鰭狀結(jié)構(gòu)123因其下方的埋氧層11被腐蝕而懸空，在硅鰭狀結(jié)構(gòu)123的周圍出現(xiàn)凹部111 ；
步驟10 通過900°C的干氧氧化在源區(qū)121、漏區(qū)122和硅鰭狀結(jié)構(gòu)123的表面生長SW2介質(zhì)層124，使其包裹懸空的硅鰭狀結(jié)構(gòu)123 ；該SW2介質(zhì)層124的厚度為20納米；步驟11 通過低壓化學(xué)氣相沉積在SW2介質(zhì)層124上覆蓋原位摻雜的多晶硅層， 該多晶硅層的厚度為200納米；步驟12 通過光刻和刻蝕在多晶硅層上定義出柵極導(dǎo)電條14 ；步驟13 對源區(qū)121和漏區(qū)122進(jìn)行硼摻雜，摻雜濃度為1 X 102°cm_3。步驟14 通過光刻、蒸發(fā)鎳-鋁、剝離和退火，在源區(qū)121、漏區(qū)122和柵極導(dǎo)電條 14上分別制作源電極16、漏電極15和柵電極17，完成器件的制備。以上所述的具體實施方式
，對本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步的詳細(xì)說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實施方式
而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體晶體管結(jié)構(gòu)，包括一絕緣體上硅，該絕緣體上硅包括埋氧層和頂層硅，該頂層硅的中間有一凹部，該凹部兩側(cè)分別為頂層硅的源區(qū)和漏區(qū)，該源區(qū)和漏區(qū)之間通過多個硅鰭狀結(jié)構(gòu)連接形成溝道， 該頂層硅的源區(qū)、漏區(qū)和硅鰭狀結(jié)構(gòu)為同一摻雜類型； 一柵極導(dǎo)電條制作在凹部內(nèi)，并包裹硅鰭狀結(jié)構(gòu)； 一漏電極，該漏電極制作在頂層硅的漏區(qū)上； 一源電極，該源電極制作在頂層硅的源區(qū)上； 一柵電極，該柵電極制作在柵極導(dǎo)電條上。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體晶體管結(jié)構(gòu)，其中頂層硅的源區(qū)、漏區(qū)和硅鰭狀結(jié)構(gòu)的表面制作有一絕緣介質(zhì)層。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體晶體管結(jié)構(gòu)，其中硅鰭狀結(jié)構(gòu)的數(shù)量為1-500。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體晶體管結(jié)構(gòu)，其中頂層硅的源區(qū)和漏區(qū)為同一摻雜類型，摻雜類型為N型或P型，摻雜濃度為1 X IO19CnT3-I X 1021cm_3。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體晶體管結(jié)構(gòu)，其中硅鰭狀結(jié)構(gòu)的截面形狀為矩形、圓角矩形、圓形、橢圓形、三角形或梯形。
6.根據(jù)權(quán)利要求1的晶體管結(jié)構(gòu)，其中硅鰭狀結(jié)構(gòu)的截面尺寸為3納米-100納米。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體晶體管結(jié)構(gòu)，其中硅鰭狀結(jié)構(gòu)的摻雜濃度為 IX IO15CnT3-I X 1021cm_3。
8.根據(jù)權(quán)利要求2所述的半導(dǎo)體晶體管結(jié)構(gòu)，其中絕緣介質(zhì)層的材料為SiO2、氮氧化物、Hf02、ZrO2, A1203、TiO2, La2O3> SrTiO3 或 LaAlO3,或其混合結(jié)構(gòu)。
9.一種半導(dǎo)體晶體管結(jié)構(gòu)的制備方法，包括如下步驟步驟1 選用絕緣體上硅，對其頂層硅進(jìn)行摻雜，摻雜類型為N型或P型； 步驟2 通過熱氧化在頂層硅的表面生長一層S^2硬掩膜；步驟3 通過光刻和SiA刻蝕，在SiA硬掩膜上預(yù)定義器件區(qū)，預(yù)定義器件區(qū)后的SiA 硬掩膜包括源區(qū)SiA硬掩膜、漏區(qū)SiA硬掩膜和溝道區(qū)鰭狀結(jié)構(gòu)SiA硬掩膜，SiO2硬掩膜被刻蝕掉的區(qū)域露出頂層硅；步驟4 通過低壓化學(xué)汽相沉積在S^2硬掩膜和露出的頂層硅上覆蓋一層氮化硅硬掩膜；步驟5 通過光刻和氮化硅刻蝕，在氮化硅硬掩膜上重新定義源區(qū)和漏區(qū)，重新定義源區(qū)和漏區(qū)后的氮化硅硬掩膜包括源區(qū)氮化硅硬掩膜和漏區(qū)氮化硅硬掩膜；步驟6 在SiA硬掩膜和氮化硅硬掩膜的掩蔽下，刻蝕頂層硅，露出埋氧層，得到頂層硅的源區(qū)、漏區(qū)和硅鰭狀結(jié)構(gòu)；步驟7 選擇性熱氧化，在硅鰭狀結(jié)構(gòu)表面生成SiO2層，熱氧化對硅的消耗使硅鰭狀結(jié)構(gòu)的截面尺寸減小，而源區(qū)和漏區(qū)在氮化硅硬掩膜的阻擋下表面未被氧化； 步驟8 采用磷酸溶液去除源區(qū)和漏區(qū)上的氮化硅硬掩膜；步驟9 濕法腐蝕去除SW2硬掩膜和SiA層，濕法腐蝕的各向同性使硅鰭狀結(jié)構(gòu)因其下方的埋氧層被腐蝕而懸空，在硅鰭狀結(jié)構(gòu)的周圍出現(xiàn)凹部；步驟10 通過熱氧化或化學(xué)氣相沉積在源區(qū)、漏區(qū)和硅鰭狀結(jié)構(gòu)的表面生長絕緣介質(zhì)層，使其包裹懸空的硅鰭狀結(jié)構(gòu)；步驟11 通過化學(xué)氣相沉積在絕緣介質(zhì)層上覆蓋導(dǎo)電材料層；步驟12 通過光刻和刻蝕在導(dǎo)電材料層上定義出柵極導(dǎo)電條；步驟13 對源區(qū)和漏區(qū)進(jìn)行摻雜，摻雜類型與步驟1的摻雜類型相同；步驟14 在源區(qū)、漏區(qū)和柵極導(dǎo)電條上分別制作源電極、漏電極和柵電極，完成器件的制備。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體晶體管結(jié)構(gòu)的制備方法，其中步驟1的摻雜濃度為 IX IO15CnT3-I X 1021cm_3。
11.根據(jù)權(quán)利要求9所述的半導(dǎo)體晶體管結(jié)構(gòu)的制備方法，其中熱氧化得到的SiO2硬掩膜的厚度為10-50納米。
12.根據(jù)權(quán)利要求9所述的半導(dǎo)體晶體管結(jié)構(gòu)的制備方法，其中氮化硅硬掩膜的厚度為50-200納米。
13.根據(jù)權(quán)利要求9所述的半導(dǎo)體晶體管結(jié)構(gòu)的制備方法，其中步驟7的選擇性熱氧化為干氧氧化、氫氧合成氧化或先用氫氣退火再用氧氣氧化。
14.根據(jù)權(quán)利要求9所述的半導(dǎo)體晶體管結(jié)構(gòu)的制備方法，其中絕緣介質(zhì)層的材料為 SiO2、氮氧化物、HfO2, ZrO2, A1203、TiO2, La203> SrTiO3 或 LaAlO3,或其混合結(jié)構(gòu)。
15.根據(jù)權(quán)利要求9所述的半導(dǎo)體晶體管結(jié)構(gòu)的制備方法，其中步驟的源區(qū)和漏區(qū)的摻雜濃度為 1 X IO19CnT3-I X IO21CnT3。
全文摘要
一種半導(dǎo)體晶體管結(jié)構(gòu)，包括一絕緣體上硅，該絕緣體上硅包括埋氧層和頂層硅，該頂層硅的中間有一凹部，該凹部兩側(cè)分別為頂層硅的源區(qū)和漏區(qū)，該源區(qū)和漏區(qū)之間通過多個硅鰭狀結(jié)構(gòu)連接形成溝道，該頂層硅的源區(qū)、漏區(qū)和硅鰭狀結(jié)構(gòu)為同一摻雜類型；一柵極導(dǎo)電條制作在凹部內(nèi)，并包裹硅鰭狀結(jié)構(gòu)；一漏電極，該漏電極制作在頂層硅的漏區(qū)上；一源電極，該源電極制作在頂層硅的源區(qū)上；一柵電極，該柵電極制作在柵極導(dǎo)電條上。
文檔編號H01L21/336GK102280454SQ20111024110
公開日2011年12月14日 申請日期2011年8月22日 優(yōu)先權(quán)日2011年8月22日
發(fā)明者張嚴(yán)波, 李小明, 杜彥東, 楊富華, 楊香, 陳艷坤, 韓偉華 申請人:中國科學(xué)院半導(dǎo)體研究所