專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及將具有凹部的蓋晶片接合在形成有電路圖形的主體晶片的半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
近年來，使用60GHz 頻帶 WPAN(Wireless Personal Area Network)或 76GHz 頻帶車載毫米波雷達(dá)等毫米頻帶的應(yīng)用一直在增加。在這些應(yīng)用中，需要在毫米頻帶具有高增益的半導(dǎo)體裝置。在用模具密封了半導(dǎo)體芯片的半導(dǎo)體裝置中，能夠降低制造成本，但是， 寄生電容增加，器件的性能惡化。特別是，在毫米頻帶中其惡化程度顯著。另外，也不能充分地確保耐濕性。因此，提出了將具有凹部的蓋晶片接合在形成有電路圖形的主體晶片上的半導(dǎo)體裝置。由此，能夠?qū)㈦娐穲D形氣密密封，改善耐濕性，能夠抑制寄生電容導(dǎo)致的增益下降。另外，當(dāng)信號(hào)的一部分在裝置內(nèi)被反饋時(shí)，存在在放大器中產(chǎn)生多余振蕩、或者在振蕩器中振蕩信號(hào)偏差這樣的問題。特別是由于毫米波的波長短，所以，不能忽略自干涉 (self interference).因此，提出了在覆蓋電路圖形的蓋晶片的內(nèi)表面設(shè)置了電磁屏蔽 (electromagnetic shield)的半導(dǎo)體裝置(例如，參照專利文獻(xiàn)1的圖11)。另外，提出了在蓋晶片的內(nèi)表面設(shè)置電路圖形并且與主體晶片的電路圖形連接的半導(dǎo)體裝置(例如，參照專利文獻(xiàn)1的圖10)。由此，能夠縮小芯片尺寸。[專利文獻(xiàn)1]日本特開2005-57136號(hào)公報(bào)。主體晶片和蓋晶片利用等離子體活性化接合等在真空中進(jìn)行接合。此時(shí)，由于裝置內(nèi)部和外部的氣壓差，存在芯片凹陷的情況。在該情況下，產(chǎn)生電路圖形到蓋的距離變化、設(shè)計(jì)值和實(shí)測(cè)值的偏差或可靠性下降等的問題。為了防止這樣的問題，需要增厚主體晶片或者蓋晶片。因此，切割精度降低，切割速度(生產(chǎn)能力(throughput))下降，刀片成本增加。并且，需要擴(kuò)大切割線寬度，每個(gè)晶片的芯片數(shù)減少。另外，雖然提出了通過在蓋晶片的內(nèi)表面設(shè)置電路圖形而縮小芯片尺寸的半導(dǎo)體裝置，但是，進(jìn)一步要求縮小芯片尺寸。另外，在主體晶片上所形成的HBT的發(fā)射極經(jīng)由空氣橋(air bridge)以及主體晶片的貫通孔被接地以及散熱。因此，存在散熱性差且寄生電感大這樣的問題。另外，以往為了防止由于放大器的輸出信號(hào)而使振蕩器的振蕩頻率變化，而將放大器和振蕩器形成于不同的芯片，在任意一個(gè)芯片的蓋晶片的內(nèi)側(cè)設(shè)置有電磁屏蔽。但是， 存在器件尺寸以及制造成本增加這樣的問題。

發(fā)明內(nèi)容
本發(fā)明是為了解決上述課題而提出的，第一目的在于得到一種半導(dǎo)體裝置的制造方法，能夠改善耐濕性，抑制增益降低，防止外部電磁噪聲，有效地進(jìn)行切割。本發(fā)明的第二目的在于得到一種能夠縮小芯片尺寸的半導(dǎo)體裝置。本發(fā)明的第三目的在于得到一種能夠提高散熱性并且能夠降低寄生電感的半導(dǎo)體裝置。本發(fā)明的第四目的在于得到一種能夠防止外部電磁噪聲、降低器件尺寸以及制造成本的半導(dǎo)體裝置及其制造方法。本發(fā)明的半導(dǎo)體裝置的制造方法具有在具有彼此對(duì)置的第一主面和第二主面的主體晶片的所述第一主面，形成電路圖形和第一金屬膜的工序；形成從所述主體晶片的所述第二主面貫通所述主體晶片并到達(dá)所述第一金屬膜的貫通孔的工序；在所述主體晶片的所述第二主面的一部分、所述貫通孔的內(nèi)壁、以及所述貫通孔內(nèi)所露出的所述第一金屬膜上，形成第二金屬膜的工序；在具有彼此對(duì)置的第一主面和第二主面的蓋晶片的所述第一主面形成凹部的工序；在包含所述蓋晶片的所述凹部內(nèi)的所述第一主面，形成第三金屬膜的工序；使所述凹部與所述電路圖形對(duì)置，使所述第三金屬膜與所述第一金屬膜接觸，將所述蓋晶片接合在所述主體晶片上的工序；將接合后的所述主體晶片與所述蓋晶片沿著所述貫通孔進(jìn)行切割的工序。根據(jù)本發(fā)明，能夠得到一種半導(dǎo)體裝置的制造方法，能夠改善耐濕性，抑制增益降低，降低外部電磁噪聲，并且，能夠有效地進(jìn)行切割。


圖1是表示實(shí)施方式1的半導(dǎo)體裝置的俯視圖。圖2是沿著圖1的A-A’的剖面圖。圖3是沿著圖1的B-B，的剖面圖。圖4是用于說明實(shí)施方式1的半導(dǎo)體裝置的制造方法的剖面圖。圖5是用于說明實(shí)施方式1的半導(dǎo)體裝置的制造方法的剖面圖。圖6是用于說明實(shí)施方式1的半導(dǎo)體裝置的制造方法的剖面圖。圖7是用于說明實(shí)施方式1的半導(dǎo)體裝置的制造方法的剖面圖。圖8是用于說明實(shí)施方式1的半導(dǎo)體裝置的制造方法的剖面圖。圖9是用于說明實(shí)施方式1的半導(dǎo)體裝置的制造方法的剖面圖。圖10是用于說明實(shí)施方式1的半導(dǎo)體裝置的制造方法的剖面圖。圖11是用于說明實(shí)施方式1的半導(dǎo)體裝置的制造方法的剖面圖。圖12是用于說明實(shí)施方式1的半導(dǎo)體裝置的制造方法的剖面圖。圖13是用于說明實(shí)施方式2的半導(dǎo)體裝置的制造方法的剖面圖。圖14是用于說明實(shí)施方式2的半導(dǎo)體裝置的制造方法的剖面圖。圖15是用于說明實(shí)施方式2的半導(dǎo)體裝置的制造方法的剖面圖。圖16是用于說明實(shí)施方式2的半導(dǎo)體裝置的制造方法的剖面圖。圖17是用于說明實(shí)施方式2的半導(dǎo)體裝置的制造方法的剖面圖。圖18是用于說明實(shí)施方式2的半導(dǎo)體裝置的制造方法的剖面圖。圖19是用于說明實(shí)施方式3的半導(dǎo)體裝置的制造方法的剖面圖。圖20是用于說明實(shí)施方式3的半導(dǎo)體裝置的制造方法的剖面圖。圖21是用于說明實(shí)施方式3的半導(dǎo)體裝置的制造方法的剖面圖。圖22是用于說明實(shí)施方式3的半導(dǎo)體裝置的制造方法的剖面圖。圖23是用于說明實(shí)施方式3的半導(dǎo)體裝置的制造方法的剖面圖。圖M是用于說明實(shí)施方式3的半導(dǎo)體裝置的制造方法的剖面圖。
圖25是用于說明實(shí)施方式3的半導(dǎo)體裝置的制造方法的剖面圖。圖沈是用于說明實(shí)施方式3的半導(dǎo)體裝置的制造方法的剖面圖。圖27是表示實(shí)施方式4的半導(dǎo)體裝置的剖面圖。圖觀是表示實(shí)施方式5的半導(dǎo)體裝置的剖面圖。圖四是表示實(shí)施方式5的半導(dǎo)體裝置的電路圖。圖30是表示實(shí)施方式6的半導(dǎo)體裝置的剖面圖。圖31是表示實(shí)施方式7的半導(dǎo)體裝置的剖面圖。圖32是表示實(shí)施方式8的半導(dǎo)體裝置的俯視圖。圖33是沿著圖32的A-A，的剖面圖。圖34是沿著圖32的B-B，的剖面圖。圖35是沿著圖32的C-C，的剖面圖。圖36是用于說明實(shí)施方式8的半導(dǎo)體裝置的制造方法的剖面圖。圖37是用于說明實(shí)施方式8的半導(dǎo)體裝置的制造方法的剖面圖。圖38是用于說明實(shí)施方式8的半導(dǎo)體裝置的制造方法的剖面圖。圖39是用于說明實(shí)施方式8的半導(dǎo)體裝置的制造方法的剖面圖。圖40是用于說明實(shí)施方式8的半導(dǎo)體裝置的制造方法的剖面圖。圖41是用于說明實(shí)施方式8的半導(dǎo)體裝置的制造方法的剖面圖。圖42是用于說明實(shí)施方式8的半導(dǎo)體裝置的制造方法的剖面圖。圖43是用于說明實(shí)施方式8的半導(dǎo)體裝置的制造方法的剖面圖。附圖標(biāo)記說明 1主體晶片
Ia主面(第一主面) Ib主面(第二主面) 2電路圖形(第一電路圖形) 3金屬膜(第一金屬膜) 4金屬膜(第二金屬膜) 7 蓋晶片
7a主面(第一主面) 7b主面(第二主面) 8凹部
9金屬膜(第三金屬膜) 17貫通孔(第一貫通孔) 19金屬膜(第三金屬膜) 20貫通孔(第二貫通孔) 21金屬膜(第四金屬膜) 22電路圖形(第二電路圖形) 23凸起
24電路圖形(第三電路圖形) 25貫通電極38晶體管 45發(fā)射極 46接地電極 48散熱板
50電路圖形(第一電路圖形) 51電路圖形(第二電路圖形) 52布線
56凹部(第一凹部) 57凹部(第二凹部) 58金屬膜 59區(qū)域(第一區(qū)域) 60區(qū)域(第二區(qū)域) 61凹部(第三凹部)。
具體實(shí)施例方式參照附圖對(duì)本發(fā)明的實(shí)施方式的半導(dǎo)體裝置進(jìn)行說明。對(duì)相同的結(jié)構(gòu)要素標(biāo)注相同的附圖標(biāo)記，有時(shí)省略重復(fù)的說明。實(shí)施方式1
圖1是表示實(shí)施方式1的半導(dǎo)體裝置的俯視圖。圖2是沿著圖1的A-A’的剖面圖。圖 3是沿著圖1的B-B’的剖面圖。主體晶片1具有彼此對(duì)置的主面Ia和主面lb。在主體晶片1的主面Ia形成有電路圖形2和金屬膜3。在主體晶片1的側(cè)面以及主面Ib的一部分形成金屬膜4，金屬膜4與金屬膜3連接。在主體晶片1的主面Ib形成有信號(hào)輸入輸出用焊盤5。利用貫通主體晶片1的貫通電極6將電路圖形2與信號(hào)輸入輸出用焊盤5連接。電路圖形2是放大器或振蕩器等的電路圖形，具有晶體管、電阻、MIM電容器、螺旋電感器(spiral inductor)以及布線等。貫通電極6是為了降低寄生電感和熱電阻而用金填充貫通孔而成的。此外，雖然未圖示，但是，也形成有電路接地用的貫通電極和焊盤。蓋晶片7具有彼此對(duì)置的主面7a和主面7b。在蓋晶片7的主面7a形成有凹部 8。在蓋晶片7的包含凹部8內(nèi)的主面7a形成有金屬膜9。蓋晶片7以凹部8與電路圖形 2對(duì)置并且金屬膜9與金屬膜3接觸的方式與主體晶片1接合。主體晶片1的主面Ib的金屬膜4經(jīng)由接地用凸起10與襯底11上的接地線路12 連接。主體晶片1的主面Ib的信號(hào)輸入輸出用焊盤5經(jīng)由信號(hào)輸入輸出用凸起13與襯底 11上的信號(hào)線路14連接。接著，說明實(shí)施方式1的半導(dǎo)體裝置的制造方法。圖4 圖12是用于說明實(shí)施方式1的半導(dǎo)體裝置的制造方法的剖面圖。首先，如圖4所示，在主體晶片1的主面Ia形成電路圖形2和金屬膜3。然后，如圖5所示，在主體晶片1的主面Ib形成抗蝕劑圖形15。將該抗蝕劑圖形 15作為掩模，對(duì)主體晶片1進(jìn)行刻蝕。由此，形成貫通主體晶片1而到達(dá)電路圖形2的貫通孔16和從主體晶片1的主面Ib貫通主體晶片1而到達(dá)金屬膜3的貫通孔17。然后，如圖6所示，在貫通孔16中埋入金等的金屬，形成貫通電極6。然后，如圖7所示，在主體晶片1的主面Ib的一部分、貫通孔17的內(nèi)壁、以及貫通孔17內(nèi)所露出的金屬膜3上，形成金屬膜4。另外，在主體晶片1的主面Ib的貫通電極6 上形成信號(hào)輸入輸出用焊盤5。并且，因?yàn)橐院笱刂炌?7進(jìn)行切割，所以，貫通孔17不用金屬膜4進(jìn)行填充。也可以省略切割線上的金屬膜4。然后，如圖8所示，在蓋晶片7的主面7a形成抗蝕劑圖形18。將該抗蝕劑圖形18 作為掩模對(duì)蓋晶片7進(jìn)行刻蝕。由此，在蓋晶片7的主面7a形成凹部8。然后，如圖9所示，在蓋晶片7的包含凹部8內(nèi)的主面7a形成金屬膜9。然后，如圖10所示，使凹部8與電路圖形2對(duì)置并且使金屬膜9與金屬膜3接觸， 利用等離子體活性化接合，在真空中將蓋晶片7接合在主體晶片1上。并且，由于主體晶片 1和蓋晶片7的接合部是相同材料的金屬，所以，能夠利用熱壓接進(jìn)行接合，也難以殘留熱應(yīng)力。但是，在高頻特性優(yōu)良的GaAs等的難以應(yīng)用高溫的熱過程(heat process)的半導(dǎo)體中，能夠以低溫進(jìn)行接合的等離子體活性化接合是有效的。然后，如圖11所示，將接合后的主體晶片1和蓋晶片7沿著貫通孔17進(jìn)行切割。 由此，如圖12所示，制造出實(shí)施方式1的半導(dǎo)體裝置。接著，說明實(shí)施方式1的效果。利用蓋晶片7將具有晶體管的電路圖形2氣密密封，所以，與沒有蓋的裸芯片相比，能夠大幅度地改善耐濕性。另外，以往芯片在晶體管上形成有耐濕用的絕緣膜，所以，寄生成分導(dǎo)致增益降低。另一方面，在本實(shí)施方式中，晶體管上方為中空，所以，能夠抑制寄生成分引起的增益的降低。另外，覆蓋電路圖形2的蓋晶片7的金屬膜9接地，所以，能夠提高電磁屏蔽效果， 防止外部電磁噪聲。并且，能夠抑制信號(hào)的反饋導(dǎo)致的多余振蕩或振蕩頻率偏差。但是，在信號(hào)輸入輸出部，不存在接地的金屬膜3、4、9，電磁屏蔽中斷。因此，使夾著信號(hào)輸入輸出部的接地用凸起10的間隔L為信號(hào)的波長的1/2以下。由此，能夠防止信號(hào)進(jìn)入電路圖形 2。例如，在信號(hào)的頻率為60GHz的情況下，波長為5mm，所以，使間隔L為2. 5mm以下即可。另外，將接合后的主體晶片1和蓋晶片7沿著貫通孔17進(jìn)行切割，所以，能夠使晶片厚度變薄與切割線相應(yīng)的量。因此，只要確保晶片厚度來防止芯片的凹陷，就能夠有效地進(jìn)行切割。另外，由于不需要較厚的切割刀片，所以，能夠使切割線寬度變窄，能夠增加每個(gè)晶片的芯片數(shù)。另外，由于在晶片狀態(tài)下統(tǒng)一地將主體晶片1與蓋晶片7接合，所以，與按每個(gè)芯片將主體晶片1與蓋晶片7接合的情況相比，能夠大幅度地降低組裝費(fèi)。另外，利用凸起將主體晶片1安裝在襯底11，所以，不需要引線，能夠抑制引線引起的增益下降和窄頻帶化。并且，通過形成貫通孔16、17，從而主體晶片1的翹曲變大，存在不能夠設(shè)置在處理裝置(process device)中的情況。在該情況下，在對(duì)主體晶片1與蓋晶片7進(jìn)行接合后形成貫通孔16、17也可以。另外，主體晶片1和蓋晶片7可以不非必須是相同材料，但是， 在膨脹率之差導(dǎo)致的翹曲成為問題的情況下，優(yōu)選是相同材料。為了進(jìn)行保護(hù)而不受安裝時(shí)的機(jī)械性沖擊，也可以在主體晶片1和蓋晶片7上形成芯片保護(hù)膜。實(shí)施方式2
對(duì)實(shí)施方式2的半導(dǎo)體裝置的制造方法進(jìn)行說明。圖13 圖18是用于說明實(shí)施方式2的半導(dǎo)體裝置的制造方法的剖面圖。首先，與實(shí)施方式1同樣地進(jìn)行圖4 圖7的工序。然后，如圖13所示，在蓋晶片 7的主面7a形成金屬膜19和凹部8。然后，如圖14所示，形成從蓋晶片7的主面7b貫通蓋晶片 而到達(dá)金屬膜19的貫通孔20。然后，如圖15所示，在蓋晶片7的主面7b、貫通孔20的內(nèi)壁、以及貫通孔20內(nèi)所露出的金屬膜19上形成金屬膜21。然后，如圖16所示，使凹部8與電路圖形2對(duì)置，使貫通孔17和貫通孔20對(duì)位， 使金屬膜19與金屬膜3接觸，將蓋晶片7接合在主體晶片1上。然后，如圖17所示，將接合后的主體晶片1和蓋晶片7沿著貫通孔17、20進(jìn)行切割。由此，如圖18所示，制造出實(shí)施方式2的半導(dǎo)體裝置。接著，說明實(shí)施方式2的效果。在實(shí)施方式2中，在蓋晶片7的主面7b側(cè)形成電磁屏蔽用的金屬膜21。在該情況下，也能夠得到與實(shí)施方式1同樣的效果。另外，在蓋晶片 7上也形成貫通孔20，沿著貫通孔17、20進(jìn)行切割，由此，能夠更加有效地進(jìn)行切割。并且， 為了確保晶片強(qiáng)度，不需要在切割線(紙面深度方向)上的全部位置設(shè)置貫通孔17、20。在將半導(dǎo)體晶片進(jìn)行薄板化的情況下，由于半導(dǎo)體晶片和金屬膜的膨脹系數(shù)之差，通常在形成了金屬膜的方向上半導(dǎo)體晶片翹曲。在實(shí)施方式2的情況下，由于主體晶片 1和蓋晶片7的翹曲方向相反，所以，翹曲抵消，能夠減輕接合后的晶片的翹曲量。另外，由于接地的金屬膜21位于蓋晶片7的主面7b側(cè)，所以，能夠降低接地的金屬膜21引起的對(duì)電路圖形2的干擾。實(shí)施方式3
對(duì)實(shí)施方式3的半導(dǎo)體裝置的制造方法進(jìn)行說明。圖19 圖沈是用于說明實(shí)施方式 3的半導(dǎo)體裝置的制造方法的剖面圖。首先，如圖19所示，在主體晶片1的主面Ia形成電路圖形2。接著，如圖20所示，在蓋晶片7的主面7a形成抗蝕劑圖形18。將該抗蝕劑圖形 18作為掩模對(duì)蓋晶片7進(jìn)行刻蝕。由此，在蓋晶片7的主面7a形成凹部8。然后，如圖21所示，使凹部8與電路圖形2對(duì)置，使主體晶片1的主面Ia與蓋晶片7的主面7a的半導(dǎo)體彼此接觸，利用等離子體活性化接合等將蓋晶片7接合在主體晶片 1上。然后，如圖22所示，對(duì)主體晶片1以及蓋晶片7進(jìn)行薄板化，對(duì)芯片邊界部進(jìn)行刻蝕。然后，如圖23所示，在蓋晶片7的主面7b形成金屬膜21。然后，如圖M所示，在主體晶片1的主面Ib形成抗蝕劑圖形15。將該抗蝕劑圖形 15作為掩模對(duì)主體晶片1以及蓋晶片7進(jìn)行刻蝕。由此，形成從主體晶片1的主面Ib貫通主體晶片1以及蓋晶片7而到達(dá)金屬膜21的貫通孔17。然后，如圖25所示，在主體晶片1的主面lb、貫通孔17的內(nèi)壁、以及貫通孔17內(nèi)所露出的金屬膜21上形成金屬膜4。并且，由于以后沿著貫通孔17進(jìn)行切割，所以，貫通孔 17不用金屬膜4進(jìn)行填充。也可以省略切割線上的金屬膜4。然后，將接合后的主體晶片1和蓋晶片7沿著貫通孔17進(jìn)行切割。由此，制造出實(shí)施方式3的半導(dǎo)體裝置。接著，對(duì)實(shí)施方式3的效果進(jìn)行說明。在實(shí)施方式3中，在蓋晶片7的主面7b側(cè)形成電磁屏蔽用的金屬膜21。在該情況下，也能夠得到與實(shí)施方式1同樣的效果。另外，由于將接合后的主體晶片1和蓋晶片7沿著貫通孔17進(jìn)行切割，所以，能夠使晶片厚度變薄與切割線相應(yīng)的量。因此，只要確保晶片厚度來防止裝置的凹陷，就能夠有效地進(jìn)行切割。 另外，由于不需要較厚的切割刀片，所以，能夠使切割線的寬度較窄，能夠增加每個(gè)晶片的芯片數(shù)。另外，在實(shí)施方式3中，當(dāng)將蓋晶片7接合在主體晶片1上時(shí)，使半導(dǎo)體彼此接合。 在如實(shí)施方式1、2那樣使金屬彼此接合的情況下，根據(jù)條件或材質(zhì)而需要加熱。相對(duì)于此， 在實(shí)施方式3中，半導(dǎo)體與金屬相比表面粗糙度較小，容易使半導(dǎo)體彼此的接合面確保平坦，所以，能夠在常溫下利用表面活性化進(jìn)行晶片接合。因此，能夠抑制升溫以及降溫導(dǎo)致的生產(chǎn)能力的下降。并且，在上述的例子中，如圖22所示那樣對(duì)主體晶片1以及蓋晶片7將芯片邊界部進(jìn)行了刻蝕，但是，如果確保強(qiáng)度，也可以不進(jìn)行刻蝕而僅進(jìn)行薄板化。例如，如圖沈所示，也可以不對(duì)主體晶片1的芯片邊界部進(jìn)行刻蝕。實(shí)施方式4
圖27是表示實(shí)施方式4的半導(dǎo)體裝置的剖面圖。該半導(dǎo)體裝置是具有低噪聲放大器 (Low Noise Amplifier :LNA)、混頻器以及天線的接收電路。在主體晶片1的主面Ia形成有電路圖形2。電路圖形2具有LNA和混頻器。在主體晶片1的主面Ib形成有信號(hào)輸入輸出用焊盤5。利用貫通主體晶片1的貫通電極6將電路圖形2和信號(hào)輸入輸出用焊盤5連接。此外，雖然未圖示，但是，還形成有電路接地用的貫通電極和焊盤。在蓋晶片7的主面7a形成有凹部8。在蓋晶片7的凹部8形成有電路圖形22。蓋晶片7以凹部8與電路圖形2對(duì)置的方式被接合到主體晶片1上。主體晶片1和蓋晶片7 在半導(dǎo)體表面彼此之間進(jìn)行接合。電路圖形2和電路圖形22利用凸起23進(jìn)行連接。在蓋晶片7的主面7b形成有電路圖形M。電路圖形M具有天線。利用貫通蓋晶片7的貫通電極25將電路圖形22與電路圖形對(duì)連接。與實(shí)施方式1同樣地，為了容易進(jìn)行切割，在蓋晶片7上形成有貫通孔 26。接著，說明實(shí)施方式4的效果。在本實(shí)施方式中，由于能夠以三維的方式層疊電路圖形2、22、24，所以，與在二維平面形成有電路圖形的裝置相比，能夠縮小芯片尺寸。特別是在毫米頻帶中，天線和LNA之間的信號(hào)強(qiáng)度的損失根據(jù)布線長而變大。相對(duì)于此，在本實(shí)施的方式中，與對(duì)兩者進(jìn)行引線連接的裝置相比，兩者的距離被縮短，所以， 能夠?qū)p失最小化。另外，在高頻電路中，經(jīng)常使用GaAs襯底，但是，當(dāng)在蓋晶片7中也使用作為半絕緣襯底的GaAs時(shí)，與Si襯底相比也能夠抑制損失。為了進(jìn)一步降低芯片整體中的信號(hào)損失，優(yōu)選高頻信號(hào)通過的全部的貫通電極較短。因此，優(yōu)選主體晶片1以及蓋晶片7較薄。即使將晶片進(jìn)行薄板化，凸起23也成為支撐物，所以，能夠抑制芯片的凹陷。并且，當(dāng)使晶片變薄時(shí)，能夠使與相鄰線路的間隔變窄， 所以，能夠得到高密度的布局(layout)。因此，能夠同時(shí)實(shí)現(xiàn)損失降低引起的接收特性提高和芯片尺寸下降。另外，若在電路圖形2中形成振蕩器、功率放大器以及開關(guān)，則能夠僅以主體晶片1構(gòu)成收發(fā)器。以往，電路芯片和天線芯片是單獨(dú)存在的，所以，需要逐個(gè)地進(jìn)行組裝。在本實(shí)施方式中，僅將晶片彼此接合并進(jìn)行切割，就能夠形成具有電路和天線的收發(fā)器，能夠大幅度地削減組裝所需要的時(shí)間以及費(fèi)用。并且，在主體晶片1的電路圖形2和蓋晶片7的電路圖形22的絕緣(isolation) 較差的情況下，也可以在凹部8設(shè)置接地層。為了強(qiáng)化電磁屏蔽性，也可以在貫通孔沈中形成鍍層等的金屬膜。實(shí)施方式5
圖觀是表示實(shí)施方式5的半導(dǎo)體裝置的剖面圖。圖四是實(shí)施方式5的半導(dǎo)體裝置的電路圖。在主體晶片1上層疊有三個(gè)蓋晶片27、28、四。蓋晶片27、28、四的結(jié)構(gòu)與實(shí)施方式4的蓋晶片7相同。在主體晶片1上形成有振蕩器電路30、在蓋晶片27上形成有混頻器電路31、在蓋晶片觀上形成有LNA電路32、在蓋晶片四上形成有天線33。由天線33接收的高頻信號(hào)RF經(jīng)由凸起23以及貫通電極25等輸入到LNA電路 32。該高頻信號(hào)RF在LNA電路32中被放大并且輸入到混頻器電路31?；祛l器動(dòng)作所需要的局部振蕩信號(hào)LO由振蕩器電路30生成并且輸入到混頻器電路31。由混頻器電路31生成的中間頻率信號(hào)IF從主體晶片1的主面Ib輸出到母板(mother board)。直流電壓DC 被供電到各層的晶體管。在本實(shí)施方式中，能夠以三維的方式層疊電路圖形，所以，與實(shí)施方式4同樣地， 能夠縮小芯片尺寸，大幅度地削減安裝時(shí)間以及成本。特別是，在電路特性對(duì)安裝精度敏感的毫米頻帶中，該效果較大。并且，在本實(shí)施方式中接合四個(gè)晶片，所以，需要將各晶片進(jìn)行薄板化。即使在該情況下，由于凸起23成為支撐物，所以，能夠抑制芯片的凹陷。實(shí)施方式6
圖30是表示實(shí)施方式6的半導(dǎo)體裝置的剖面圖。在主體晶片1上層疊有兩個(gè)蓋晶片 34、35。蓋晶片34的結(jié)構(gòu)與實(shí)施方式4的蓋晶片7相同。在蓋晶片35的凹部36的整個(gè)內(nèi)壁形成金屬膜37，凹部36成為空洞，成為波導(dǎo)管共振器。與利用電路圖形的共振器相比，能夠?qū)值較高的共振器構(gòu)成在芯片上，所以，能夠改善振蕩特性。另外，能夠以三維的方式層疊電路圖形，所以，與實(shí)施方式4、5同樣地，能夠縮小芯片尺寸。并且，也可以在波導(dǎo)管內(nèi)部埋入電介質(zhì)材料。實(shí)施方式7
圖31是表示實(shí)施方式7的半導(dǎo)體裝置的剖面圖。在主體晶片1的主面Ia形成有晶體管38。晶體管38具有次集電極層39、集電極層40、基極層41、發(fā)射極層42、集電極43、基極 44 以及發(fā)射極 45。此處，雖然晶體管 38 是 HBT(Hetero-junction Bipolar Transistor), 但是，也可以是場(chǎng)效應(yīng)晶體管。在蓋晶片7的主面7a形成有凹部8。在蓋晶片7的凹部8形成有接地電極46。 蓋晶片7以凹部8與晶體管38對(duì)置的方式接合在主體晶片1上。晶體管38的基極44和集電極43經(jīng)由貫通電極6與外部電路連接。晶體管38的發(fā)射極45 (在場(chǎng)效應(yīng)晶體管的情況下為源極)和接地電極46利用凸起47進(jìn)行連接。在蓋晶片7的主面7b形成有散熱板48。散熱板48接地。利用貫通蓋晶片7的貫通電極49將接地電極46與散熱板48連接。由此，與HBT的發(fā)射極經(jīng)由空氣橋以及主體晶片的貫通孔進(jìn)行接地以及散熱的現(xiàn)有裝置相比，能夠提高散熱性，能夠降低寄生電感。因此，特別是在毫米頻帶大幅度地提高增益，散熱性提高，由此，也改善輸出特性。實(shí)施方式8
圖32是表示實(shí)施方式8的半導(dǎo)體裝置的俯視圖。圖33是沿著圖32的A-A’的剖面圖。 圖；34是沿著圖32的B-B’的剖面圖。圖35是沿著圖32的C-C’的剖面圖。在主體晶片1的主面Ia形成有電路圖形50、51、布線52以及金屬膜53。電路圖形50和電路圖形51利用布線52進(jìn)行連接。電路圖形50具有振蕩器以及開關(guān)。電路圖形 51具有放大器。在主體晶片1的主面Ib形成有接地用焊盤M。金屬膜53和接地用焊盤 54利用貫通電極55進(jìn)行連接。在蓋晶片7的主面7a形成有凹部56、57。在蓋晶片7的凹部56形成有金屬膜58。 蓋晶片7以凹部56與電路圖形50對(duì)置并且凹部57與電路圖形51對(duì)置的方式接合在主體晶片1上。此處，在芯片端部，半導(dǎo)體彼此接合，在芯片內(nèi)部，金屬膜58與金屬膜53進(jìn)行接合。在蓋晶片7的凹部56所形成的金屬膜58經(jīng)由金屬膜53、貫通電極55以及接地用焊盤 54而接地。蓋晶片7的主面7a具有與主體晶片1接合的區(qū)域59、存在于凹部56和凹部57之間并且與布線52對(duì)置的區(qū)域60。區(qū)域60相對(duì)于區(qū)域59凹陷。并且，區(qū)域60和區(qū)域59的高度之差比布線52的厚度t大。因此，區(qū)域60與布線52分離(s印arate)。接著，說明實(shí)施方式8的半導(dǎo)體裝置的制造方法。圖36 圖43是用于說明實(shí)施方式8的半導(dǎo)體裝置的制造方法的剖面圖。此處，圖36 圖40以及圖43與圖33對(duì)應(yīng)、圖 41與圖34對(duì)應(yīng)、圖42與圖35對(duì)應(yīng)。首先，如圖36所示，在主體晶片1的主面la，形成電路圖形50、51以及布線52。并且，形成貫通電極陽以及接地用焊盤M。然后，如圖37所示，在蓋晶片7的主面7a形成凹部56、57。然后，如圖38所示， 在蓋晶片7的凹部56形成金屬膜58。然后，如圖39所示，在蓋晶片7的主面7b形成凹部 61。然后，如圖40 圖42所示，使凹部56與電路圖形50對(duì)置，使凹部57與電路圖形 51對(duì)置，將蓋晶片7接合在主體晶片1上。然后，如圖43所示，將接合后的主體晶片1和蓋晶片7沿著凹部61進(jìn)行切割。由此，制造出實(shí)施方式8的半導(dǎo)體裝置。接著，說明實(shí)施方式8的效果。覆蓋電路圖形50的蓋晶片7的金屬膜58接地，所以，能夠提高電磁屏蔽效果，防止外部電磁噪聲。并且，能夠抑制信號(hào)的反饋所引起的多余振蕩或振蕩頻率偏差。另外，在本實(shí)施方式中，由于將放大器和振蕩器形成在一個(gè)芯片上，所以，與將放大器和振蕩器形成在不同的芯片上的裝置相比，能夠降低器件尺寸以及制造成本。此外，能夠?qū)?shí)施方式5的中間層作為接地電極，將放大器和振蕩器分離，但是，為了電磁屏蔽而追加一層，所以，本實(shí)施方式是有效的。另外，在蓋晶片7的主面7a的凹部56和凹部57之間存在的區(qū)域60與布線52分離。因此，對(duì)電路圖形50和電路圖形51進(jìn)行連接的布線52不與蓋晶片7接合。因此，由振蕩器生成的信號(hào)被輸入到放大器。另外，由于將接合后的主體晶片1和蓋晶片7沿著凹部61進(jìn)行切割，所以，能夠使晶片厚度變薄與切割線相應(yīng)的量。因此，若確保晶片厚度以防止裝置的凹陷，就能夠有效地進(jìn)行切割。另外，由于不需要較厚的切割刀片，所以，能夠使切割線變窄，能夠增加每個(gè)晶片的芯片數(shù)。 并且，在上述的實(shí)施方式1 8中，作為將晶片分離為各芯片的方法，使用利用切割刀片進(jìn)行的切割。但是，不限于切割，也可以使用劃線(Scribe)或激光熔斷等的其他芯片分離方法。
權(quán)利要求
1.一種半導(dǎo)體裝置的制造方法，其特征在于，具有在具有彼此對(duì)置的第一主面和第二主面的主體晶片的所述第一主面形成電路圖形和第一金屬膜的工序；形成從所述主體晶片的所述第二主面貫通所述主體晶片而到達(dá)所述第一金屬膜的貫通孔的工序；在所述主體晶片的所述第二主面的一部分、所述貫通孔的內(nèi)壁、以及所述貫通孔內(nèi)所露出的所述第一金屬膜上，形成第二金屬膜的工序；在具有彼此對(duì)置的第一主面和第二主面的蓋晶片的所述第一主面形成凹部的工序； 在所述蓋晶片的包含所述凹部內(nèi)的所述第一主面形成第三金屬膜的工序； 使所述凹部與所述電路圖形對(duì)置，使所述第三金屬膜與所述第一金屬膜接觸，將所述蓋晶片接合在所述主體晶片上的工序；以及將接合后的所述主體晶片和所述蓋晶片沿著所述貫通孔進(jìn)行切割的工序。
2.一種半導(dǎo)體裝置的制造方法，其特征在于，具有在具有彼此對(duì)置的第一主面和第二主面的主體晶片的所述第一主面形成電路圖形和第一金屬膜的工序；形成從所述主體晶片的所述第二主面貫通所述主體晶片而到達(dá)所述第一金屬膜的第一貫通孔的工序；在所述主體晶片的所述第二主面的一部分、所述第一貫通孔的內(nèi)壁、以及所述第一貫通孔內(nèi)所露出的所述第一金屬膜上，形成第二金屬膜的工序；在具有彼此對(duì)置的第一主面和第二主面的蓋晶片的所述第一主面形成凹部的工序； 在所述蓋晶片的所述第一主面形成第三金屬膜的工序；形成從所述蓋晶片的所述第二主面貫通所述蓋晶片而到達(dá)所述第三金屬膜的第二貫通孔的工序；在所述蓋晶片的所述第二主面、所述第二貫通孔的內(nèi)壁、以及所述第二貫通孔內(nèi)所露出的所述第三金屬膜上，形成第四金屬膜的工序；使所述凹部與所述電路圖形對(duì)置，使所述第一貫通孔與所述第二貫通孔對(duì)位，使所述第三金屬膜與所述第一金屬膜接觸，將所述蓋晶片接合在所述主體晶片上的工序；以及將接合后的所述主體晶片和所述蓋晶片沿著所述第一貫通孔以及所述第二貫通孔進(jìn)行切割的工序。
3.一種半導(dǎo)體裝置的制造方法，其特征在于，具有在具有彼此對(duì)置的第一主面和第二主面的主體晶片的所述第一主面形成電路圖形的工序；在具有彼此對(duì)置的第一主面和第二主面的蓋晶片的所述第一主面形成凹部的工序； 使所述凹部與所述電路圖形對(duì)置，使所述主體晶片的所述第一主面與所述蓋晶片的所述第一主面的半導(dǎo)體彼此接觸，將所述蓋晶片接合在所述主體晶片上的工序； 在所述蓋晶片的所述第二主面形成第一金屬膜的工序；形成從所述主體晶片的所述第二主面貫通所述主體晶片以及所述蓋晶片而到達(dá)所述第一金屬膜的貫通孔的工序；在所述主體晶片的所述第二主面、所述貫通孔的內(nèi)壁、以及所述貫通孔內(nèi)所露出的所述第一金屬膜上，形成第二金屬膜的工序；以及將接合后的所述主體晶片和所述蓋晶片沿著所述貫通孔進(jìn)行切割的工序。
4.一種半導(dǎo)體裝置，其特征在于，具有 主體晶片，具有彼此對(duì)置的第一主面和第二主面； 第一電路圖形，形成在所述主體晶片的所述第一主面；蓋晶片，具有彼此對(duì)置的第一主面和第二主面，在所述第一主面形成有凹部，并且，該蓋晶片以所述凹部與所述第一電路圖形對(duì)置的方式接合在所述主體晶片上； 第二電路圖形，形成在所述蓋晶片的所述凹部； 凸起，連接所述第一電路圖形和所述第二電路圖形； 第三電路圖形，形成在所述蓋晶片的所述第二主面；以及貫通電極，貫通所述蓋晶片，連接所述第二電路圖形與所述第三電路圖形。
5.一種半導(dǎo)體裝置，其特征在于，具有 主體晶片，具有彼此對(duì)置的第一主面和第二主面； 晶體管，形成在所述主體晶片的所述第一主面；蓋晶片，具有彼此對(duì)置的第一主面和第二主面，在所述第一主面形成有凹部，并且，該蓋晶片以所述凹部與所述晶體管對(duì)置的方式接合在所述主體晶片上； 接地電極，形成在所述蓋晶片的所述凹部； 凸起，對(duì)所述晶體管的發(fā)射極或者源極與所述接地電極進(jìn)行連接； 散熱板，形成在所述蓋晶片的所述第二主面；以及貫通電極，貫通所述蓋晶片，連接所述接地電極與所述散熱板。
6.一種半導(dǎo)體裝置，其特征在于，具有 主體晶片，具有彼此對(duì)置的第一主面和第二主面；第一電路圖形以及第二電路圖形，形成在所述主體晶片的所述第一主面； 蓋晶片，具有彼此對(duì)置的第一主面和第二主面，在所述第一主面形成有第一凹部以及第二凹部，并且，該蓋晶片以所述第一凹部與所述第一電路圖形對(duì)置且所述第二凹部與所述第二電路圖形對(duì)置的方式接合在所述主體晶片上；以及金屬膜，形成在所述蓋晶片的所述第一凹部。
7.如權(quán)利要求6所述的半導(dǎo)體裝置，其特征在于還具有布線，該布線形成在所述主體晶片的所述第一主面，并且連接所述第一電路圖形與所述第二電路圖形，所述蓋晶片的所述第一主面具有與所述主體晶片接合的第一區(qū)域和存在于所述第一凹部與所述第二凹部之間并且與所述布線對(duì)置的第二區(qū)域， 所述第二區(qū)域相對(duì)于所述第一區(qū)域凹陷， 所述第二區(qū)域和所述第一區(qū)域的高度之差比所述布線的厚度大， 所述第二區(qū)域與所述布線分離。
8.一種半導(dǎo)體裝置的制造方法，其特征在于，具有在具有彼此對(duì)置的第一主面和第二主面的主體晶片的所述第一主面，形成第一電路圖形以及第二電路圖形的工序；在具有彼此對(duì)置的第一主面和第二主面的蓋晶片的所述第一主面，形成第一凹部以及第二凹部的工序；在所述蓋晶片的所述第一凹部形成金屬膜的工序； 在所述蓋晶片的所述第二主面形成第三凹部的工序；使所述第一凹部與所述第一電路圖形對(duì)置，使所述第二凹部與所述第二電路圖形對(duì)置，將所述蓋晶片接合在所述主體晶片上的工序；以及將接合后的所述主體晶片和所述蓋晶片沿著所述第三凹部進(jìn)行切割的工序。
全文摘要
本發(fā)明得到能改善耐濕性、抑制增益下降、降低外部電磁噪聲并可有效切割的半導(dǎo)體裝置的制造方法。在主體晶片(1)的主面(1a)形成電路圖形(2)和金屬膜(3)。形成從主體晶片(1)的主面(1b)貫通主體晶片(1)到達(dá)金屬膜(3)的貫通孔(17)。在主體晶片(1)的主面(1b)一部分、貫通孔(17)內(nèi)壁及貫通孔(17)內(nèi)露出的金屬膜(3)上形成金屬膜(4)。在蓋晶片(7)的主面(7a)形成凹部(8)。在蓋晶片(7)的包含凹部(8)的主面(7a)形成金屬膜(9)。使凹部(8)與電路圖形(2)對(duì)置、金屬膜(9)與金屬膜(3)接觸地將蓋晶片(7)接合在主體晶片(1)。將接合的主體晶片(1)和蓋晶片(7)沿貫通孔(17)切割。
文檔編號(hào)H01L23/047GK102347243SQ20111021325
公開日2012年2月8日 申請(qǐng)日期2011年7月28日 優(yōu)先權(quán)日2010年7月29日
發(fā)明者塚原良洋, 渡邊伸介, 金谷康 申請(qǐng)人:三菱電機(jī)株式會(huì)社