專利名稱：內(nèi)置絕緣柵雙極晶體管的半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置，特別涉及具有為了改善IGBT (絕緣柵雙極晶體管)的關(guān)斷 (turn-off)特性而設(shè)置的P溝道MOS晶體管(絕緣柵型場(chǎng)效應(yīng)晶體管)的半導(dǎo)體裝置。更詳細(xì)地說(shuō)，本發(fā)明涉及內(nèi)置IGBT的半導(dǎo)體裝置的結(jié)構(gòu)。
背景技術(shù)：
作為處理大功率的功率器件，公知有IGBT。該IGBT在等效電路上利用MOS晶體管控制雙極晶體管的基極電流。IGBT兼具M(jìn)OS晶體管的高速開(kāi)關(guān)特性和雙極晶體管的高電壓 /大電流處理能力這兩方面特征。為了降低功率損失，IGBT被要求低開(kāi)啟電壓以及低開(kāi)關(guān)損失。通常，在IGBT中，在接通(turn-on)時(shí)，從P型集電極層向N型基極層(漂移層)注入少數(shù)載流子的空穴，利用N 漂移層的傳導(dǎo)率調(diào)制，使漂移層的電阻下降。當(dāng)利用該N型基極層(漂移層)的傳導(dǎo)率調(diào)制使其電阻下降時(shí)，從發(fā)射極層注入很多電子，IGBT高速地轉(zhuǎn)移到開(kāi)啟狀態(tài)。在開(kāi)啟狀態(tài)下，集電極-發(fā)射極間電壓(開(kāi)啟電壓)大體施加在該N型基極層上。為了使該開(kāi)啟電壓下降，而增加漂移層中的多數(shù)載流子電流，降低該漂移層的電阻值。但是， 在關(guān)斷時(shí)，需要將該漂移層中的過(guò)剩載流子全部放出到IGBT外部，或者，利用電子-空穴的復(fù)合來(lái)消除過(guò)剩載流子。因此，在過(guò)剩載流子較多的情況下，在放出載流子之前，電流流過(guò)， 導(dǎo)致關(guān)斷損失增加。在日本特開(kāi)2003-158269號(hào)公報(bào)和日本特開(kāi)2005-109394號(hào)公報(bào)中公開(kāi)了謀求降低該IGBT的關(guān)斷損失并以高速進(jìn)行關(guān)斷的結(jié)構(gòu)。在日本特開(kāi)2003-158269號(hào)公報(bào)中，在IGBT的漂移層表面設(shè)置絕緣柵型控制電極。在IGBT關(guān)斷時(shí)，調(diào)整該絕緣柵型控制電極的電位，吸收在漂移層生成的空穴，從而謀求抑制關(guān)斷時(shí)的尾電流的產(chǎn)生。在日本特開(kāi)2003-158269號(hào)公報(bào)的絕緣柵型控制電極中，作為柵極絕緣膜的膜厚，例如設(shè)定為5nm 30nm柵極的膜厚，利用隧道現(xiàn)象或雪崩現(xiàn)象，強(qiáng)制性地抽出空穴。另外，在日本特開(kāi)2005-109394號(hào)公報(bào)所示的結(jié)構(gòu)中，在集電極節(jié)點(diǎn)和雙極晶體管的基極之間設(shè)置P溝道MOS晶體管(絕緣柵型場(chǎng)效應(yīng)晶體管)。與該P(yáng)溝道MOS晶體管串聯(lián)地設(shè)置有雙極晶體管的基極電流控制用的N溝道MOS晶體管。在IGBT的動(dòng)作中(開(kāi)啟狀態(tài)的期間)，將P溝道MOS晶體管維持為非導(dǎo)通狀態(tài)，在關(guān)斷時(shí)，將該P(yáng)溝道MOS晶體管設(shè)定在導(dǎo)通狀態(tài)，使從集電極向雙極晶體管流入的空穴電流旁路。防止在關(guān)斷時(shí)從集電極節(jié)點(diǎn)向基極層注入空穴，使雙極晶體管的漂移層(基極層)的殘留載流子(空穴)的排出高速化，降低開(kāi)關(guān)損失。由此，實(shí)現(xiàn)關(guān)斷時(shí)的低開(kāi)關(guān)損失和高速動(dòng)作，并且，維持IGBT的低開(kāi)啟電壓。在該日本特開(kāi)2005-109394號(hào)公報(bào)所示的結(jié)構(gòu)中，為了保障截止時(shí)的耐壓，P溝道 MOS晶體管的柵極絕緣膜的膜厚以具有例如場(chǎng)絕緣膜等的元件耐壓以上的柵極耐壓的方式構(gòu)成。在上述日本特開(kāi)2003-158269號(hào)公報(bào)中，使用在漂移層(基極層)表面設(shè)置的絕緣柵型控制電極，在關(guān)斷時(shí)利用隧道現(xiàn)象或雪崩現(xiàn)象排出空穴。在該情況下，產(chǎn)生如下問(wèn)題 控制電極下部的5 30nm膜厚的絕緣膜被施加高電壓，該絕緣膜的耐壓特性容易惡化。另外，在日本特開(kāi)2003-158269號(hào)公報(bào)所示的結(jié)構(gòu)中，絕緣柵型控制電極與控制 IGBT的關(guān)斷以及接通的控制電極(M0S晶體管的柵極)單獨(dú)設(shè)置。因此，在該情況下，產(chǎn)生如下問(wèn)題難以調(diào)整IGBT關(guān)斷/接通時(shí)的定時(shí)和施加在絕緣柵型控制電極上的電壓的定時(shí)。另外，在上述日本特開(kāi)2005-109394號(hào)公報(bào)所示的結(jié)構(gòu)中，P溝道MOS晶體管的柵電極固定為接地電平，或者，根據(jù)相同控制電路的輸出信號(hào)控制P溝道MOS晶體管以及N溝道MOS晶體管這兩者的柵極電壓。在IGBT的非導(dǎo)通狀態(tài)期間，P溝道MOS晶體管維持在導(dǎo)通狀態(tài)。在該情況下，對(duì)P 溝道MOS晶體管的柵電極施加有與發(fā)射極的電壓相同程度的電壓，因此，在該P(yáng)溝道MOS晶體管導(dǎo)通時(shí)，施加與集電極_發(fā)射極間電壓Vce相同程度的高電壓。因此，作為P溝道MOS 晶體管的柵極絕緣膜，為了保障其耐壓，采用厚的絕緣膜，例如具有場(chǎng)絕緣膜以上的膜厚。 其結(jié)果是，產(chǎn)生如下問(wèn)題該P(yáng)溝道MOS晶體管的高度變得比周邊的N溝道MOS晶體管的高度高，IGBT中的階梯差變大。另外，存在如下問(wèn)題由于對(duì)該P(yáng)溝道MOS晶體管施加高電壓， 所以，為了保障針對(duì)周圍雜質(zhì)區(qū)域的絕緣，需要在雜質(zhì)區(qū)域間確保足夠的距離，元件的占有面積增大。

發(fā)明內(nèi)容
本發(fā)明的目的之一是提供一種能夠維持IGBT的低開(kāi)啟電阻、低開(kāi)關(guān)特性損失以及耐壓特性并且降低元件占有面積的半導(dǎo)體裝置。另外，本發(fā)明的另一目的是提供一種能夠維持特性并且降低元件占有面積的半導(dǎo)體裝置。本發(fā)明的半導(dǎo)體裝置，具有半導(dǎo)體襯底；第一導(dǎo)電型的第一半導(dǎo)體區(qū)域，形成在半導(dǎo)體襯底內(nèi)；第一導(dǎo)電型的MOS晶體管，形成在半導(dǎo)體襯底表面。第一導(dǎo)電型的MOS晶體管包括柵電極、源電極、漏電極、第二導(dǎo)電型的第二半導(dǎo)體區(qū)域、第一導(dǎo)電型的第三半導(dǎo)體區(qū)域、第一導(dǎo)電型的第四半導(dǎo)體區(qū)域。第二半導(dǎo)體區(qū)域利用柵電極和源電極的電位差形成溝道，并形成在第一半導(dǎo)體區(qū)域內(nèi)，且與漏電極電連接。第三半導(dǎo)體區(qū)域形成在第二半導(dǎo)體區(qū)域內(nèi)，且與源電極電連接。第四半導(dǎo)體區(qū)域形成在第二半導(dǎo)體區(qū)域內(nèi)，且與漏電極電連接。半導(dǎo)體裝置還具有第二導(dǎo)電型的第五半導(dǎo)體區(qū)域和電極。第五半導(dǎo)體區(qū)域形成在第一半導(dǎo)體區(qū)域內(nèi)，并隔著第一半導(dǎo)體區(qū)域與第二半導(dǎo)體區(qū)域?qū)χ?，且與柵電極電連接。電極經(jīng)由絕緣膜形成在被第二半導(dǎo)體區(qū)域和第五半導(dǎo)體區(qū)域夾持的第一半導(dǎo)體區(qū)域上，且與柵電極電連接。本發(fā)明的另一方面的半導(dǎo)體裝置，具有半導(dǎo)體襯底；第一導(dǎo)電型的第一半導(dǎo)體區(qū)域，形成在半導(dǎo)體襯底內(nèi)；第一導(dǎo)電型的MOS晶體管，形成在半導(dǎo)體襯底表面。第一導(dǎo)電型的MOS晶體管包括柵電極、源電極、漏電極、第二導(dǎo)電型的第二半導(dǎo)體區(qū)域、第一導(dǎo)電型的第三半導(dǎo)體區(qū)域、第一導(dǎo)電型的第四半導(dǎo)體區(qū)域。第二半導(dǎo)體區(qū)域利用柵電極和源電極的電位差形成溝道，并形成在第一半導(dǎo)體區(qū)域內(nèi)，且與漏電極電連接。第三半導(dǎo)體區(qū)域形成在第二半導(dǎo)體區(qū)域內(nèi)，且與源電極電連接。第四半導(dǎo)體區(qū)域形成在第二半導(dǎo)體區(qū)域內(nèi)，且與漏電極電連接。半導(dǎo)體裝置還具有第二導(dǎo)電型的第五半導(dǎo)體區(qū)域。第五半導(dǎo)體區(qū)域形成在第一半導(dǎo)體區(qū)域內(nèi)，并隔著第一半導(dǎo)體區(qū)域與第二半導(dǎo)體區(qū)域?qū)χ?，且與柵電極電連接。第一半導(dǎo)體區(qū)域包括高濃度區(qū)域，形成在被第二半導(dǎo)體區(qū)域和第五半導(dǎo)體區(qū)域夾持的半導(dǎo)體襯底表面；低濃度區(qū)域，第一導(dǎo)電型的雜質(zhì)濃度比高濃度區(qū)域低。本發(fā)明的又一半導(dǎo)體裝置，具有半導(dǎo)體襯底；第一導(dǎo)電型的第一半導(dǎo)體區(qū)域，形成在半導(dǎo)體襯底內(nèi)；第一導(dǎo)電型的MOS晶體管，形成在半導(dǎo)體襯底表面。第一導(dǎo)電型的MOS 晶體管包括柵電極、源電極、漏電極、第二導(dǎo)電型的第二半導(dǎo)體區(qū)域、第一導(dǎo)電型的第三半導(dǎo)體區(qū)域、第一導(dǎo)電型的第四半導(dǎo)體區(qū)域。第二半導(dǎo)體區(qū)域利用柵電極和源電極的電位差形成溝道，并形成在第一半導(dǎo)體區(qū)域內(nèi)，且與漏電極電連接。第三半導(dǎo)體區(qū)域形成在第二半導(dǎo)體區(qū)域內(nèi)，且與源電極電連接。第四半導(dǎo)體區(qū)域形成在第二半導(dǎo)體區(qū)域內(nèi)，且與漏電極電連接。半導(dǎo)體裝置還具有第二導(dǎo)電型的第五半導(dǎo)體區(qū)域。第五半導(dǎo)體區(qū)域形成在第一半導(dǎo)體區(qū)域內(nèi)，并隔著第一半導(dǎo)體區(qū)域與第二半導(dǎo)體區(qū)域?qū)χ茫遗c柵電極電連接。第二半導(dǎo)體區(qū)域以及第五半導(dǎo)體區(qū)域都通過(guò)注入雜質(zhì)來(lái)形成，并且，第五半導(dǎo)體區(qū)域的擴(kuò)散深度比第二半導(dǎo)體區(qū)域的擴(kuò)散深度淺。本發(fā)明的又一半導(dǎo)體裝置，具有半導(dǎo)體襯底；第一導(dǎo)電型的第一半導(dǎo)體區(qū)域，形成在半導(dǎo)體襯底內(nèi)；第一導(dǎo)電型的MOS晶體管，形成在半導(dǎo)體襯底表面。第一導(dǎo)電型的MOS 晶體管包括柵電極、源電極、漏電極、第二導(dǎo)電型的第二半導(dǎo)體區(qū)域、第一導(dǎo)電型的第三半導(dǎo)體區(qū)域、第一導(dǎo)電型的第四半導(dǎo)體區(qū)域。第二半導(dǎo)體區(qū)域利用柵電極和源電極的電位差形成溝道，并形成在第一半導(dǎo)體區(qū)域內(nèi)，且與漏電極電連接。第三半導(dǎo)體區(qū)域形成在第二半導(dǎo)體區(qū)域內(nèi)，且與源電極電連接。第四半導(dǎo)體區(qū)域形成在第二半導(dǎo)體區(qū)域內(nèi)，且與漏電極電連接。半導(dǎo)體裝置還具有第五半導(dǎo)體區(qū)域和絕緣膜。第五半導(dǎo)體區(qū)域形成在第一半導(dǎo)體區(qū)域內(nèi)，且與柵電極電連接。絕緣膜形成在第一半導(dǎo)體區(qū)域內(nèi)，且將第二半導(dǎo)體區(qū)域和第五半導(dǎo)體區(qū)域隔開(kāi)。根據(jù)本發(fā)明的半導(dǎo)體裝置，能夠維持IGBT的低開(kāi)啟電阻、低開(kāi)關(guān)損失以及耐壓性，并且，降低元件占有面積。另外，能夠維持特性，并且，降低元件占有面積。本發(fā)明的上述以及其他目的、特征、方面以及優(yōu)點(diǎn)能夠根據(jù)參考附圖所理解的本發(fā)明的以下的詳細(xì)說(shuō)明而明確。


圖1是表示本發(fā)明的實(shí)施方式1的半導(dǎo)體裝置的電氣等效電路的圖。圖2是概略地表示本發(fā)明的實(shí)施方式1的半導(dǎo)體裝置的寄生成分的圖。圖3是概略地表示本發(fā)明的實(shí)施方式1的半導(dǎo)體裝置的剖面結(jié)構(gòu)的圖。圖4是放大示意性地表示圖3的結(jié)構(gòu)中在未形成電極27時(shí)的耗盡層的延伸側(cè)的、 在圖3中用B所示的部分的圖。
圖5是放大示意性地表示圖3的結(jié)構(gòu)中的耗盡層的延伸側(cè)的、在圖3中用B所示的部分的圖。圖6是概略地表示本發(fā)明的實(shí)施方式2的半導(dǎo)體裝置的剖面結(jié)構(gòu)的圖。圖7是概略地表示本發(fā)明的實(shí)施方式3的半導(dǎo)體裝置的剖面結(jié)構(gòu)的圖。圖8是概略地表示本發(fā)明的實(shí)施方式4的半導(dǎo)體裝置的剖面結(jié)構(gòu)的圖。圖9是概略地表示本發(fā)明的實(shí)施方式5的半導(dǎo)體裝置的剖面結(jié)構(gòu)的圖。圖10是概略地表示本發(fā)明的實(shí)施方式6的半導(dǎo)體裝置的剖面結(jié)構(gòu)的圖。圖11是概略地表示本發(fā)明的實(shí)施方式7的半導(dǎo)體裝置的剖面結(jié)構(gòu)的圖。圖12是概略地表示本發(fā)明的實(shí)施方式8的半導(dǎo)體裝置的剖面結(jié)構(gòu)的圖。
具體實(shí)施例方式下面，基于附圖對(duì)本發(fā)明的實(shí)施方式進(jìn)行說(shuō)明。此外，附圖中的表示為“P—”的區(qū)域是指，具有P型導(dǎo)電型、并且P型雜質(zhì)的雜質(zhì)濃度比表示為“P”的區(qū)域低的區(qū)域。同樣地， 表示為“N_”的區(qū)域是指，具有N型導(dǎo)電型、并且N型雜質(zhì)的雜質(zhì)濃度比表示為“N”的區(qū)域低的區(qū)域。進(jìn)而，表示為“P+”的區(qū)域是指，具有P型導(dǎo)電型、并且P型雜質(zhì)的雜質(zhì)濃度比表示為“P”的區(qū)域高的區(qū)域。(實(shí)施方式1)
在圖1中，半導(dǎo)體裝置包括PNP雙極晶體管(雙極晶體管)BT ；對(duì)雙極晶體管BT的基極電流進(jìn)行控制的N溝道MOS晶體管(第二導(dǎo)電型的MOS晶體管)NQ ；在雙極晶體管BT關(guān)斷時(shí)將載流子注入切斷的P溝道MOS晶體管(第一導(dǎo)電型的MOS晶體管)PQ ；PN結(jié)二極管Di。對(duì)于雙極晶體管BT來(lái)說(shuō)，其發(fā)射極(第一導(dǎo)通節(jié)點(diǎn))連接在集電極節(jié)點(diǎn)3，其集電極(第二導(dǎo)通節(jié)點(diǎn))連接在發(fā)射極節(jié)點(diǎn)4上。MOS晶體管NQ連接在發(fā)射極節(jié)點(diǎn)4和雙極晶體管BT的基極節(jié)點(diǎn)5之間。具體地說(shuō)，對(duì)于MOS晶體管NQ來(lái)說(shuō)，其源極結(jié)合在發(fā)射極節(jié)點(diǎn) 4，其漏極連接在雙極晶體管BT的基極節(jié)點(diǎn)5，其柵電極節(jié)點(diǎn)7接收控制信號(hào)Vgl。MOS晶體管NQ的背柵(襯底)與源極相互連接。對(duì)于MOS晶體管NQ來(lái)說(shuō)，根據(jù)控制信號(hào)Vgl有選擇地使發(fā)射極節(jié)點(diǎn)4和雙極晶體管的基極節(jié)點(diǎn)5之間導(dǎo)通。在導(dǎo)通時(shí)，將發(fā)射極節(jié)點(diǎn)4和雙極晶體管的基極節(jié)點(diǎn)5電連接。對(duì)于MOS晶體管PQ來(lái)說(shuō)，其源極連接在集電極節(jié)點(diǎn)3，其襯底以及漏極連接在雙極晶體管BT的基極節(jié)點(diǎn)5。由雙極晶體管BT以及MOS晶體管NQ構(gòu)成的電路部分2對(duì)應(yīng)于通常的IGBT的電氣等效電路。在以下的說(shuō)明中，在稱為IGBT的情況下，參照該方框2所示的部分。該圖1所示的半導(dǎo)體裝置還包括連接在MOS晶體管PQ的柵電極節(jié)點(diǎn)6和發(fā)射極節(jié)點(diǎn)4之間的PN結(jié)二極管Di。對(duì)于該二極管Di來(lái)說(shuō)，其陰極與MOS晶體管PQ的柵電極節(jié)點(diǎn)6電連接，陽(yáng)極與發(fā)射極節(jié)點(diǎn)4電連接。利用該二極管Di，在MOS晶體管PQ的非導(dǎo)通狀態(tài)時(shí)，緩和施加在其柵極絕緣膜上的電壓?，F(xiàn)在，如圖2所示，考慮在該半導(dǎo)體裝置的集電極節(jié)點(diǎn)3上連接有電感性負(fù)載LL 的情況。該電感性負(fù)載LL連接在用于供給高側(cè)電壓Vh的電源節(jié)點(diǎn)和集電極節(jié)點(diǎn)3之間。 在MOS晶體管PQ的柵電極節(jié)點(diǎn)6和集電極節(jié)點(diǎn)3之間，存在柵極電容Cg，另外，即使在二極管Di中，也存在由其PN結(jié)引起的結(jié)電容Cd。
在該圖2所示的結(jié)構(gòu)中，當(dāng)IGBT2接通時(shí)，利用該電感性負(fù)載LL的L ^diMt)成分，高側(cè)電壓Vh的大部分施加在電感性負(fù)載LL上，集電極節(jié)點(diǎn)3的集電極電位Vc急劇下降。另一方面，IGBT2關(guān)斷時(shí)，集電極節(jié)點(diǎn)3的集電極電位Vc變?yōu)榕c高側(cè)電壓Vh大致相同的電平。現(xiàn)在，設(shè)定MOS晶體管PQ具有其閾值電壓的絕對(duì)值(以下僅稱為閾值電壓)Vthp。 另外，發(fā)射極節(jié)點(diǎn)4的發(fā)射極電位Ve通常設(shè)定為施加在半導(dǎo)體裝置上的電壓中的最低電位。此外，在下面的說(shuō)明中，“導(dǎo)通狀態(tài)”以及“非導(dǎo)通狀態(tài)”分別以與“開(kāi)啟狀態(tài)”以及 “截止?fàn)顟B(tài)”相同的意思來(lái)使用。特別是，在強(qiáng)調(diào)電流有無(wú)的情況下，使用“導(dǎo)通狀態(tài)”以及 “非導(dǎo)通狀態(tài)”這樣的術(shù)語(yǔ)。在IGBT2接通時(shí)，施加在MOS晶體管NQ的柵電極節(jié)點(diǎn)7上的控制信號(hào)Vgl的電壓被設(shè)定為H電平，MOS晶體管NQ成為導(dǎo)通狀態(tài)。相應(yīng)地，向雙極晶體管BT提供基極電流， 雙極晶體管BT變?yōu)閷?dǎo)通狀態(tài)，IGBT2接通。當(dāng)IGBT2接通時(shí)，隨著集電極節(jié)點(diǎn)3的集電極電位Vc下降，根據(jù)電容Cg以及Cd的電容值，MOS晶體管PQ的柵電極節(jié)點(diǎn)6的電位Vg2下降。當(dāng)柵電極節(jié)點(diǎn)6的柵極電位Vg2到達(dá)發(fā)射極節(jié)點(diǎn)4的發(fā)射極電位Ve時(shí)，根據(jù)二極管Di 的正偏壓動(dòng)作，柵電極節(jié)點(diǎn)6的柵極電位Vg2的電位下降被抑制，利用二極管Di，柵極電位 Vg2的最低電位被鉗位。在該IGBT2接通時(shí)，當(dāng)集電極節(jié)點(diǎn)3的集電極電位Vc和柵電極節(jié)點(diǎn)6的柵極電位 Vg2之差(Vc - Vg2)變?yōu)镸OS晶體管PQ的閾值電壓Vthp以下時(shí)(Vc — Vg2<Vthp)，M0S晶體管PQ成為截止?fàn)顟B(tài)。因此，在該接通動(dòng)作時(shí)，不進(jìn)行針對(duì)空穴注入的限制動(dòng)作，該空穴注入是針對(duì)PNP雙極晶體管BT的。另一方面，在IGBT2的關(guān)斷動(dòng)作時(shí)，向MOS晶體管NQ的柵電極節(jié)點(diǎn)7提供的控制信號(hào)Vgl的電壓例如設(shè)定為0V，MOS晶體管NQ成為截止?fàn)顟B(tài)。相應(yīng)地，停止向雙極晶體管 BT提供基極電流，雙極晶體管BT轉(zhuǎn)移到截止?fàn)顟B(tài)。根據(jù)該雙極晶體管BT向截止?fàn)顟B(tài)的轉(zhuǎn)移，集電極節(jié)點(diǎn)3的集電極電位Vc上升。另外，根據(jù)集電極電位Vc的上升，柵極電位Vg2 的電位也借助寄生電容Cg以及Cd而上升。在該IGBT2的關(guān)斷時(shí)，當(dāng)集電極電位Vc與柵極電位Vg2之差(Vc — Vg2)變得比 MOS晶體管PQ的閾值電壓大時(shí)，MOS晶體管PQ變?yōu)殚_(kāi)啟狀態(tài)，雙極晶體管BT的發(fā)射極區(qū)域與基極區(qū)域(基極節(jié)點(diǎn)5)被短路。由此，從集電極節(jié)點(diǎn)3注入的電流利用MOS晶體管PQ被排出，切斷向雙極晶體管BT的空穴供給。在該關(guān)斷時(shí)，由于針對(duì)雙極晶體管BT的發(fā)射極區(qū)域的空穴供給被切斷，所以，當(dāng)雙極晶體管BT的基極區(qū)域的載流子排出完成時(shí)，集電極節(jié)點(diǎn)3的集電極電位Vc高速上升。 由此，能夠縮短尾電流流過(guò)的期間，能夠降低關(guān)斷時(shí)的開(kāi)關(guān)損失，并能夠?qū)崿F(xiàn)高速動(dòng)作。另外，在該IGBT2的開(kāi)啟狀態(tài)(導(dǎo)通狀態(tài))時(shí)，雙極晶體管BT的集電極-發(fā)射極間電壓Vce足夠低，能夠?qū)崿F(xiàn)低開(kāi)啟電壓。在該關(guān)斷過(guò)程等的過(guò)渡狀態(tài)時(shí)，柵極電位Vg2設(shè)定為由二極管Di的結(jié)電容Cd和 MOS晶體管PQ的柵極電容Cg所決定的電壓電平。該柵極電位Vg2的電壓電平是發(fā)射極電位Ve和集電極電位Vc之間的電壓電平。在成為關(guān)斷狀態(tài)、并且IGBT2是截止?fàn)顟B(tài)(非導(dǎo)通狀態(tài))時(shí)，二極管Di是反偏壓狀態(tài)。在該情況下，由于二極管Di的漏電流等，柵極電位Vg2最終變?yōu)榕c發(fā)射極電位Ve相同的電位。但是，如以下所述，在實(shí)際構(gòu)成器件時(shí)，借助在該柵電極節(jié)點(diǎn)6和集電極節(jié)點(diǎn)3之間流過(guò)的電流以及施加在該柵極電容Cg以及二極管的結(jié)電容Cd上的電壓的平衡等，柵極電位Vg2以處于發(fā)射極電位Ve和集電極電位Vc之間的電壓(作為一個(gè)例子，穿通電壓)平衡，并大體維持穩(wěn)定。因此，MOS晶體管PQ的柵電極節(jié)點(diǎn)6的柵極電位Vg2能夠設(shè)定為比發(fā)射極電位Ve 高的電壓電平，能夠降低施加在MOS晶體管PQ的柵極絕緣膜上的電壓，能夠使該柵極絕緣膜變薄。另外，在非導(dǎo)通狀態(tài)時(shí)，由于施加在柵極絕緣膜上的電壓降低，所以，沒(méi)有必要充分獲取用于保障與其它的周邊區(qū)域的耐壓的相對(duì)于周邊區(qū)域(電極層等)的距離，從而能夠降低元件的占有面積。在圖3中，在半導(dǎo)體襯底SUB內(nèi)形成有P型半導(dǎo)體區(qū)域10 (第一半導(dǎo)體區(qū)域)，在半導(dǎo)體襯底SUB表面形成有P溝道MOS晶體管PQ。另外，在半導(dǎo)體襯底SUB表面的P型半導(dǎo)體區(qū)域10內(nèi)設(shè)置有N型雜質(zhì)區(qū)域12a (第二半導(dǎo)體區(qū)域)以及12b (第五半導(dǎo)體區(qū)域)。N 型雜質(zhì)區(qū)域12a在半導(dǎo)體襯底SUB表面隔著P型半導(dǎo)體區(qū)域10與N型雜質(zhì)區(qū)域12b相鄰。以包圍該N型雜質(zhì)區(qū)域12a的一部分(圖3中左部)的方式，設(shè)置有P型雜質(zhì)區(qū)域 13。在此，在該半導(dǎo)體裝置中，雖然沒(méi)有示出平面布局，但是，以在圖3的右側(cè)所示的端部LI 為中心，呈同心圓狀地形成各區(qū)域。因此，說(shuō)明以包圍N型雜質(zhì)區(qū)域12a的方式形成P型雜質(zhì)區(qū)域13的情況。P型雜質(zhì)區(qū)域13具有在IGBT關(guān)斷時(shí)將空穴向發(fā)射極節(jié)點(diǎn)排出的功能。在該P(yáng)型雜質(zhì)區(qū)域13上以及N型雜質(zhì)區(qū)域12a的一部分表面，設(shè)置有P型雜質(zhì)區(qū)域14，在該P(yáng)型雜質(zhì)區(qū)域14內(nèi)部設(shè)置有高濃度的N型雜質(zhì)區(qū)域15。P型雜質(zhì)區(qū)域14以包圍N型雜質(zhì)區(qū)域15的方式形成，以與P型雜質(zhì)區(qū)域14以及N型雜質(zhì)區(qū)域15這兩者接觸的方式，設(shè)置有與發(fā)射極節(jié)點(diǎn)4連接的發(fā)射極16。利用該發(fā)射極16，圖1所示的MOS晶體管 NQ的背柵以及源極相互連接、并且與發(fā)射極節(jié)點(diǎn)4電連接。在P型雜質(zhì)區(qū)域14表面上，經(jīng)由柵極絕緣膜17形成有與柵電極節(jié)點(diǎn)7電連接的柵電極18。該柵極絕緣膜17以及柵電極18延伸形成在整個(gè)N型雜質(zhì)區(qū)域12a上，根據(jù)控制信號(hào)Vgl的電壓，在N型雜質(zhì)區(qū)域15和N型雜質(zhì)區(qū)域12a之間的P型雜質(zhì)區(qū)域14表面形成溝道。在半導(dǎo)體襯底SUB表面的N型雜質(zhì)區(qū)域12a內(nèi)，形成有P型雜質(zhì)區(qū)域19a(第三半導(dǎo)體區(qū)域)以及1% (第四半導(dǎo)體區(qū)域)。P型雜質(zhì)區(qū)域19a以及19b與P型雜質(zhì)區(qū)域14分離開(kāi)，且在半導(dǎo)體襯底SUB表面夾持N型雜質(zhì)區(qū)域12a而形成。在被P型雜質(zhì)區(qū)域19a以及1%夾持的N型雜質(zhì)區(qū)域12a上，經(jīng)由柵極絕緣膜20形成有柵電極21。柵電極21與圖 1的柵電極節(jié)點(diǎn)6電連接。另外，在P型雜質(zhì)區(qū)域19a表面形成有與圖1所示的集電極節(jié)點(diǎn) 3連接的集電極23 (第一導(dǎo)電型的MOS晶體管的源電極)。P型雜質(zhì)區(qū)域19a與集電極23 電連接。另外，與P型雜質(zhì)區(qū)域1%相鄰地形成有N型雜質(zhì)區(qū)域22 (第二半導(dǎo)體區(qū)域)，在 P型雜質(zhì)區(qū)域19b以及N型雜質(zhì)區(qū)域22這兩者的表面上，形成有構(gòu)成圖1所示的基極節(jié)點(diǎn) 5的漏電極24。漏電極24與P型雜質(zhì)區(qū)域19b以及N型雜質(zhì)區(qū)域22電連接。在半導(dǎo)體襯底SUB表面的N型雜質(zhì)區(qū)域12b內(nèi)形成有高濃度的N型雜質(zhì)區(qū)域25 (第五半導(dǎo)體區(qū)域)。在該N型雜質(zhì)區(qū)域25表面形成有與柵電極21電連接的電極26。由此， N型雜質(zhì)區(qū)域12b以及25與柵電極21電連接。電極26對(duì)應(yīng)于圖1所示的二極管Di的陰極，P型半導(dǎo)體區(qū)域10對(duì)應(yīng)于陽(yáng)極。在二極管Di的非導(dǎo)通狀態(tài)時(shí)，在N型雜質(zhì)區(qū)域12a以及12b之間的P型半導(dǎo)體區(qū)域10產(chǎn)生穿通(PN結(jié)產(chǎn)生穿通擊穿)，利用該穿通電壓，限制施加在柵電極21上的電壓。S卩，當(dāng)該N型雜質(zhì)區(qū)域12a和P型半導(dǎo)體區(qū)域10之間的電壓到達(dá)穿通電壓時(shí)，耗盡層從N型雜質(zhì)區(qū)域12a和P型雜質(zhì)區(qū)域10的邊界向N型雜質(zhì)區(qū)域12b延伸，并與N型雜質(zhì)區(qū)域12b和P型雜質(zhì)區(qū)域10的邊界的耗盡層相接觸，產(chǎn)生穿通擊穿。由于該穿通擊穿， 在P型半導(dǎo)體區(qū)域10表面，N型雜質(zhì)區(qū)域12a以及12b之間經(jīng)耗盡層而導(dǎo)通，來(lái)自N型雜質(zhì)區(qū)域22的電壓經(jīng)由N型雜質(zhì)區(qū)域25以及電極26傳遞到柵電極21，柵極電位Vg2的下降被抑制。當(dāng)柵極電位Vg2上升時(shí)，MOS晶體管PQ的溝道電阻變大，N型雜質(zhì)區(qū)域22的電壓電平變低，P型半導(dǎo)體區(qū)域10表面的PN結(jié)的穿通擊穿消除，柵極電位Vg2停止上升。由此，柵電極21的電壓電平維持為比發(fā)射極16的發(fā)射極電位Ve高的由穿通電壓決定的電壓電平。進(jìn)而，在被N型雜質(zhì)區(qū)域12a和12b夾持的P型半導(dǎo)體區(qū)域10的正上方的半導(dǎo)體襯底SUB上，經(jīng)由絕緣膜28形成有電極27 (場(chǎng)電極(field plate))。電極27與柵電極21 電連接。電極27以及絕緣膜28的兩端部延伸到N型雜質(zhì)區(qū)域12a以及12b的正上方。在圖3所示的結(jié)構(gòu)中，MOS晶體管NQ基本上由P型雜質(zhì)區(qū)域14、N型雜質(zhì)區(qū)域15、 柵極絕緣膜17、柵電極18以及N型雜質(zhì)區(qū)域12a構(gòu)成。MOS晶體管NQ的背柵利用P型雜質(zhì)區(qū)域14形成，其背柵以及源極(N型雜質(zhì)區(qū)域15)利用發(fā)射極16被電連接。MOS晶體管PQ基本上由P型雜質(zhì)區(qū)域19a以及19b、N型雜質(zhì)區(qū)域12a、柵極絕緣膜20、柵電極21構(gòu)成。構(gòu)成P溝道MOS晶體管PQ的背柵的N型雜質(zhì)區(qū)域12a經(jīng)由N型雜質(zhì)區(qū)域22與漏電極24結(jié)合。由此，實(shí)現(xiàn)在與基極節(jié)點(diǎn)5電連接的漏電極24上MOS晶體管 PQ的背柵以及漏極相互連接的結(jié)構(gòu)。二極管Di基本上由N型雜質(zhì)區(qū)域25、N型雜質(zhì)區(qū)域12b、P型半導(dǎo)體區(qū)域10、P型雜質(zhì)區(qū)域13以及14構(gòu)成。利用N型雜質(zhì)區(qū)域12b和P型半導(dǎo)體區(qū)域10之間的PN結(jié)的電容，通過(guò)電容分割，使柵電極節(jié)點(diǎn)6的電位Vg2在IGBT關(guān)斷時(shí)下降。雙極晶體管BT基本上由P型雜質(zhì)區(qū)域19a、N型雜質(zhì)區(qū)域12a、P型雜質(zhì)區(qū)域13以及14形成，該N型雜質(zhì)區(qū)域12a作為雙極晶體管的基極區(qū)域發(fā)揮功能。在圖3所示的結(jié)構(gòu)中，在IGBT接通時(shí)，施加在柵電極18上的控制信號(hào)Vgl設(shè)定為正的電壓電平，在N型雜質(zhì)區(qū)域15和N型雜質(zhì)區(qū)域12a之間的P型雜質(zhì)區(qū)域14表面形成溝道，電子從發(fā)射極16流向N型雜質(zhì)區(qū)域12a。此時(shí)，空穴從集電極23經(jīng)由P型雜質(zhì)區(qū)域 19a流入N型雜質(zhì)區(qū)域12a。相應(yīng)地，在N型雜質(zhì)區(qū)域12a中產(chǎn)生傳導(dǎo)率調(diào)制，其電阻值下降，并且，很多電流流過(guò)該N型雜質(zhì)區(qū)域12a。相應(yīng)地，雙極晶體管BT的基極電流變大，雙極晶體管BT變?yōu)殚_(kāi)啟狀態(tài)。在該接通時(shí)，即使集電極23的電位下降，P型雜質(zhì)區(qū)域19a和柵電極21之間的電位差也是P溝道MOS晶體管的閾值電壓Vthp以下，P溝道MOS晶體管維持為截止?fàn)顟B(tài)。因此，對(duì)于從集電極23向N型雜質(zhì)區(qū)域12a的空穴的供給，沒(méi)有任何不良影影響。在該接通時(shí)，P型雜質(zhì)區(qū)域19a、19b以及N型雜質(zhì)區(qū)域22是N型雜質(zhì)區(qū)域12a的電位電平，大致是發(fā)射極電位Ve電平。另外，P型半導(dǎo)體區(qū)域10是發(fā)射極電位Ve電平。在二極管Di中，N型雜質(zhì)區(qū)域12b以及P型半導(dǎo)體區(qū)域10之間的PN結(jié)是反偏壓狀態(tài)，維持為截止?fàn)顟B(tài)。
在IGBT關(guān)斷時(shí)，針對(duì)柵電極18的控制信號(hào)Vgl例如設(shè)定為0V，P型雜質(zhì)區(qū)域14 表面的溝道(反轉(zhuǎn)層)消失。由此，向N型雜質(zhì)區(qū)域12a的電流路徑被切斷，雙極晶體管BT 轉(zhuǎn)移到關(guān)斷狀態(tài)。當(dāng)集電極23的電位Vc上升時(shí)，該P(yáng)型雜質(zhì)區(qū)域19a和柵電極21之間的電位差比MOS晶體管PQ的閾值電壓Vthp大，MOS晶體管PQ變?yōu)殚_(kāi)啟狀態(tài)。在P型雜質(zhì)區(qū)域19a以及19b之間的N型雜質(zhì)區(qū)域12a表面形成溝道，從集電極23供給的空穴以及在N 型雜質(zhì)區(qū)域12a中殘存的載流子(空穴)被P型雜質(zhì)區(qū)域19b吸收，向N型雜質(zhì)區(qū)域12a的空穴的供給被切斷。當(dāng)N型雜質(zhì)區(qū)域12a中的殘存載流子(空穴)的排出完成時(shí)，雙極晶體管變?yōu)榻刂範(fàn)顟B(tài)，IGBT變?yōu)榻刂範(fàn)顟B(tài)。在該截止?fàn)顟B(tài)下，N型雜質(zhì)區(qū)域12a和P型半導(dǎo)體區(qū)域10之間的PN結(jié)處于反偏壓狀態(tài)，耗盡層從P型半導(dǎo)體區(qū)域10向N型雜質(zhì)區(qū)域12a擴(kuò)展，最終耗盡層到達(dá)N型雜質(zhì)區(qū)域12a的表面。由此，緩和N型雜質(zhì)區(qū)域12a的表面的電場(chǎng)集中，實(shí)現(xiàn)高耐壓結(jié)構(gòu)。另外，在該IGBT關(guān)斷時(shí)，對(duì)于柵電極21上的柵極電位Vg2來(lái)說(shuō)，隨著集電極電位 Vc的上升，利用經(jīng)柵極電容的電容耦合，其電壓電平上升。此時(shí)，利用由N型雜質(zhì)區(qū)域12b 和ρ型半導(dǎo)體區(qū)域10之間的PN結(jié)的電容引起的電容耦合，柵極電位Vg2的上升被抑制。當(dāng)電壓差Vc - Vg2成為閾值電壓Vthp以下時(shí)，在柵電極21下部形成溝道，經(jīng)由溝道，P型雜質(zhì)區(qū)域19a以及19b與N型雜質(zhì)區(qū)域12a成為同一電位，空穴從集電極23向N型雜質(zhì)區(qū)域 12a的供給被切斷。利用P型雜質(zhì)區(qū)域19b、漏電極24以及N型雜質(zhì)區(qū)域22，集電極電位Vc傳遞到N 型雜質(zhì)區(qū)域12a。相應(yīng)地，N型雜質(zhì)區(qū)域12a和P型半導(dǎo)體區(qū)域10之間的PN結(jié)成為反偏壓狀態(tài)，在N型雜質(zhì)區(qū)域12a以及12b之間的PN結(jié)上產(chǎn)生穿通擊穿，N型雜質(zhì)區(qū)域12a以及 12b之間成為穿通狀態(tài)。相應(yīng)地，由于該穿通電壓，柵極電位Vg2的電壓電平的下降被抑制， 利用該電壓電平維持柵極電位Vg2的電位電平。柵電極21上的柵極電位Vg2是發(fā)射極電位Ve和集電極電位Vc之間的電位電平。 因此，施加在柵極絕緣膜20上的電壓、即集電極23的電位Vc與柵電極21的電位Vg2之差比集電極-發(fā)射極間電壓小。因此，能夠使柵極絕緣膜20的膜厚變薄。另外，能夠緩和施加在該柵極絕緣膜20上的電壓，不需要用于確保將該集電極23和柵電極21之間的距離分離或者使柵電極21和漏電極24之間的距離以及柵電極21和集電極23之間的距離變大等的耐壓的結(jié)構(gòu)，相應(yīng)地，能夠減小該半導(dǎo)體裝置整體的布局面積。另外，根據(jù)來(lái)自集電極23的集電極電壓，當(dāng)在N型雜質(zhì)區(qū)域12a以及12b之間產(chǎn)生穿通時(shí)，由于該穿通電壓，柵極電位Vg2的下降被抑制。因此，該N型雜質(zhì)區(qū)域12a以及 12b之間的距離被設(shè)定為產(chǎn)生穿通的程度的距離。如上所述，根據(jù)本發(fā)明的實(shí)施方式1，在用于降低關(guān)斷損失的P溝道MOS晶體管的柵電極節(jié)點(diǎn)與發(fā)射極節(jié)點(diǎn)之間連接二極管元件作為電壓緩和元件。由此，能夠在不對(duì)P溝道MOS晶體管的開(kāi)啟以及截止動(dòng)作產(chǎn)生不良影響的情況下，緩和在該P(yáng)溝道MOS晶體管關(guān)斷時(shí)施加在柵極絕緣膜上的電壓。由此，能夠?qū)崿F(xiàn)小占有面積、高耐壓結(jié)構(gòu)低且低損失的半導(dǎo)體裝置。此外，根據(jù)本發(fā)明的實(shí)施方式1，能夠維持穿通特性并且降低元件占有面積。以下對(duì)此進(jìn)行說(shuō)明。
參照?qǐng)D4，如上所述，在IGBT關(guān)斷時(shí)，N型雜質(zhì)區(qū)域12a和P型半導(dǎo)體區(qū)域10之間的PN結(jié)變?yōu)榉雌珘籂顟B(tài)。由此，在N型雜質(zhì)區(qū)域12a和P型半導(dǎo)體區(qū)域10的邊界部分形成耗盡層19。隨著N型雜質(zhì)區(qū)域12a和P型半導(dǎo)體區(qū)域10之間的反偏壓變大，耗盡層按照耗盡層140a—耗盡層140b—耗盡層140c—耗盡層140d這樣的順序延伸。最終，N型雜質(zhì)區(qū)域12a和12b之間的P型半導(dǎo)體區(qū)域10全被耗盡層化，N型雜質(zhì)區(qū)域12a和12b之間進(jìn)行穿通擊穿。因此，N型雜質(zhì)區(qū)域12a和12b之間的穿通電壓取決于N型雜質(zhì)區(qū)域12a和 12b的間隔，該穿通電壓對(duì)在IGBT關(guān)斷時(shí)的MOS晶體管PQ的柵極電位Vg2的最大值進(jìn)行限制。因此，為了有效地限制MOS晶體管PQ的柵極電位Vg2的最大值，需要增大N型雜質(zhì)區(qū)域12a和12b的距離Dl (也就是，與漏電極24電連接的N型半導(dǎo)體區(qū)域和與柵電極21電連接的N型半導(dǎo)體區(qū)域的距離D1)。但是，當(dāng)距離Dl增大時(shí)，平均每一個(gè)半導(dǎo)體裝置的占有面積變大，因此，半導(dǎo)體裝置的有效開(kāi)啟電阻(開(kāi)啟電阻X占有面積)惡化。參照?qǐng)D5，在本實(shí)施方式中，利用電極27施加在半導(dǎo)體襯底SUB表面的電場(chǎng)，N型雜質(zhì)區(qū)域12a和P型半導(dǎo)體區(qū)域10的邊界部分的耗盡層的延伸在半導(dǎo)體襯底SUB表面被抑制。即，電極27的電位是與柵極電位Vg2相同的電位，成為發(fā)射極電位Ve和集電極電位 Vc之間的電壓電平。當(dāng)具有這樣的電位的電極27對(duì)半導(dǎo)體襯底SUB表面施加電場(chǎng)時(shí)，隨著N型雜質(zhì)區(qū)域12a和P型半導(dǎo)體區(qū)域10之間的反偏壓變大，N型雜質(zhì)區(qū)域12a和P型半導(dǎo)體區(qū)域10的邊界部分的耗盡層按照耗盡層40a —耗盡層40b —耗盡層40c —耗盡層40d 這樣的順序延伸。在耗盡層40a 40d中，在半導(dǎo)體襯底SUB表面，耗盡層的延伸被抑制。 其結(jié)果是，能夠維持N型雜質(zhì)區(qū)域12a和12b之間的穿通電壓，并且減小距離D1，能夠維持特性并降低元件占有面積。并且，能夠提高半導(dǎo)體裝置的有效開(kāi)啟電阻。此外，本發(fā)明的半導(dǎo)體裝置并不限于圖3所示的結(jié)構(gòu)，至少包含圖3中B部所示的結(jié)構(gòu)即可。圖3中B部所示的半導(dǎo)體裝置具有半導(dǎo)體襯底SUB、形成在半導(dǎo)體襯底SUB內(nèi)的ρ型半導(dǎo)體區(qū)域10、形成在半導(dǎo)體襯底SUB表面的MOS晶體管PQ。MOS晶體管PQ包括柵電極21、集電極23、漏電極24、N型雜質(zhì)區(qū)域12a、P型雜質(zhì)區(qū)域19a以及19b。N型雜質(zhì)區(qū)域12a利用柵電極21和集電極23的電位差而形成溝道，并且形成在P型半導(dǎo)體區(qū)域10 內(nèi)，且與漏電極24電連接。P型雜質(zhì)區(qū)域19a形成在N型雜質(zhì)區(qū)域12a內(nèi)，且與集電極23 電連接。P型雜質(zhì)區(qū)域19b形成在N型雜質(zhì)區(qū)域12a內(nèi)，且與漏電極24電連接。半導(dǎo)體裝置還具有N型雜質(zhì)區(qū)域12b和電極27。N型雜質(zhì)區(qū)域12b形成在P型半導(dǎo)體區(qū)域10內(nèi)，且隔著P型半導(dǎo)體區(qū)域10與N型雜質(zhì)區(qū)域12a對(duì)置，并與柵電極21電連接。電極27經(jīng)由絕緣膜28形成在被N型雜質(zhì)區(qū)域12a和12b夾持的P型半導(dǎo)體區(qū)域10上，且與柵電極21電連接。另外，本發(fā)明的半導(dǎo)體裝置除了圖3中B部所示的結(jié)構(gòu)外，優(yōu)選還具有圖3中B部以外的部分所示的結(jié)構(gòu)。在該情況下，半導(dǎo)體裝置還具有雙極晶體管BT、M0S晶體管NQ、二極管Di。雙極晶體管BT包括與MOS晶體管PQ的集電極節(jié)點(diǎn)3電連接的發(fā)射極；與發(fā)射極節(jié)點(diǎn)4連接的集電極；與MOS晶體管PQ的漏電極24電連接的基極節(jié)點(diǎn)5。MOS晶體管NQ 連接在發(fā)射極節(jié)點(diǎn)4和基極節(jié)點(diǎn)5之間，根據(jù)控制信號(hào)Vgl有選擇地導(dǎo)通，在導(dǎo)通時(shí)，將發(fā)射極節(jié)點(diǎn)4和基極節(jié)點(diǎn)5電連接。二極管Di具有與MOS晶體管PQ的柵電極21電連接的陰極和與發(fā)射極節(jié)點(diǎn)4電連接的陽(yáng)極。(實(shí)施方式2)參照?qǐng)D6，本實(shí)施方式的半導(dǎo)體裝置與圖3所示的實(shí)施方式1的半導(dǎo)體裝置比較，不同之處在于，取代電極27以及絕緣膜28 (圖3)，形成有P型雜質(zhì)區(qū)域30。P型雜質(zhì)區(qū)域30 形成在被N型雜質(zhì)區(qū)域12a和12b夾持的半導(dǎo)體襯底SUB表面的P型半導(dǎo)體區(qū)域10內(nèi)。P 型雜質(zhì)區(qū)域30可以與N型雜質(zhì)區(qū)域12a以及12b接觸，也可以利用P型半導(dǎo)體區(qū)域10與 N型雜質(zhì)區(qū)域12a以及12b分離。此外，本實(shí)施方式的半導(dǎo)體裝置的上述以外的結(jié)構(gòu)與實(shí)施方式1中的半導(dǎo)體裝置的結(jié)構(gòu)相同，因此對(duì)同一構(gòu)件標(biāo)注相同的附圖標(biāo)記，不重復(fù)其說(shuō)明。根據(jù)本實(shí)施方式的半導(dǎo)體裝置，由于與P型半導(dǎo)體區(qū)域10相比為高濃度的P型雜質(zhì)區(qū)域30，形成在被N型雜質(zhì)區(qū)域12a和12b夾持的半導(dǎo)體襯底SUB表面，所以，N型雜質(zhì)區(qū)域12a和P型雜質(zhì)區(qū)域30的邊界部分的耗盡層的延伸在半導(dǎo)體襯底SUB表面被局部地抑制。其結(jié)果是，能夠維持N型雜質(zhì)區(qū)域12a和12b之間的穿通電壓，并且減小距離D1，并且，能夠維持特性并且降低元件占有面積。其結(jié)果是，能夠得到與實(shí)施方式1同樣的效果。(實(shí)施方式3)
參照?qǐng)D7，本實(shí)施方式的半導(dǎo)體裝置與圖3所示的實(shí)施方式1的半導(dǎo)體裝置比較，不同之處在于，未形成電極27、絕緣膜28以及N型雜質(zhì)區(qū)域12b (圖3)。N型雜質(zhì)區(qū)域25隔著 P型半導(dǎo)體區(qū)域10與N型雜質(zhì)區(qū)域12a對(duì)置。其結(jié)果是，N型雜質(zhì)區(qū)域25發(fā)揮降低電極 26的接觸電阻的作用，并且，與P型半導(dǎo)體區(qū)域10之間構(gòu)成二極管Di (圖1)的PN結(jié)。穿通電壓取決于N型雜質(zhì)區(qū)域12a和25的距離Dl (也就是，與漏電極24電連接的N型半導(dǎo)體區(qū)域和與柵電極21電連接的N型半導(dǎo)體區(qū)域的距離D1)。另外，N型雜質(zhì)區(qū)域12a以及 25都通過(guò)注入雜質(zhì)來(lái)形成。N型雜質(zhì)區(qū)域25的擴(kuò)散深度D2 (也就是，與柵電極21電連接的N型半導(dǎo)體區(qū)域的擴(kuò)散深度D2)比N型雜質(zhì)區(qū)域12a的擴(kuò)散深度D3 (也就是，與漏電極 24電連接的N型半導(dǎo)體區(qū)域的擴(kuò)散深度D3)淺。此外，本實(shí)施方式的半導(dǎo)體裝置的上述以外的結(jié)構(gòu)與實(shí)施方式1中的半導(dǎo)體裝置的結(jié)構(gòu)相同，因此對(duì)同一構(gòu)件標(biāo)注相同的附圖標(biāo)記，不重復(fù)其說(shuō)明。例如，如圖3所示的結(jié)構(gòu)那樣，在半導(dǎo)體裝置包括N型雜質(zhì)區(qū)域12b的情況下，為了正確控制N型雜質(zhì)區(qū)域12a和12b的距離Dl (圖4)，通常使用一個(gè)掩模通過(guò)注入N型雜質(zhì)來(lái)形成N型雜質(zhì)區(qū)域12a以及12b。其結(jié)果是，圖3中的N型雜質(zhì)區(qū)域12a以及12b具有同一擴(kuò)散深度。另一方面，在圖7所示的本實(shí)施方式中，由于擴(kuò)散深度D2與N型雜質(zhì)區(qū)域25的擴(kuò)散深度相等，所以，擴(kuò)散深度D2比N型雜質(zhì)區(qū)域12a的擴(kuò)散深度D3淺。若擴(kuò)散深度變淺，則雜質(zhì)區(qū)域向圖3中橫向的擴(kuò)散被抑制。因此，沒(méi)有N型雜質(zhì)區(qū)域12b，相應(yīng)地能夠降低半導(dǎo)體裝置的占有面積。其結(jié)果是，能夠得到與實(shí)施方式1同樣的效果。此外，在實(shí)際應(yīng)用上還存在如下優(yōu)點(diǎn)，即，由于將已經(jīng)存在的N型雜質(zhì)區(qū)域25用作二極管Di (圖1) 的PN結(jié)，所以，制造工序不會(huì)增加。此外，在本實(shí)施方式中，示出了 N型雜質(zhì)區(qū)域25的雜質(zhì)濃度比N型雜質(zhì)區(qū)域12a 的雜質(zhì)濃度高的情況，但是，N型雜質(zhì)濃度25的雜質(zhì)濃度并不特別限制，也可以與N型雜質(zhì)區(qū)域12a的雜質(zhì)濃度大致相同。(實(shí)施方式4)
參照?qǐng)D8，本實(shí)施方式的半導(dǎo)體裝置與圖7所示的實(shí)施方式3的半導(dǎo)體裝置比較，不同之處在于，形成有P型雜質(zhì)區(qū)域30。P型雜質(zhì)區(qū)域30形成在半導(dǎo)體襯底SUB表面的P型半導(dǎo)體區(qū)域10內(nèi)。P型雜質(zhì)區(qū)域30可以與N型雜質(zhì)區(qū)域12a以及25接觸，也可以利用P型半導(dǎo)體區(qū)域10與N型雜質(zhì)區(qū)域12a以及25分離。此外，本實(shí)施方式的半導(dǎo)體裝置的上述以外的結(jié)構(gòu)與實(shí)施方式3中的半導(dǎo)體裝置的結(jié)構(gòu)相同，因此對(duì)同一構(gòu)件標(biāo)注相同的附圖標(biāo)記，不重復(fù)其說(shuō)明。根據(jù)本實(shí)施方式的半導(dǎo)體裝置，能夠得到與實(shí)施方式3同樣的效果。此外，雜質(zhì)濃度與P型半導(dǎo)體區(qū)域10相比是高濃度的P型雜質(zhì)區(qū)域30形成在半導(dǎo)體襯底SUB表面，因此，N型雜質(zhì)區(qū)域12a和P型雜質(zhì)區(qū)域30的邊界部分的耗盡層的延伸在半導(dǎo)體襯底SUB表面被局部地抑制。其結(jié)果是，能夠維持N型雜質(zhì)區(qū)域12a和25之間的穿通電壓，并且，進(jìn)一步減小距離D1，能夠維持特性并且進(jìn)一步降低元件占有面積。(實(shí)施方式5)
參照?qǐng)D9，本實(shí)施方式的半導(dǎo)體裝置與圖7所示的實(shí)施方式3的半導(dǎo)體裝置比較，不同之處在于，形成有N型雜質(zhì)區(qū)域12b以及31。N型雜質(zhì)區(qū)域31與N型雜質(zhì)區(qū)域12a接觸， 隔著P型半導(dǎo)體區(qū)域10與N型雜質(zhì)區(qū)域12b對(duì)置。N型雜質(zhì)區(qū)域12b以包圍N型雜質(zhì)區(qū)域25的方式形成在P型半導(dǎo)體區(qū)域10內(nèi)，在與P型半導(dǎo)體區(qū)域10之間構(gòu)成二極管Di (圖 1)的PN結(jié)。另外，N型雜質(zhì)區(qū)域12b以及31都通過(guò)注入雜質(zhì)來(lái)形成。N型雜質(zhì)區(qū)域31的擴(kuò)散深度D4以及N型雜質(zhì)區(qū)域12b的擴(kuò)散深度D2比N型雜質(zhì)區(qū)域12a的擴(kuò)散深度D3淺。 特別是，N型雜質(zhì)區(qū)域12b以及31也可以通過(guò)同一工序來(lái)形成。在該情況下，擴(kuò)散深度D2 和D4如圖9所示那樣相等，另外，借助在形成N型雜質(zhì)區(qū)域12b以及31時(shí)使用的掩模，能夠正確地規(guī)定距離Dl。此外，本實(shí)施方式的半導(dǎo)體裝置的上述以外的結(jié)構(gòu)與實(shí)施方式3中的半導(dǎo)體裝置的結(jié)構(gòu)相同，因此對(duì)同一構(gòu)件標(biāo)注相同的附圖標(biāo)記，不重復(fù)其說(shuō)明。根據(jù)本實(shí)施方式的半導(dǎo)體裝置，能夠得到與實(shí)施方式3同樣的效果。此外，由于N 型雜質(zhì)區(qū)域31的擴(kuò)散深度D4比N型雜質(zhì)區(qū)域12a的擴(kuò)散深度D3淺，所以，能夠抑制與漏電極24電連接的N型半導(dǎo)體區(qū)域(N型雜質(zhì)區(qū)域12a、22以及31)向N型雜質(zhì)區(qū)域12b的擴(kuò)散。因此，與漏電極24電連接的N型半導(dǎo)體區(qū)域的占有面積減少，能夠更加降低半導(dǎo)體裝置的占有面積。(實(shí)施方式6)
參照?qǐng)D10，本實(shí)施方式的半導(dǎo)體裝置與圖7所示的實(shí)施方式3的半導(dǎo)體裝置比較，不同之處在于，N型雜質(zhì)區(qū)域22 (淺的區(qū)域)向P型半導(dǎo)體區(qū)域10內(nèi)突出。N型雜質(zhì)區(qū)域22 與N型雜質(zhì)區(qū)域12a (深的區(qū)域)接觸，隔著P型半導(dǎo)體區(qū)域10與N型雜質(zhì)區(qū)域25對(duì)置。 N型雜質(zhì)區(qū)域22以及25的雜質(zhì)濃度都比N型雜質(zhì)區(qū)域12a的雜質(zhì)濃度高。另外，N型雜質(zhì)區(qū)域22以及25都通過(guò)注入雜質(zhì)來(lái)形成。N型雜質(zhì)區(qū)域22的擴(kuò)散深度D4以及N型雜質(zhì)區(qū)域25的擴(kuò)散深度D2比N型雜質(zhì)區(qū)域12a的擴(kuò)散深度D3淺。特別是，N型雜質(zhì)區(qū)域22以及25可以通過(guò)同一工序形成。在該情況下，擴(kuò)散深度D2和D4如圖10所示那樣相等。另外，借助在形成N型雜質(zhì)區(qū)域22以及25時(shí)使用的掩模，能夠正確的規(guī)定距離D1。此外，本實(shí)施方式的半導(dǎo)體裝置的上述以外的結(jié)構(gòu)與實(shí)施方式3中的半導(dǎo)體裝置的結(jié)構(gòu)相同，因此對(duì)同一構(gòu)件標(biāo)注相同的附圖標(biāo)記，不重復(fù)其說(shuō)明。根據(jù)本實(shí)施方式的半導(dǎo)體裝置，能夠得到與實(shí)施方式3同樣的效果。此外，由于N 型雜質(zhì)區(qū)域22的擴(kuò)散深度D4比N型雜質(zhì)區(qū)域12a的擴(kuò)散深度D3淺，所以，能夠抑制與漏電極24電連接的N型半導(dǎo)體區(qū)域(N型雜質(zhì)區(qū)域12a以及22)向N型雜質(zhì)區(qū)域12b的擴(kuò)散。 因此，與漏電極24電連接的N型半導(dǎo)體區(qū)域的占有面積減少，能夠更加降低半導(dǎo)體裝置的占有面積。(實(shí)施方式7)
參照?qǐng)D11，本實(shí)施方式的半導(dǎo)體裝置與圖3所示的實(shí)施方式1的半導(dǎo)體裝置比較，不同之處在于，取代電極27以及絕緣膜28 (圖3)，在半導(dǎo)體襯底SUB內(nèi)形成有將N型雜質(zhì)區(qū)域 12a和12b隔開(kāi)的絕緣膜34。絕緣膜34從半導(dǎo)體襯底SUB表面延伸到下方，到達(dá)在N型雜質(zhì)區(qū)域12a以及12b的下部存在的P型半導(dǎo)體區(qū)域10。此外，本實(shí)施方式的半導(dǎo)體裝置的上述以外的結(jié)構(gòu)與實(shí)施方式1中的半導(dǎo)體裝置的結(jié)構(gòu)相同，因此對(duì)同一構(gòu)件標(biāo)注相同的附圖標(biāo)記，不重復(fù)其說(shuō)明。根據(jù)本實(shí)施方式的半導(dǎo)體裝置，由于N型雜質(zhì)區(qū)域12a和12b被絕緣膜34隔開(kāi)， 所以，N型雜質(zhì)區(qū)域12a和12b之間產(chǎn)生穿通擊穿時(shí)，需要N型雜質(zhì)區(qū)域12a和P型半導(dǎo)體區(qū)域10的邊界的耗盡層如圖11中箭頭C所示那樣圍繞絕緣膜34的下端部，并延伸到N型雜質(zhì)區(qū)域12b。也就是，對(duì)穿通電壓進(jìn)行規(guī)定的距離Dl實(shí)質(zhì)上為從N型雜質(zhì)區(qū)域12a的下端部至絕緣膜34的下端部的距離D5與從N型雜質(zhì)區(qū)域12b的下端部至絕緣膜34的下端部的距離D6之和(D5+D6)。由此，能夠維持N型雜質(zhì)區(qū)域12a和12b之間的穿通電壓并且減小N型雜質(zhì)區(qū)域12a和12b的距離，能夠維持特性并且降低元件占有面積。其結(jié)果是，能夠得到與實(shí)施方式1同樣的效果。(實(shí)施方式8)
參照?qǐng)D12，本實(shí)施方式的半導(dǎo)體裝置與圖11所示的實(shí)施方式7的半導(dǎo)體裝置比較，不同之處在于，形成有埋入電極35。埋入電極35埋入在絕緣膜34內(nèi)，并與柵電極21電連接。 由此，埋入電極35與N型雜質(zhì)區(qū)域12a以及12b絕緣。優(yōu)選埋入電極35延伸到P型半導(dǎo)體區(qū)域10和N型雜質(zhì)區(qū)域12a以及12b的邊界的圖12中下方。此外，本實(shí)施方式的半導(dǎo)體裝置的上述以外的結(jié)構(gòu)與實(shí)施方式1中的半導(dǎo)體裝置的結(jié)構(gòu)相同，因此對(duì)同一構(gòu)件標(biāo)注相同的附圖標(biāo)記，不重復(fù)其說(shuō)明。根據(jù)本實(shí)施方式的半導(dǎo)體裝置，能夠得到與實(shí)施方式7同樣的效果。此外，IGBT 關(guān)斷時(shí)的埋入電極35的電位是與柵極電位Vg2相同的電位，變?yōu)榘l(fā)射極電位Ve和集電極電位Vc之間的電壓電平。當(dāng)具有這樣電位的埋入電極35對(duì)半導(dǎo)體襯底SUB內(nèi)部施加電場(chǎng)時(shí)，N型雜質(zhì)區(qū)域12a和P型半導(dǎo)體區(qū)域10的邊界部分的耗盡層的延伸在半導(dǎo)體襯底SUB 內(nèi)部被抑制。其結(jié)果是，能夠提高N型雜質(zhì)區(qū)域12a和12b之間的穿通電壓。在實(shí)施方式廣8中說(shuō)明的結(jié)構(gòu)能夠適當(dāng)組合。具體地說(shuō)，可以在如圖6 圖10所示的半導(dǎo)體裝置的結(jié)構(gòu)中附加圖3所示的半導(dǎo)體裝置的電極27以及絕緣膜28。本發(fā)明一般應(yīng)用于進(jìn)行電力開(kāi)關(guān)的半導(dǎo)體裝置，從而能夠得到進(jìn)行耐壓特性優(yōu)良的高速開(kāi)關(guān)動(dòng)作的低開(kāi)啟電壓的小占有面積的半導(dǎo)體裝置。該半導(dǎo)體裝置既可以是分立的單體的晶體管，也可以內(nèi)置在模塊等集成電路裝置中。對(duì)本發(fā)明詳細(xì)地進(jìn)行了說(shuō)明，但這僅是用于例示而不是用于限定，應(yīng)該理解為本發(fā)明的范圍由技術(shù)方案確定。
權(quán)利要求
1.一種半導(dǎo)體裝置(50)，其中，具有半導(dǎo)體襯底(SUB)；第一導(dǎo)電型的第一半導(dǎo)體區(qū)域(10)，形成在所述半導(dǎo)體襯底內(nèi)；第一導(dǎo)電型的MOS晶體管(PQ)，形成在所述半導(dǎo)體襯底表面，所述第一導(dǎo)電型的MOS晶體管包括柵電極(21)；源電極(23)；漏電極(24)；第二導(dǎo)電型的第二半導(dǎo)體區(qū)域(12a)，利用所述柵電極和所述源電極的電位差形成溝道，并且，形成在所述第一半導(dǎo)體區(qū)域內(nèi)，且與所述漏電極電連接 ’第一導(dǎo)電型的第三半導(dǎo)體區(qū)域(19a), 形成在所述第二半導(dǎo)體區(qū)域內(nèi)，并且，與所述源電極電連接；第一導(dǎo)電型的第四半導(dǎo)體區(qū)域 (19b)，形成在所述第二半導(dǎo)體區(qū)域內(nèi)，并且，與所述漏電極電連接， 該半導(dǎo)體裝置(50)還具有第二導(dǎo)電型的第五半導(dǎo)體區(qū)域(12b、25)，形成在所述第一半導(dǎo)體區(qū)域內(nèi)，并且，隔著所述第一半導(dǎo)體區(qū)域與所述第二半導(dǎo)體區(qū)域?qū)χ?，并且與所述柵電極電連接；電極(27)，經(jīng)由絕緣膜形成在被所述第二半導(dǎo)體區(qū)域和所述第五半導(dǎo)體區(qū)域夾持的所述第一半導(dǎo)體區(qū)域上，并且，與所述柵電極電連接。
2.如權(quán)利要求1所述的半導(dǎo)體裝置(50)，其中，還具有雙極晶體管(BT)，包括第一導(dǎo)通節(jié)點(diǎn)(3)，與所述第一導(dǎo)電型的MOS晶體管(PQ)的所述源電極(23)電連接；第二導(dǎo)通節(jié)點(diǎn)，與電極節(jié)點(diǎn)(4)連接；基極節(jié)點(diǎn)(5)，與所述第一導(dǎo)電型的MOS晶體管的所述漏電極(24)電連接；第二導(dǎo)電型的MOS晶體管(NQ)，連接在所述電極節(jié)點(diǎn)和所述雙極晶體管的所述基極節(jié)點(diǎn)(5)之間，根據(jù)控制信號(hào)有選擇地導(dǎo)通，在導(dǎo)通時(shí)，將所述電極節(jié)點(diǎn)和所述雙極晶體管的所述基極節(jié)點(diǎn)電連接；PN結(jié)二極管(Di)，具有陰極，與所述第一導(dǎo)電型的MOS晶體管的柵電極(21)電連接； 陽(yáng)極，與所述電極節(jié)點(diǎn)電連接。
3.一種半導(dǎo)體裝置(50)，其中，具有半導(dǎo)體襯底(SUB)；第一導(dǎo)電型的第一半導(dǎo)體區(qū)域(10、30)，形成在所述半導(dǎo)體襯底內(nèi)；第一導(dǎo)電型的MOS晶體管(PQ)，形成在所述半導(dǎo)體襯底表面，所述第一導(dǎo)電型的MOS晶體管包括柵電極(21)；源電極(23)；漏電極(24)；第二導(dǎo)電型的第二半導(dǎo)體區(qū)域(12a)，利用所述柵電極和所述源電極的電位差形成溝道，并且，形成在所述第一半導(dǎo)體區(qū)域內(nèi)，并且與所述漏電極電連接；第一導(dǎo)電型的第三半導(dǎo)體區(qū)域 (19a)，形成在所述第二半導(dǎo)體區(qū)域內(nèi)，并且，與所述源電極電連接；第一導(dǎo)電型的第四半導(dǎo)體區(qū)域(19b)，形成在所述第二半導(dǎo)體區(qū)域內(nèi)，并且與所述漏電極電連接，該半導(dǎo)體裝置(50)還具有第二導(dǎo)電型的第五半導(dǎo)體區(qū)域(12b、25)，形成在所述第一半導(dǎo)體區(qū)域內(nèi)，并且隔著所述第一半導(dǎo)體區(qū)域與所述第二半導(dǎo)體區(qū)域?qū)χ?，并且與所述柵電極電連接，所述第一半導(dǎo)體區(qū)域包括高濃度區(qū)域(30)，形成在被所述第二半導(dǎo)體區(qū)域和所述第五半導(dǎo)體區(qū)域夾持的所述半導(dǎo)體襯底表面；低濃度區(qū)域(10)，第一導(dǎo)電型的雜質(zhì)濃度比所述高濃度區(qū)域低。
4.如權(quán)利要求3所述的半導(dǎo)體裝置(50)，其中，還具有雙極晶體管(BT)，包括第一導(dǎo)通節(jié)點(diǎn)(3)，與所述第一導(dǎo)電型的MOS晶體管(PQ)的所述源電極(23)電連接；第二導(dǎo)通節(jié)點(diǎn)，與電極節(jié)點(diǎn)(4)連接；基極節(jié)點(diǎn)(5)，與所述第一導(dǎo)電型的MOS晶體管的所述漏電極(24)電連接；第二導(dǎo)電型的MOS晶體管(NQ)，連接在所述電極節(jié)點(diǎn)和所述雙極晶體管的所述基極節(jié)點(diǎn)(5)之間，根據(jù)控制信號(hào)有選擇地導(dǎo)通，在導(dǎo)通時(shí)，將所述電極節(jié)點(diǎn)和所述雙極晶體管的所述基極節(jié)點(diǎn)電連接；PN結(jié)二極管(Di)，具有陰極，與所述第一導(dǎo)電型的MOS晶體管的柵電極(21)電連接； 陽(yáng)極，與所述電極節(jié)點(diǎn)電連接。
5.一種半導(dǎo)體裝置(50)，其中，具有半導(dǎo)體襯底(SUB)；第一導(dǎo)電型的第一半導(dǎo)體區(qū)域(10、30)，形成在所述半導(dǎo)體襯底內(nèi)；第一導(dǎo)電型的MOS晶體管(PQ)，形成在所述半導(dǎo)體襯底表面，所述第一導(dǎo)電型的MOS晶體管包括柵電極(21)；源電極(23)；漏電極(24)；第二導(dǎo)電型的第二半導(dǎo)體區(qū)域(12a、22、31)，利用所述柵電極和所述源電極的電位差形成溝道，并且，形成在所述第一半導(dǎo)體區(qū)域內(nèi)，并且與所述漏電極電連接；第一導(dǎo)電型的第三半導(dǎo)體區(qū)域(19a)，形成在所述第二半導(dǎo)體區(qū)域內(nèi)，并且與所述源電極電連接；第一導(dǎo)電型的第四半導(dǎo)體區(qū)域(19b)，形成在所述第二半導(dǎo)體區(qū)域內(nèi)，且與所述漏電極電連接，該半導(dǎo)體裝置(50)還具有第二導(dǎo)電型的第五半導(dǎo)體區(qū)域(12b、25)，形成在所述第一半導(dǎo)體區(qū)域內(nèi)，并且隔著所述第一半導(dǎo)體區(qū)域與所述第二半導(dǎo)體區(qū)域?qū)χ?，并且與所述柵電極電連接；所述第二半導(dǎo)體區(qū)域以及所述第五半導(dǎo)體區(qū)域都通過(guò)注入雜質(zhì)來(lái)形成，并且，所述第五半導(dǎo)體區(qū)域的擴(kuò)散深度(D2)比所述第二半導(dǎo)體區(qū)域的擴(kuò)散深度(D3)淺。
6.如權(quán)利要求5所述的半導(dǎo)體裝置(50)，其中，所述第一半導(dǎo)體區(qū)域(10、30)包括高濃度區(qū)域(30)，形成在被所述第二半導(dǎo)體區(qū)域 (12a)和所述第五半導(dǎo)體區(qū)域(25)夾持的所述半導(dǎo)體襯底表面(SUB);低濃度區(qū)域(10)，第一導(dǎo)電型的雜質(zhì)濃度比所述高濃度區(qū)域低。
7.如權(quán)利要求5所述的半導(dǎo)體裝置(50)，其中，所述第二半導(dǎo)體區(qū)域(12a、22、31)包括深的區(qū)域(12a)；淺的區(qū)域(22、31 )，具有比所述深的區(qū)域的擴(kuò)散深度(D3)淺的擴(kuò)散深度(D4)，并且與所述第五半導(dǎo)體區(qū)域(12b、25)對(duì)置，并且，所述第五半導(dǎo)體區(qū)域的擴(kuò)散深度(D2)比所述第二半導(dǎo)體區(qū)域中所述深的區(qū)域的擴(kuò)散深度淺。
8.如權(quán)利要求7所述的半導(dǎo)體裝置(50)，其中，所述第二半導(dǎo)體區(qū)域中所述淺的區(qū)域(22)以及所述第五半導(dǎo)體區(qū)域(25)的雜質(zhì)濃度都比所述第二半導(dǎo)體區(qū)域中所述深的區(qū)域(12a)的雜質(zhì)濃度高。
9.如權(quán)利要求5所述的半導(dǎo)體裝置(50)，其中，還具有雙極晶體管(BT)，包括第一導(dǎo)通節(jié)點(diǎn)(3)，與所述第一導(dǎo)電型的MOS晶體管(PQ)的所述源電極(23)電連接；第二導(dǎo)通節(jié)點(diǎn)，與電極節(jié)點(diǎn)(4)連接；基極節(jié)點(diǎn)(5)，與所述第一導(dǎo)電型的MOS晶體管的所述漏電極(24)電連接；第二導(dǎo)電型的MOS晶體管(NQ)，連接在所述電極節(jié)點(diǎn)和所述雙極晶體管的所述基極節(jié)點(diǎn)(5)之間，根據(jù)控制信號(hào)有選擇地導(dǎo)通，在導(dǎo)通時(shí)，將所述電極節(jié)點(diǎn)和所述雙極晶體管的所述基極節(jié)點(diǎn)電連接；PN結(jié)二極管(Di)，具有陰極，與所述第一導(dǎo)電型的MOS晶體管的柵電極(21)電連接； 陽(yáng)極，與所述電極節(jié)點(diǎn)電連接。
10.一種半導(dǎo)體裝置(50)，其中，具有半導(dǎo)體襯底(SUB)；第一導(dǎo)電型的第一半導(dǎo)體區(qū)域(10)，形成在所述半導(dǎo)體襯底內(nèi)；第一導(dǎo)電型的MOS晶體管(PQ)，形成在所述半導(dǎo)體襯底表面，所述第一導(dǎo)電型的MOS晶體管包括柵電極(21)；源電極(23)；漏電極(24)；第二導(dǎo)電型的第二半導(dǎo)體區(qū)域(12a)，利用所述柵電極和所述源電極的電位差形成溝道，并且形成在所述第一半導(dǎo)體區(qū)域內(nèi)，并且與所述漏電極電連接；第一導(dǎo)電型的第三半導(dǎo)體區(qū)域(19a), 形成在所述第二半導(dǎo)體區(qū)域內(nèi)，并且與所述源電極電連接；第一導(dǎo)電型的第四半導(dǎo)體區(qū)域 (19b)，形成在所述第二半導(dǎo)體區(qū)域內(nèi)，且與所述漏電極電連接，該半導(dǎo)體裝置(50)還具有第二導(dǎo)電型的第五半導(dǎo)體區(qū)域(12b、25)，形成在所述半導(dǎo)體襯底內(nèi)，并且與所述柵電極電連接；絕緣膜(34)，形成在所述第一半導(dǎo)體區(qū)域內(nèi)，并且將所述第二半導(dǎo)體區(qū)域和所述第五半導(dǎo)體區(qū)域隔開(kāi)。
11.如權(quán)利要求10所述的半導(dǎo)體裝置(50)，其中，還具有埋入電極(35 )，該埋入電極(35 )埋入在所述絕緣膜(34 )內(nèi)，并且與所述柵電極 (21)電連接。
12.如權(quán)利要求10所述的半導(dǎo)體裝置(50)，其中，還具有雙極晶體管(BT)，包括第一導(dǎo)通節(jié)點(diǎn)(3)，與所述第一導(dǎo)電型的MOS晶體管(PQ)的所述源電極(23)電連接；第二導(dǎo)通節(jié)點(diǎn)，與電極節(jié)點(diǎn)(4)連接；基極節(jié)點(diǎn)(5)，與所述第一導(dǎo)電型的MOS晶體管的所述漏電極(24)電連接；第二導(dǎo)電型的MOS晶體管(NQ)，連接在所述電極節(jié)點(diǎn)和所述雙極晶體管的所述基極節(jié)點(diǎn)(5)之間，根據(jù)控制信號(hào)有選擇地導(dǎo)通，在導(dǎo)通時(shí)，將所述電極節(jié)點(diǎn)和所述雙極晶體管的所述基極節(jié)點(diǎn)電連接；PN結(jié)二極管(Di)，具有陰極，與所述第一導(dǎo)電型的MOS晶體管的柵電極(21)電連接； 陽(yáng)極，與所述電極節(jié)點(diǎn)電連接。
全文摘要
本發(fā)明涉及內(nèi)置絕緣柵雙極晶體管的半導(dǎo)體裝置。半導(dǎo)體裝置具有P型半導(dǎo)體區(qū)域(10)和MOS晶體管(PQ)。MOS晶體管(PQ)包括柵電極(21)、集電極(23)、漏電極(24)、N型雜質(zhì)區(qū)域(12a)和P型雜質(zhì)區(qū)域(19a、19b)。N型雜質(zhì)區(qū)域(12a)與漏電極(24)電連接。P型雜質(zhì)區(qū)域(19a)與集電極(23)電連接。P型雜質(zhì)區(qū)域(19b)與漏電極(24)電連接。半導(dǎo)體裝置還具有N型雜質(zhì)區(qū)域(12b)和電極(27)。N型雜質(zhì)區(qū)域(12b)與柵電極(21)電連接。電極(27)經(jīng)由絕緣膜(28)形成在P型半導(dǎo)體區(qū)域(10)上，且與柵電極(21)電連接。由此，能夠維持特性并且降低元件的占有面積。
文檔編號(hào)H01L27/07GK102280450SQ201110213248
公開(kāi)日2011年12月14日 申請(qǐng)日期2009年8月26日 優(yōu)先權(quán)日2008年12月17日
發(fā)明者寺島知秀 申請(qǐng)人:三菱電機(jī)株式會(huì)社