專利名稱：半導(dǎo)體器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件的制造技術(shù)，特別涉及一種在已安裝有半導(dǎo)體芯片的襯底的主面上再層積其他襯底的半導(dǎo)體器件的有效的技術(shù)。
背景技術(shù)：
近年來，對于已安裝半導(dǎo)體芯片的半導(dǎo)體器件的多引腳化的需求越來越強烈，為了滿足這種需求，半導(dǎo)體器件采用BGA(Ball Grid Array 球門陣列封裝)的封裝方式較為有效。即在布線基板的上表面安裝半導(dǎo)體芯片的同時，在布線基板的下表面配置作為外部端子的多個錫球。對于如前所述的半導(dǎo)體器件，例如，在日本公開特許公報特開2007-335581號公報(專利文獻1)中公開了上述的結(jié)構(gòu)。另外，在所述半導(dǎo)體器件中使用的布線基板上，還需要在各電極的表面形成電鍍層，專利文獻1中，公開了配置電解電鍍用的供電線，并經(jīng)由該供電線在各電極形成電鍍層的技術(shù)。專利文獻1 日本特開2007-335581號公報

發(fā)明內(nèi)容
在使用布線基板的所謂的BGA型的半導(dǎo)體器件中，為了實現(xiàn)半導(dǎo)體器件的多引腳化(高功能化)及小型化，優(yōu)選如專利文獻1所示的結(jié)構(gòu)，即不僅將布線基板的多個電極 (焊接引線、連接盤)配置在布線基板的外緣部，還配置在中央部。如果考慮到半導(dǎo)體器件的可靠性，優(yōu)選如專利文獻1所述的，在布線基板的各電極的表面通過電解電鍍法形成電鍍層。其理由是，在與安裝在布線基板上的半導(dǎo)體芯片的各電極(焊盤)、或者安裝在該布線基板上的其他電子器件(半導(dǎo)體器件)進行電連接時， 可提高所使用的導(dǎo)電性材料(焊線、突起電極等)和布線基板的電極之間的接合強度。另外，如果單是形成電鍍層，也可采用無電解電鍍法，但是由于在形成電鍍層時， 無電解電鍍法比電解電鍍法需要更長時間(電鍍膜的層積時間)，所以優(yōu)選采用電解電鍍法。另一方面，采用電解電鍍法時，如專利文獻1所述，需要將向布線基板的各電極墊供電的布線(供電線)從各電極拉出到布線基板的外緣部。但是，隨著半導(dǎo)體器件的多引腳化(高功能化)及小型化，對設(shè)在布線基板中央部的各電極，很難再為所述布線(供電線)單獨留出布線空間。因此，如專利文獻1所述，將與配置在布線基板中央部側(cè)的多個電極分別連接的布線(供電線)放到某個區(qū)域(專利文獻1中為配置在布線基板中央部側(cè)的多個電極的內(nèi)側(cè))中共用(共通化)，就可減少從拉到布線基板的端部為止的布線(供電線)數(shù)量，是一種有效的方法。但是，本案發(fā)明人所研究的半導(dǎo)體器件中，由于在布線基板上形成的電極數(shù)量增加了，難于在布線基板的中央部側(cè)(配置在布線基板的中央部側(cè)的多個電極的內(nèi)側(cè))使所有的連接配置在布線基板中央部側(cè)的多個電極的每一個電極的布線(供電線)進行共用 (共通化)。這是由于布線基板中央部的區(qū)域(配置在布線基板中央部側(cè)的多個電極的內(nèi)側(cè)的區(qū)域)比布線基板外緣部的區(qū)域(配置在布線基板中央部側(cè)的多個電極的外側(cè)的區(qū)域) 狹窄(小)的緣故。因此，本案發(fā)明人對于共用的問題進行了如下探討。即在從平面上看被配置在布線基板中央部側(cè)的電極和配置在布線基板外緣部側(cè)的電極之間，使連接配置在布線基板中央部側(cè)的多個電極的每一個電極的布線(供電線)進行共用(共通化)。結(jié)果發(fā)現(xiàn)了如下的問題。由于形成在布線基板上的多個電極的每一個中無共通信號(包括電源電位及基準電位)通過，所以在布線基板的各電極的表面形成電鍍層后，還需進行彼此間的電分離。但是，因所述分離工序?qū)⑿纬稍诓季€基板上表面的溝槽作為起點，所以在布線基板上產(chǎn)生了裂痕。如果在布線基板上產(chǎn)生裂痕，裂痕將發(fā)展到形成于布線基板上的布線，從而可能造成布線的斷線等問題。所以，必須采取適當(dāng)?shù)姆懒押鄣膶Σ摺Ａ硗?，根?jù)本案發(fā)明人進一步的研究發(fā)現(xiàn)，根據(jù)專利文獻1的技術(shù)，在分離工序中被除去的布線(供電線)的共用部分被配置在半導(dǎo)體芯片的正下方(被半導(dǎo)體芯片覆蓋的部分)，通過分離工序形成的溝槽被因安裝半導(dǎo)體芯片所使用的芯片粘合材料(粘合劑)所堵塞，因而所述溝槽難于成為裂痕的起點。針對上述問題，本發(fā)明的目的是為了提供可提高半導(dǎo)體器件的可靠性的技術(shù)。本發(fā)明的另一目的在于，提供可實現(xiàn)半導(dǎo)體器件的多引腳化的技術(shù)。另外，本發(fā)明的又一目的在于，提供可實現(xiàn)半導(dǎo)體器件的小型化的技術(shù)。本發(fā)明的所述內(nèi)容及所述內(nèi)容以外的目的和新特征在本說明書的描述及


中寫明下面簡要說明關(guān)于本專利申請書中所公開的發(fā)明中具有代表性的實施方式的概要。根據(jù)具有代表性的實施方式，本案的半導(dǎo)體器件的制造方法特征在于在布線基板的準備工序中，準備具有第一上表面?zhèn)冉^緣膜和第二上表面?zhèn)冉^緣膜的布線基板，其中， 所述第一上表面?zhèn)冉^緣膜具有對第一區(qū)域進行開口的開口部，以露出第一電極端子組及第二電極端子組且覆蓋多個第一供電線和第二供電線的方式形成于上表面上，所述第二上表面?zhèn)冉^緣膜以堵塞所述開口部的內(nèi)部且露出所述第一電極端子組及所述第二電極端子組的方式形成于所述第一上表面?zhèn)冉^緣膜上。另外，所述第一電極端子組及所述第二電極端子組的表面形成有通過電解電鍍法形成的電鍍層，從平面上看，所述第一區(qū)域沿著半導(dǎo)體芯片的邊設(shè)置，所述第一區(qū)域配置于所述半導(dǎo)體芯片的外圍，所述第二上表面?zhèn)冉^緣膜呈環(huán)狀形成于所述半導(dǎo)體芯片外圍。下面簡要說明關(guān)于本專利申請書所公開的發(fā)明中根據(jù)具有代表性的實施方式所獲得的效果?？商岣甙雽?dǎo)體器件的可靠性。

圖1所示的是本發(fā)明的實施方式中半導(dǎo)體器件的構(gòu)造之一例的剖面圖。圖2所示的是圖1中半導(dǎo)體器件的下部封裝的構(gòu)造之一例的平面圖。圖3所示的是沿著圖2中的A-A線剖開的構(gòu)造之一例的剖面圖。圖4所示的是圖2中下部封裝的背面?zhèn)鹊臉?gòu)造之一例的背面圖。圖5所示的是組裝圖2中的下部封裝時所用布線基板的構(gòu)造之一例的部分剖面圖。圖6所示的是組裝圖2中的下部封裝時所用布線基板的構(gòu)造之一例的部分平面圖。圖7所示的是圖6中的布線基板的構(gòu)造之一例的部分擴大平面圖。圖8所示的是沿著圖7中的A-A線剖開的構(gòu)造之一例的剖面圖。圖9所示的是沿著圖7中的B-B線剖開的構(gòu)造之一例的部分擴大剖面圖。圖10所示的是除掉圖6中的布線基板的供電線后的構(gòu)造之一例的部分平面圖。圖11所示的是圖10中的布線基板的構(gòu)造之一例的部分擴大平面圖。圖12所示的是沿著圖11中的A-A線剖開的構(gòu)造之一例的部分剖面圖。圖13所示的是在組裝圖2中的下部封裝時所用的布線基板上形成第一上表面?zhèn)冉^緣膜后的構(gòu)造之一例的部分剖面圖。圖14所示的是在組裝圖2中的下部封裝時所用的布線基板上形成第二上表面?zhèn)冉^緣膜時的構(gòu)造之一例的部分平面圖。圖15所示的是圖14中的布線基板的構(gòu)造之一例的部分擴大平面圖。圖16所示的是沿著圖15中的A-A線剖開的構(gòu)造之一例的部分剖面圖。圖17所示的是圖16中的C部的構(gòu)造之一例的擴大剖面圖。圖18所示的是在組裝圖2中的下部封裝時所用的布線基板上形成第二上表面?zhèn)冉^緣膜后的構(gòu)造之一例的部分剖面圖。圖19所示的是在圖2中的下部封裝上安裝的半導(dǎo)體芯片的構(gòu)造之一例的平面圖。圖20所示的是組裝圖1中的半導(dǎo)體器件的下部封裝時所用的布線基板的構(gòu)造之一例的部分平面圖。圖21所示的是圖20中的布線基板的構(gòu)造之一例的部分剖面圖。圖22所示的是組裝圖1中的半導(dǎo)體器件的下部封裝的過程中進行芯片焊接后的布線基板的構(gòu)造之一例的部分平面圖。圖23所示的是圖22中的布線基板的構(gòu)造之一例的部分剖面圖。圖M所示的是組裝圖1中的半導(dǎo)體器件的下部封裝的過程中填充底部填充材料后的布線基板的構(gòu)造之一例的部分平面圖。圖25所示的是圖M中的布線基板的構(gòu)造之一例的部分剖面圖。圖沈所示的是組裝圖1中的半導(dǎo)體器件的下部封裝的過程中進行球焊后的布線基板的構(gòu)造之一例的部分剖面圖。圖27所示的是組裝圖1中的半導(dǎo)體器件的下部封裝的過程中進行切割后的布線基板的構(gòu)造之一例的部分剖面圖。圖觀所示的是本發(fā)明的實施方式中半導(dǎo)體器件的構(gòu)造之一例的剖面圖。圖四所示的是圖28中的半導(dǎo)體器件的安裝結(jié)構(gòu)之一例的剖面圖。
6
圖30所示的是本發(fā)明的實施方式中布線基板的第一變形例的構(gòu)造的擴大部分平 面圖。圖31所示的是本發(fā)明的實施方式的半導(dǎo)體器件中下部封裝的第ニ變形例的構(gòu)造 的平面圖。圖32所示的是沿著圖31中的六-ム線剖開的構(gòu)造的剖面圖。圖33所示的是除掉圖31的下部封裝的封裝體后的構(gòu)造的平面圖。符號說明
1POP (半導(dǎo)體器件)
2下部封裝
3控制芯片(半導(dǎo)體芯片) 3a主面(表面)
3b背面
3cイ則面
3d焊墊(焊盤)
4突起電極(導(dǎo)電性材料)
5錫球(外部端子)
6底部填充材料(封裝材料)
7布線基板(下部基板) 7a上表面
7b下表面
7c, 7ca,7cb, 7cc 疊前連接盤(第ー電極)
7d第ー連接盤組(第ー電極端子
組)
7e, 7ea,7eb, 7f, 7h 反轉(zhuǎn)接點(第ニ電極)
7g、7i第ニ連接盤組(第ニ電極端子
組)
7j連接盤(球狀連接盤)
7k芯片安裝區(qū)域
7m布線層(上表面?zhèn)炔季€層)
7n布線層(上表面?zhèn)炔季€層)
7 plit孑匕
7q布線層(下表面?zhèn)炔季€層)
7r布線層(下表面?zhèn)炔季€層)
7s絕緣膜
7tl阻焊膜(上表面?zhèn)冉^緣膜)
7t2阻焊膜(上表面?zhèn)冉^緣膜)
Iu阻焊膜(下表面?zhèn)冉^緣膜)
7V內(nèi)層板材(基材)
7w表面
7 X背面
7y通孔
7z供電線
7za供電線
7zb供電線
7zc供電線(共用部分)
Izd供電線
7ze供電線(共用部分)
7aa端部(達)
7ab第一區(qū)域
7ac開口部
7ad第三連接盤組(第三電極端子
組)
7ae開口部
7af配線部
7a g開口部
7ah交疊部
7ai焊接引線
8錫球
9上部封裝
10存儲器芯片(半導(dǎo)體芯片) IOa主面
IOb背面
IOc焊墊
11電鍍層(電鍍膜)
12封裝體
13布線基板(上部基板) 13a上表面
13b下表面
13c焊接引線
13d連接盤
13e內(nèi)層板材
13f布線層
13g阻焊膜
13h通孔
14MAP基板(布線基板) 14a器件區(qū)域
14b切割區(qū)
14c交叉點部
15焊線(導(dǎo)電性材料)
16劃片刀
17芯片粘合材料
18母板(安裝基板) 18a引線
19焊線(導(dǎo)電性材料) 20封裝體
具體實施方式
在以下的實施方式中，必要時除外，原則上對于同一或者同樣部分的內(nèi)容，不進行
重復(fù)說明。在以下實施方式中，為了方便，在必要時將幾個部分或?qū)嵤┓绞椒指钸M行說明， 除了特別說明的以外，這些要素都不是彼此獨立且無關(guān)系的，而是與其它一部分或者全部的變形例、詳細內(nèi)容及補充說明等相互關(guān)聯(lián)的。在以下實施方式中提及要素數(shù)等(包括個數(shù)、數(shù)值、量、范圍等)時，除了特別說明及原理上已經(jīng)明確限定了特定的數(shù)量等除外，所述的特定數(shù)并非指固定的數(shù)量，而是可大于等于所述特定數(shù)或可小于等于所述特定數(shù)。而且，在以下實施方式中，除了特別說明及原理上已經(jīng)明確了是必要時除外，所述的構(gòu)成要素(包括要素步驟等)也并非是必須的要素。在實施形態(tài)等的敘述上，對于材料及構(gòu)成等方面，除了寫明了僅限于所述材料外， “由A構(gòu)成” “具有A” “包括A”等的表述還指主要構(gòu)成要素除了 A以外還有其他要素。如關(guān)于成分的敘述時為“以A為主要成分，還包括X”的意思。例如，提到“硅材料”時，并不是限定于純硅材料，而是還可包括如SiGe (鍺硅合金)以及其他以硅為主要成分的多元合金及其它添加物等材料。另外，除了特別說明的以外，鍍金、Cu層、鍍鎳等也非限定為純金、純銅、純鎳等材料，而是還包括以金、銅、鎳等為主要成分的材料為了說明實施方式的所有圖中，原則上對具有同一功能的構(gòu)件采用同一或類似的符號以及參考符號，并省略掉重復(fù)的說明。(實施方式)圖1所示的是本發(fā)明的實施方式中半導(dǎo)體器件的構(gòu)造之一例的剖面圖。下面首先說明本實施方式的半導(dǎo)體器件。所述半導(dǎo)體器件是在已安裝了半導(dǎo)體芯片的布線基板上，層積已安裝有半導(dǎo)體芯片的其他布線基板而成，本文將以層積多個半導(dǎo)體封裝而成的P0P(PaCkage On Package 封裝體疊層)型半導(dǎo)體器件(以下簡稱POP)為例進行說明。POP例如由安裝了存儲類的半導(dǎo)體芯片的布線基板(基材)和安裝了嵌入有控制該存儲類的半導(dǎo)體芯片的控制電路組合而成的控制類半導(dǎo)體芯片的其他布線基板(基材) 構(gòu)成。將所述多個布線基板進行層積，并經(jīng)由導(dǎo)電性材料等將上部側(cè)的布線基板和下部側(cè)的布線基板進行電連接，便可完成POP構(gòu)造的半導(dǎo)體器件。由此，將安裝在各布線基板上的半導(dǎo)體芯片進行電連接，便構(gòu)成了系統(tǒng)。而且，POP例如還可經(jīng)由設(shè)置在下部側(cè)的布線基板下表面的外部端子安裝到已安裝有外部電子設(shè)備的母板(安裝基板)等上。圖1所示的本實施方式的半導(dǎo)體器件即POPl為在安裝了控制類的半導(dǎo)體芯片即控制芯片3的下部封裝2上，層積安裝了存儲類的半導(dǎo)體芯片即存儲器芯片10的上部封裝 9而成的2段式結(jié)構(gòu)的層積型半導(dǎo)體封裝。下部封裝2的布線基板(下部基板)7和上部封裝9的布線基板(上部基板)13之間經(jīng)由上下部連接用的導(dǎo)電性材料進行電連接。在下部基板7的下表面7b上設(shè)置有成為POPl的外部端子的多個錫球5。另外，本實施方式中的上下部連接用的導(dǎo)電性材料例如為錫球8。因此，在POPl中，下部側(cè)的控制芯片3通過錫球8對上部側(cè)的存儲器芯片10進行控制的同時，還通過錫球5與外部電子設(shè)備進行電信號的發(fā)送和接收。在POPl的下部封裝2中，控制芯片3通過作為導(dǎo)電性材料的突起電極4與下部基板7電連接(倒裝芯片連接)，另一方面，上部封裝9中，存儲器芯片10通過作為導(dǎo)電性材料的焊線15與上部基板13電連接(引線連接)。另外，本實施方式中突起電極4例如由焊錫(包括無鉛焊錫)構(gòu)成。接下來對POPl中的下部封裝2進行詳細說明。圖2所示的是圖1的半導(dǎo)體器件的下部封裝的構(gòu)造之一例的平面圖，圖3所示的是沿著圖2中的A-A線剖開的構(gòu)造之一例的剖面圖，圖4所示的是圖2的下部封裝的背面?zhèn)鹊臉?gòu)造之一例的背面圖。首先說明下部封裝2的構(gòu)造。如圖2及圖3所示，下部封裝2具有形成有多層的布線層的布線基板即下部基板7、以倒裝芯片連接的方式安裝于下部基板7的上表面7a上的控制芯片3、將下部基板7和控制芯片3進行電連接的多個突起電極4、填充于控制芯片 3和下部基板7之間的同時還被配置于控制芯片3的外圍部的底部填充材料6、以及圖4所示的設(shè)于下部基板7的下表面7b上的多個錫球5等。即，下部封裝2中，形成有突起電極4的控制芯片3經(jīng)由突起電極4被倒裝在下部基板7的上表面7a上，倒裝芯片連接部由填充在控制芯片3和下部基板7之間的底部填充材料(封裝材料)6保護。也就是說，控制芯片3以面朝下的方式安裝到下部基板7的上表面7a上。另外，如圖2所示，下部封裝2的下部基板7的上表面7a的平面形狀為四邊形，且在上表面7a的外緣部排列配置有2列多個電極。這些電極為疊前連接盤(第一電極)7c， 被配置在下部基板7的控制芯片3外側(cè)的區(qū)域上。如圖1所示，疊前連接盤7c為與錫球8 連接的下部側(cè)的基板電極，所述錫球8將下部封裝2和上部封裝9進行電連接。另外，如圖2所示，對應(yīng)下部基板7的上表面7a各邊的疊前連接盤7c的集合組即第一連接盤組(第一電極端子組)7d的更靠內(nèi)的區(qū)域，即從平面上看，在上表面7a的中央部(圖7所示的芯片安裝區(qū)域7k)中，如圖3所示，倒裝芯片連接用的電極即多個反轉(zhuǎn)接點 (第二電極)7e對應(yīng)控制芯片3的主面3a的焊墊3d的排列而設(shè)，并經(jīng)由焊料突起即突起電極4與對應(yīng)于控制芯片3的各焊墊3d的各反轉(zhuǎn)接點7e電連接。因此，控制芯片3以主面3a朝向下部基板7的上表面7a的方式即面朝下的安裝方式被配置于上表面7a的中央部。POPl中，如圖3所示，對應(yīng)控制芯片3的焊墊列，反轉(zhuǎn)接點7e也被配置為內(nèi)側(cè)列的反轉(zhuǎn)接點7f和外側(cè)列的反轉(zhuǎn)接點共2列。另外，如圖2所示，在被下部基板7的上表面7a的底部填充材料6所涂布的區(qū)域的外側(cè)，從平面上看，絕緣膜(阻焊膜7s形成為環(huán)狀。如圖3所示，為使疊前連接盤7c 及反轉(zhuǎn)接點7e露出，所述絕緣膜(阻焊膜7t2) 7s以以下方式形成即從形成于下部基板7 的上表面7a上的絕緣膜(阻焊膜7tl)7s的上方(上部基板13側(cè))凸出的方式形成。絕緣膜7s (阻焊膜7t2)作為底部填充材料6的防溢出錫提，同時在除去后述的圖7所示的供電線7zc時，還具有堵塞絕緣膜(阻焊膜7tl)7s的開口部7ac的功能。因此，從平面上看，呈環(huán)狀形成的絕緣膜(阻焊膜7U)7s的內(nèi)側(cè)的區(qū)域成為配置底部填充材料6的區(qū)域。配置條件是底部填充材料6的外圍端不可越過絕緣膜(阻焊膜 7t2) 7s，但可填充到絕緣膜(阻焊膜7U)7s上。如圖4所示，下部基板7的下表面7b上，作為POPl外部端子的多個錫球5從下表面7b的端部(邊)起配置為3列。多個錫球5如圖3所示分別連接于下表面7b的連接盤 (球狀連接盤)7j，并呈格子狀配置在下表面7b中除了芯片下的中央部區(qū)域外的外圍所對應(yīng)的區(qū)域上。本實施方式中對在所有的連接盤7j上形成錫球5進行了說明，但是多個連接盤7j中的一部分可不形成錫球5，而可用作測試用的連接盤。另外，圖3中雖未畫出下部基板7的反轉(zhuǎn)接點7e及疊前連接盤7c上的電鍍層，但實際上，反轉(zhuǎn)接點7e及疊前連接盤7c各自的表面上都形成有例如金(Au)等電鍍層(電鍍膜)。接著說明下部基板7的構(gòu)造和制造方法。圖5所述的是組裝圖2的下部封裝時所用布線基板的構(gòu)造之一例的部分剖面圖， 圖6所述的是組裝圖2的下部封裝時所用布線基板的構(gòu)造之一例的部分平面圖，圖7所述的是圖6中的布線基板的構(gòu)造之一例的部分擴大平面圖，圖8所述的是沿著圖7中的A-A 線剖開的構(gòu)造之一例的剖面圖，圖9所述的是沿著圖7中的B-B線剖開的構(gòu)造之一例的部分擴大剖面圖。圖10所述的是除去圖6的布線基板的供電線后的構(gòu)造之一例的部分平面圖，圖11所述的是圖10中的布線基板的構(gòu)造之一例的部分擴大平面圖，圖12所述的是沿著圖11中的A-A線剖開的構(gòu)造之一例的剖面圖，圖13所述的是在組裝圖2中的下部封裝時所用的布線基板上形成第一上表面?zhèn)冉^緣膜后的構(gòu)造之一例的部分剖面圖，圖14所述的是在組裝圖2中的下部封裝時所用的布線基板上形成第二上表面?zhèn)冉^緣膜時的構(gòu)造之一例的部分平面圖。圖15所述的是圖14中的布線基板的構(gòu)造之一例的部分擴大平面圖， 圖16所述的是沿著圖15中的A-A線剖開的構(gòu)造之一例的剖面圖，圖17所述的是圖16的 C部的構(gòu)造之一例的擴大剖面圖，圖18所述的是在組裝圖2中的下部封裝時所用的布線基板上形成第二上表面?zhèn)冉^緣膜后的構(gòu)造之一例的部分剖面圖。先來說明下部基板7的概略構(gòu)造。如圖3所示，下部基板7為在基材即內(nèi)層板材 7v的表面7w及背面7x分別層積有多層絕緣膜7s和多個布線層的多層布線基板，本實施方式中以具有4層布線層(表面布線層、背面布線層及2層的內(nèi)層布線)的多層布線基板為例進行說明。另外，將各布線層彼此進行電絕緣的絕緣膜7s例如由內(nèi)層板材7v和絕緣膜7s構(gòu)成，其中，所述內(nèi)層板材7v即是由將玻璃纖維浸在樹脂中的預(yù)浸材構(gòu)成的基材；所述絕緣膜7s形成于內(nèi)層板材7v上且由不含有玻璃纖維的絕緣性樹脂構(gòu)成。此時，絕緣膜7s中的以露出疊前連接盤7c、反轉(zhuǎn)接點7e及球狀連接盤7j的方式形成的絕緣膜相當(dāng)于阻焊膜 (上表面?zhèn)冉^緣膜、下表面絕緣膜)7t 1、7t2和7u。另外，4層的布線層的各層布線例如由以銅(Cu)為主體的導(dǎo)電膜構(gòu)成。也就是說，內(nèi)層板材7v為樹脂材料中含有玻璃纖維的絕緣膜(預(yù)浸材)，與此相反，覆蓋多個布線層中最上層(第一層)的布線層(上表面?zhèn)炔季€層)的絕緣膜(阻焊膜 (上表面?zhèn)冉^緣膜)7tl、7t2)7s、以及比起多個布線層中最上層(第一層)的布線層和比所述最上層的布線層更靠近基材側(cè)配置的布線層(本實施方式中為第二層)之間的絕緣膜 (上表面?zhèn)冉^緣膜)7s不含有玻璃纖維，為僅由樹脂材料構(gòu)成的絕緣膜(樹脂材料)。另外， 覆蓋多個布線層中最下層(第四層)的布線層的絕緣膜(阻焊膜(下表面?zhèn)冉^緣膜)7u) 7s、 以及比起多個布線層中最下層(第四層)的布線層(下表面?zhèn)炔季€層)和比所述最下層的布線層更靠近內(nèi)層板材7v側(cè)配置的布線層(本實施方式中為第三層)之間的絕緣膜(下表面?zhèn)冉^緣膜)7s也不含有玻璃纖維，為僅由樹脂材料構(gòu)成的絕緣膜(樹脂材料)。如圖6所示，下部基板7是一種電解電鍍用的基板，其利用供電線7z并通過電解電鍍法在反轉(zhuǎn)接點7e及疊前連接盤7c上形成金(Au)等電鍍層(電鍍膜)。其中，反轉(zhuǎn)接點7e及疊前連接盤7c分別由最上層(第一層)的布線層的一部分構(gòu)成，連接盤7j由最下層(第四層)的布線層的一部分構(gòu)成。下面說明下部基板7的制造方法。首先，在內(nèi)層板材(基材)7v的表面及背面形成相當(dāng)于第二層及第三層布線層 (上表面?zhèn)炔季€層、下表面?zhèn)炔季€層)7m、7q后，再以覆蓋所述布線層7m、7q的方式形成絕緣膜(上表面?zhèn)冉^緣膜、下表面?zhèn)冉^緣膜)7s。接著，在所述絕緣膜7s上形成導(dǎo)通孔7p后，如圖5所示，在所述絕緣膜(上表面?zhèn)冉^緣膜、下表面?zhèn)冉^緣膜)7s上形成相當(dāng)于第一層和第四層布線層的布線層(上表面?zhèn)炔季€層、下表面?zhèn)炔季€層)7n、7r，其中，所述布線層7n、7r 經(jīng)由所述導(dǎo)通孔7p(形成于導(dǎo)通孔7p內(nèi)部的布線)分別與相當(dāng)于第二層及第三層布線層的布線層7m、7q電連接。此時，相當(dāng)于第二層布線層的布線層7m與相當(dāng)于第三層布線層的布線層7q經(jīng)由通孔7y (形成于通孔7y內(nèi)部的布線)電連接。接著在布線層7n、7r上形成絕緣膜(阻焊膜7tl、阻焊膜7u) 7s。本實施方式中的阻焊膜7tl，7u由不含有玻璃纖維的絕緣性樹脂(如玻璃環(huán)氧樹脂)構(gòu)成。如以膜狀形成且厚度為10 μ m。之后，通過對絕緣膜(阻焊膜7tl，7u)7s進行曝光及成像處理，以形成(準備)圖 6所示的使反轉(zhuǎn)接點7e及疊前連接盤7c按所需要的形狀露出的MAP(Mold Array Package) 基板14。本實施方式中，以MAP基板14為例對下部基板7的制造方法進行說明。如圖6所示，MAP基板14為如圖7及圖8所示的設(shè)有多個器件區(qū)域14a的多個可斷開板，本實施方式中，從平面上看為配置在行列上的形狀(圖中未示出)。也就是說，本實施方式所使用的 MAP基板14具有多個器件區(qū)域14a。而且，形成于多個器件區(qū)域Ha之間的切割區(qū)14b中設(shè)有電解電鍍用的供電線7z，形成于各器件區(qū)域14a內(nèi)的供電線(第一供電線7za、第二供電線7zb、第三供電線7zc、第四供電線7zd、第五供電線7ze) 7z與所述切割區(qū)14b的供電線 7z連接(電連接)。另外，本實施方式中，圖中僅示出了用于進行說明的2個器件區(qū)域14a，而省略了其他的器件區(qū)域14a。如上所述，本實施方式中所使用的MAP基板14中的多個器件區(qū)域1 從平面上看呈行列狀配置，但并不僅限于此，還可只配置在1列上(或者1行上)。圖6中對于供電線7z只示出了其共用的部分，而不示出共用部分以外的部分，但實際上，在MAP基板14上形成有多條連接反轉(zhuǎn)接點7e及疊前連接盤7c的各種供電線(7za、 7zb、7zc、7zd、7ze)7z。另外，圖6中省略了供電線7z以外的布線，實際上，在MAP基板14 的各器件區(qū)域14a內(nèi)還設(shè)有將各疊前連接盤7c及各反轉(zhuǎn)接點7e進行電連接(連接)的多條布線。本文通過圖7 圖9對下部基板7的詳細結(jié)構(gòu)進行說明。首先，如圖7所示，下部基板7的上表面7a的平面結(jié)構(gòu)為具有平面形狀為四邊形的上表面7a、設(shè)于上表面7a上如圖8所示的芯片安裝區(qū)域7k、形成在上表面7a上且沿著上表面7a的端部(邊)7aa設(shè)置的第一連接盤組(第一電極端子組)7d、形成在上表面7a上且從平面上看形成在比第一連接盤組7d更靠近內(nèi)側(cè)的第二連接盤組(第二電極端子組)7g、7i。另外，第二連接盤組7g、7i具有從平面上看，配置在上表面7a的中央部側(cè)的內(nèi)側(cè)列的第二連接盤組7g、以及從平面上看，配置在所述內(nèi)側(cè)列的第二連接盤組7g和第一連接盤組7d之間的外側(cè)列的第二連接盤組7i。而且，還具有分別連接于各個第一連接盤組(多個疊前連接盤7c) 7d且從所述多個疊前連接盤7c的每一個朝向上表面7a的端部 7aa延伸的多條供電線7za;分別連接于外側(cè)列第二連接盤組(多個反轉(zhuǎn)接點7e)7i且從外側(cè)列的第二連接盤組(多個反轉(zhuǎn)接點7e)7i的每一個朝向第一區(qū)域7ab延伸的多條供電線 7zb，其中，從平面上看，所述第一區(qū)域7ab位于第一連接盤組7d和第二連接盤組7i之間； 分別連接于內(nèi)側(cè)列的第二連接盤組7g且從內(nèi)側(cè)列的第二連接盤組7g的每一個朝向第二區(qū)域延伸的多條供電線7zd，其中，從平面上看，所述第二區(qū)域位于上表面7a的中央部側(cè)。還具有分別與多條供電線7zb連接的供電線(共用部分)7zc、分別與多條供電線7zd連接的供電線(共用部分)7ze、將第一區(qū)域7ab進行開口的開口部(溝槽、凹部)7ac、將第二區(qū)域進行開口的開口部(溝槽、凹部)7ae，以及，以露出第一連接盤組7d、第二連接盤組7g、7i 以及供電線(共用部分)7zc、7ze的方式、同時，以覆蓋多條供電線7za及供電線7zb的方式形成于上表面7a上的阻焊膜(上表面?zhèn)冉^緣膜)7tl。另外，位于下部基板7的上表面7a相反一側(cè)的如圖8所示的下表面7b側(cè)的構(gòu)造為具備形成于下表面7b上且分別與第一連接盤組7d及第二連接盤組7g、7i電連接的第三電極端子組即第三連接盤組7ad的多個連接盤7j ；以露出第三連接盤組7ad的多個連接盤7j的方式形成于下表面7b的絕緣膜(阻焊膜(下表面?zhèn)冉^緣膜)7u) 7s。如圖7所示，從上表面7a的平面上看，上表面7a的第一區(qū)域7ab沿著中央部的四邊形的芯片安裝區(qū)域作的邊或沿著上表面7a的端部7aa而設(shè)，且配置在芯片安裝區(qū)域作的外圍或封裝區(qū)域的外圍。如上所述，本實施方式中的下部基板7中，橫跨上表面7a外緣部上的多個列(本實施方式中為2列)設(shè)置有多個疊前連接盤7c，另一方面，中央部的芯片安裝區(qū)域作上， 對應(yīng)于控制芯片3的焊墊3d的配置列設(shè)有多個反轉(zhuǎn)接點7e。本實施方式的POPl中，為對應(yīng)多引腳化而將控制芯片3的焊墊3d的配置列如后述的圖19所示，呈鋸齒形配置(沿著半導(dǎo)體芯片的邊，交互配置外側(cè)的焊墊3d和內(nèi)側(cè)的焊墊3d)，因此，與此對應(yīng)的多個反轉(zhuǎn)接點7e的配置列也是沿著控制芯片3的外圍部(沿著下部基板7的邊(端部7aa))由內(nèi)側(cè)列和外側(cè)列呈鋸齒形交互配置。此時，因多引腳化而使反轉(zhuǎn)接點7e中相鄰電極間的間距變窄(大致相當(dāng)于布線寬度)，所以很難將與配置在外側(cè)列的反轉(zhuǎn)接點幾連接的供電線7z (供電線7zb)穿過配置于內(nèi)側(cè)列的反轉(zhuǎn)接點7f之間。因此，從平面上看，位于配置在中央部側(cè)的反轉(zhuǎn)接點7e的第二連接盤組7g、7i和配置在外緣部側(cè)的疊前連接盤7c的第一連接盤組7d之間的區(qū)域即第一區(qū)域7ab上，設(shè)有連接外側(cè)列的反轉(zhuǎn)接點的供電線7z的共用部分即供電線7zc，而與外側(cè)列的反轉(zhuǎn)接點 7h連接的供電線7zb和與內(nèi)側(cè)列的反轉(zhuǎn)接點7f連接的供電線7zd這兩者與第一區(qū)域7ab 中的供電線7z的共用部分即供電線7zc連接(供電線7zd經(jīng)由供電線7ze與供電線7zc 連接)。而且，供電線7zc穿過疊前連接盤7c間并被拉出到端部7aa的方向，最后與切割區(qū) 14b的供電線7z連接。
本實施方式的下部基板7中，通過在上表面7a中的第一連接盤組7d和第二連接盤組7g、7i之間的第一區(qū)域7ab上設(shè)置供電線7z的共用部分即供電線7zc，就可將配置在第二連接盤組7g、7i的2列上的多個反轉(zhuǎn)接點7e中，配置在外側(cè)的反轉(zhuǎn)接點幾的供電線 7zb從第二連接盤組7i迂回拉出到外側(cè)且與第一區(qū)域7ab的供電線7zc連接。由此，可將第二連接盤組7g、7i的內(nèi)側(cè)列的反轉(zhuǎn)接點7f和外側(cè)列的反轉(zhuǎn)接點分別將內(nèi)側(cè)的供電線7z拉出到內(nèi)側(cè)，將外側(cè)的供電線7z拉出到外側(cè)，由此可分別從內(nèi)側(cè)和外側(cè)拉出供電線7z。其結(jié)果，即使2列的多個反轉(zhuǎn)接點7e之間的間距狹小也可將各電極的供電線7z 進行迂回布線，以此可對應(yīng)多引腳化。由此，可實現(xiàn)POPl的多引腳化(高功能化)。另外，可將配置在第二連接盤組7g、7i的2列上的多個反轉(zhuǎn)接點7e分為內(nèi)側(cè)和外側(cè)并拉出供電線7z。換言之就是，由于無需將連接于內(nèi)側(cè)列的第二連接盤組7g的布線迂回到外側(cè)列的第二連接盤組7i中相鄰的第二連接盤(反轉(zhuǎn)接點)之間，所以可縮小相鄰的第二連接盤(反轉(zhuǎn)接點)之間的間距，因此可對應(yīng)間距的狹小化。由此，還可將第二連接盤組 7g、7i配置到內(nèi)側(cè)，從而實現(xiàn)POPl的小型化。另外，第二連接盤組7g、7i的多個反轉(zhuǎn)接點7e以內(nèi)側(cè)列和外側(cè)列共2列進行配置，且從內(nèi)側(cè)列和外側(cè)列將供電線7z的拉出方向分為內(nèi)側(cè)(供電線7zd)和外側(cè)(供電線 7zb)，因此更易于進行迂回布線。尤其是由于提高了芯片安裝區(qū)域作(中央部)中的布線迂回的自由度，所以可對應(yīng)為實現(xiàn)間距狹窄化而將焊盤進行鋸齒形配置的半導(dǎo)體芯片(控制芯片3)而配置反轉(zhuǎn)接點7e。另外，圖7所示的E部和G部上繪出了與導(dǎo)通孔7p連接的疊前連接盤7cb及反轉(zhuǎn)接點7ea。本實施方式中所使用的布線基板7中，幾乎對于所有的多個疊前連接盤7c及多個反轉(zhuǎn)接點7ea都分別設(shè)有相應(yīng)的導(dǎo)通孔7p，圖7中，僅對多個導(dǎo)通孔7p中的一部分(對應(yīng)E部和G部中的疊前連接盤7c及反轉(zhuǎn)接點7e的導(dǎo)通孔7p)進行說明，而省略了其他導(dǎo)通孔7p的說明。與所述導(dǎo)通孔7p(形成于導(dǎo)通孔7p內(nèi)的布線)連接的疊前連接盤7cb及反轉(zhuǎn)接點7ea，例如，如圖8所示，經(jīng)由布線層7m、7n、7q、7r及下表面7b側(cè)的導(dǎo)通孔7p (形成于導(dǎo)通孔7p內(nèi)的布線)與下表面7b的連接盤7j電連接。另外，即使有時無法在表層中將內(nèi)側(cè)列的反轉(zhuǎn)接點7f和外側(cè)列的反轉(zhuǎn)接點進行連接，但也可如圖8所示，經(jīng)由導(dǎo)通孔7p(形成于導(dǎo)通孔7p內(nèi)的配線)及下層(本實施方式中為第二層)的布線層7m將內(nèi)側(cè)列的反轉(zhuǎn)接點7f和外側(cè)列的反轉(zhuǎn)接點進行連接。另外，形成于1個器件區(qū)域14a中的多條供電線7zc有時還包括比其他的第一區(qū)域7ab的供電線7zc短的供電線7zc (請參照圖7的C部)。在所述區(qū)域中，通過在D部的第一區(qū)域7ab的剩余空間中配置布線，外側(cè)列的反轉(zhuǎn)接點7eb(7h)就可經(jīng)由布線部7af與圖7中的格子狀的疊前連接盤7ca (7c)直接連接，而且，經(jīng)由布線部7af與切割區(qū)14b的供電線7z連接。換言之就是，第二連接盤組7g、7i中的幾個不與供電線7zb電連接，而是包括經(jīng)由形成于布線層7η上的布線(布線部7af)與第一連接盤組7d的多個疊前連接盤7c 的幾個(疊前連接盤7ca)電連接的反轉(zhuǎn)接點7eb。BP,不連續(xù)配置供電線7zc時，就可確保在第一區(qū)域7ab上具有穿過布線部7af等布線的剩余空間，通過利用所述剩余空間，可提高迂回布線的效率。例如，如圖9所示，可通過布線部7af將反轉(zhuǎn)接點7eb和疊前連接盤7ca直接連接，而且還可通過布線部7af將疊前連接盤7ca和切割區(qū)14b的供電線7z進行連接。為所述構(gòu)造時，可通過疊前連接盤7ca 將反轉(zhuǎn)接點7eb直接與直接上部封裝9的存儲器芯片10電連接，由此可有效進行上部封裝 9的存儲器芯片10的控制信號用的布線。另外，圖7的F部所示的加了剖面線的疊前連接盤7cc為配置在與切割區(qū)14b的供電線7z連接的供電線附近的疊前連接盤7c，如前所述，配置在供電線附近的疊前連接盤 7cc也可與將供電線7z進行分割并與分割后的供電線7z直接連接。下面說明下部基板7的厚度方向的構(gòu)造。如圖8所示，下部基板7的內(nèi)部包括具有表面7w及背面7x的內(nèi)層板材(基材)7v。 內(nèi)層板材7v的表面7w側(cè)具有形成于內(nèi)層板材7v的表面7w上的布線層(上表面?zhèn)炔季€層)7m、形成于布線層7m上的絕緣膜7s、形成于布線層7m上且經(jīng)由導(dǎo)通孔7p (形成于導(dǎo)通孔7p內(nèi)的布線)與所述布線層7m電連接的布線層(上表面?zhèn)炔季€層)7η、形成于布線層 7η上的上表面?zhèn)冉^緣膜即絕緣膜(阻焊膜7tl)7s。另一方面，內(nèi)層板材 的背面7χ側(cè)具有形成于背面7χ且與布線層7m電連接的布線層(下表面?zhèn)炔季€層)7q、形成于布線層7q下方的絕緣膜(阻焊膜7u) 7s、形成于絕緣膜(阻焊膜7u)7s下方且經(jīng)由導(dǎo)通孔7p(形成于導(dǎo)通孔7p內(nèi)的布線)與布線層7q電連接的布線層(下表面?zhèn)炔季€層)7r、形成于布線層7r下方的絕緣膜(阻焊膜7u)7s。本實施方式中，內(nèi)層板材7v由含有玻璃纖維的絕緣性的第一樹脂材料即預(yù)浸材構(gòu)成，另一方面，絕緣膜(阻焊膜7tl及阻焊膜7u) 7s由不含所述玻璃纖維的絕緣性的第二樹脂材料構(gòu)成。所述第二樹脂材料例如為玻璃環(huán)氧樹脂。因此，所述第二樹脂材料的強度比所述第一樹脂材料的強度小。由于絕緣膜(阻焊膜7tl及阻焊膜7u)7s僅由樹脂構(gòu)成， 所以可對應(yīng)狹小間距的布線形成(加工)絕緣膜。另外，本實施方式雖然說明了絕緣膜7s 由不含玻璃纖維的絕緣性的樹脂構(gòu)成，但并不僅限于此，如果不是狹間距的產(chǎn)品而且不要求很高的加工精度時，如內(nèi)層板材7v也可由含有玻璃纖維的絕緣性的樹脂構(gòu)成。由此，可提高布線基板7的強度(剛性)。如圖6所示，對于上述構(gòu)造中的MAP基板14，通過供電線7z實施電解電鍍。此時， 從圖8所示的第一上表面?zhèn)冉^緣膜即絕緣膜(阻焊膜7tl) 7s露出的第一連接盤組7d及第二連接盤組7g、7i的表面上，利用電解電鍍法形成電鍍層(電鍍膜)11(請參照圖13)。此時，首先在阻焊膜7s上涂布將成為電解電鍍時的掩膜的抗蝕膜，形成抗蝕膜后再通過曝光及成像處理等除去多余的抗蝕膜。之后，以所述抗蝕膜作為掩膜，通過電解電鍍法在第二連接盤組7g、7i的反轉(zhuǎn)接點7e、第一連接盤組7d的疊前連接盤7c的表面上形成金等的電鍍層11，形成電鍍層后，再除去用作掩膜的所述抗蝕膜。之后，進行回蝕以使供電線7z分離。所述回蝕為一種通過蝕刻法除去布線的技術(shù)，本實施方式中，使用蝕刻法除去供電線7z(布線)的共用部分(供電線7z的一部分、以及第三供電線7zc及第五供電線7ze)。此時，首先在絕緣膜7s上涂布將成為回蝕時的掩膜的抗蝕膜，形成抗蝕膜后再通過曝光及成像處理等除去多余的抗蝕膜。之后，利用蝕刻法分別除去用作掩膜的上述抗蝕膜從圖7所示的切割區(qū)14b的開口部7ag露出的供電線7z、從第一區(qū)域7ab的開口部7ac露出的供電線7zc及從中央部的開口部7ae露出的供電線7ze，并在除去各供電線后，再除去用作掩膜的所述抗蝕膜。本實施方式中，圖10 圖13所示的是除去所述各供電線后的MAP基板14的構(gòu)造圖，在切割區(qū)14b的開口部7ag、第一區(qū)域7ab的開口部7ac及中央部開口部7ae中，如圖 12所示，為上層的絕緣膜7s從覆蓋第一層的布線層7η的絕緣膜(阻焊膜7tl) 7s露出的狀態(tài)。另外，在本實施方式的除去所述各供電線的工序中，如圖10所示，不除去MAP基板 14中的切割區(qū)14b的角部，即與供電線7z交叉形成的交叉點部14c。但是，作為變形例，在除去所述各供電線時，如果同時除去交叉點部14c，就可減少切割區(qū)14b中的金屬量，所以可以降低在切割工序中將封裝體進行劃片時劃片刀16的磨耗量，從而提高劃片刀16的壽命。本實施方式中對使用蝕刻法除去共用的部分(供電線等的布線)的情況進行了說明，但除去共用部分的方法并不僅限于蝕刻法，還可通過激光法等除去供電線等的共用部分，還有使用槽刨機(劃片刀16)或使用噴水器除去供電線等的共用部分的方法?；匚g結(jié)束后形成絕緣膜(阻焊膜7t2) 7s。本實施方式中是指以堵塞圖7所示的第一區(qū)域7ab的開口部7ac的內(nèi)部且露出第一連接盤組7d及第二連接盤組7g、7i的方式，如圖14至圖16所示，在絕緣膜(阻焊膜7tl)7s上形成絕緣膜(阻焊膜7t2)7s。另外，所述絕緣膜(阻焊膜7U)7s也與覆蓋最表層(第一層)的布線層7η的絕緣膜(阻焊膜7tl)7s —樣，由不含玻璃纖維的絕緣性樹脂構(gòu)成，所述樹脂例如為玻璃環(huán)氧樹脂。另外，絕緣膜(阻焊膜7s優(yōu)選由具有流動性(膏狀)的樹脂滴下而形成，但也可使用薄膜狀的絕緣膜形成阻焊膜7t2。由于所述絕緣膜(阻焊膜7U)7s由僅由樹脂形成的絕緣材料形成，所以可形成 (加工)對應(yīng)狹小間距的布線。在形成阻焊膜(上表面?zhèn)冉^緣膜)7t2時，首先在阻焊膜7tl上涂布阻焊膜(上表面?zhèn)冉^緣膜)7t2，然后再通過對阻焊膜7t2進行曝光及成像等以形成所需的形狀。本實施方式中，如圖14及圖15所示，阻焊膜7t2形成于圖16所示的芯片安裝區(qū)域作的外圍，即在第二連接盤組7g、7i外側(cè)的外圍呈環(huán)狀形成。通過使阻焊膜7t2呈環(huán)狀形成，可防止在將半導(dǎo)體芯片安裝到布線基板7上時所使用的底部填充材料(封裝材料)6 即使從芯片安裝區(qū)域作流出，也不會流到疊前連接盤7c上。因此，從平面上看，阻焊膜7t2 不呈環(huán)狀，換言之就是，即使阻焊膜7t2被分割為多個，雖然形成有所述阻焊膜7t2的位置具有防止芯片粘合材料溢出的效果，但芯片粘合材料有可能從沒形成有阻焊膜7t2的部分流出，所以優(yōu)選圖14及圖15所示的，阻焊膜7t2 —體地形成的方式。另外，如果僅考慮上述的布線基板7的防裂痕的對策，阻焊膜7t2也可無需一體形成。換言之就是，只需堵住為了除去供電線(共用部分)而在阻焊膜7tl上形成的開口部 7ac,則無需使阻焊膜7t2相互連接，其中，所述阻焊膜7t2堵塞沿著半導(dǎo)體芯片的各邊形成的開口部7ac。但是，伴隨著半導(dǎo)體器件的薄型化的要求而使布線基板7的厚度變薄，這是造成上述裂痕產(chǎn)生的原因之一。即，由于布線基板7的厚度變薄，布線基板7的強度(剛性)也因而降低。因此，為了提高布線基板7的強度(剛性)，如圖14及圖15所示，優(yōu)選使所述阻焊膜7t2 —體形成的方式。
為了使阻焊膜7t2具有防溢出錫提的功能，不僅通過阻焊膜7t2填埋圖12所示的開口部7ac，最好還使阻焊膜7tl較厚地形成。S卩，如圖16及圖17所示，使阻焊膜7t2的厚度大于阻焊膜7tl的厚度。例如，形成厚度為25 μ m左右的阻焊膜7t2。如上所述，通過使阻焊膜7t2的厚度大于阻焊膜7tl的厚度，在提高了防溢出的效果的同時，還可防止在對開口部7ac施加熱應(yīng)力時在開口部7ac產(chǎn)生裂痕。這是由于，如果只是單純地將樹脂樹脂(阻焊膜7U)填埋在開口部7ac，而在填埋處的絕緣膜的表面有時將比其周圍的絕緣膜的表面低，此時，所填埋處的絕緣膜的表面低的部分有可能再次成為裂痕的起點。如本實施發(fā)所述，通過使阻焊膜7t2的膜厚形成得比阻焊膜7tl的膜厚厚，就可阻止在阻焊膜7t2的表面出現(xiàn)裂痕的起點，從而可阻止裂痕的出現(xiàn)。另外，在開口部7ac中不被阻焊膜7t2填埋，而是露出下層的阻焊膜7tl的表面時，發(fā)生裂痕的可能性非常高。特別是由于阻焊膜7t2和阻焊膜7tl為僅由樹脂構(gòu)成的絕緣膜，所以其強度比預(yù)浸材的強度低。另外，如果這些絕緣膜(阻焊膜7tl，7U)7s中使用與內(nèi)層板材7v相同的預(yù)浸材，雖然可在一定程度上提高布線基板7的強度(剛性)，但是很難以抑制裂痕的發(fā)生。因此，作為布線基板7的防裂痕對策，雖然用阻焊膜7t2堵住開口部7ac的方法不可或缺，但優(yōu)選使所述阻焊膜7t2的高度至少比阻焊膜7tl的表面為相同高度或比阻焊膜 7tl的表面高(使其突出)。另外，如圖17所示，優(yōu)選阻焊膜7t2以在第一區(qū)域7ab的開口部7ac的外圍與阻焊膜7tl具有交疊處(交疊部7ah)的方式形成。即，優(yōu)選在形成于絕緣膜(阻焊膜7tl) 7s 的開口部7ac的外圍，具有與所述絕緣膜(阻焊膜7tl)7s重合的部分的方式形成絕緣膜 (阻焊膜7t2)7s。由此，在涂布阻焊膜7t2時，易于對開口部7ac進行阻焊膜7t2的位置校準。通過上述操作，即可完成圖14 圖18所示的，開口部7ac被阻焊膜7t2堵塞的 MAP基板14的制造工序。下面對安裝于下部基板7上的半導(dǎo)體芯片進行說明。圖19所示的是安裝在圖2的下部封裝2上的半導(dǎo)體芯片的構(gòu)造之一例的平面圖。安裝在下部封裝2上的半導(dǎo)體芯片為如圖19所示的控制芯片3，如圖1所示，其在控制嵌入上部封裝9中的存儲器芯片10的同時，與外部電子設(shè)備等進行電信號的發(fā)送和接收。圖19所示的控制芯片3具有平面形狀為四邊形的主面(表面)3a、形成于主面 3a的多個焊墊(焊盤)3d、以及位于與主面3a相反一側(cè)的背面北。本實施方式中的半導(dǎo)體器件為圖1所示的P0P1，為實現(xiàn)了多引腳化的器件。因此， 雖然在控制芯片3的主面3a上以狹窄的焊墊間距設(shè)置了多個焊墊3d，但是，為了使圖面簡單易懂，圖19中并未全部示出所有的焊墊3d，而是省略了一部分的焊墊3d。也就是說，在控制芯片3的主面3a上以鋸齒形配置有2列的多個焊墊3d。另外，控制芯片3由硅構(gòu)成，所以，其熱膨脹系數(shù)(α)與阻焊膜7tl和阻焊膜7t2 等的樹脂不同。下部封裝2中控制芯片3以倒裝芯片連接的方式與下部基板7電連接。
下面對本實施方式中嵌入了半導(dǎo)體器件(POPl)的上部封裝9進行說明。如圖1所示，上部封裝9具有具有上表面13a和位于所述上表面13a相反一側(cè)的下表面13b的上部基板13 ；經(jīng)由芯片粘合材料(粘合劑、封裝材料)17安裝于上部基板 13的上表面13a的中央部(芯片安裝區(qū)域)的半導(dǎo)體芯片即存儲器芯片10 ；將存儲器芯片 10的焊墊IOc和上部基板13的焊接引線13c電連接的導(dǎo)電性材料即多條焊線15(例如金線)；以及經(jīng)樹脂將存儲器芯片10和多條焊線15進行封裝的封裝體12。S卩，上部封裝9中，存儲器芯片10以背面IOb朝向上部基板13的上表面13a的面朝上的方式安裝到上部基板13上，而且，存儲器芯片10通過引線連接與上部基板13電連接。下面對嵌入了 POPl的上部封裝9的上部基板13進行說明。如圖1所示，上部基板13具有平面形狀為四邊形的上表面13a ；形成于上表面 13a上的多條焊接引線13c ；位于上表面13a的相反一側(cè)的下表面13b ；形成于下表面1 上的多個連接盤13d。另外，內(nèi)部還具有內(nèi)層板材13e，且在內(nèi)部的表面和背面形成有布線層 13f，而且，在所述表面和背面兩側(cè)上還分別形成有覆蓋布線層13f的絕緣膜即阻焊膜13g。另外，表面?zhèn)鹊牟季€層13f的布線和背面?zhèn)鹊牟季€層13f的布線經(jīng)由通孔13h電連接。表面?zhèn)鹊牟季€層13f的一部分即多條焊接引線13c，對應(yīng)安裝在上部基板13上的存儲器芯片10的焊墊IOc而配置。另一方面，由于背面?zhèn)鹊牟季€層13f的一部分即多個連接盤13d經(jīng)由錫球8分別與下部封裝2的下部基板7的上表面7a的多個疊前連接盤7c電連接，所以配置在對應(yīng)下部基板7的上表面7a的疊前連接盤7c的位置上。下面對安裝在上部基板13上的半導(dǎo)體芯片即存儲器芯片10進行說明。如圖1所示，存儲器芯片10受嵌入在下部封裝2中的控制芯片3控制，且具有平面形狀為四邊形的主面IOa ；形成于主面IOa上的多個焊墊IOc ；以及位于主面IOa相反一側(cè)的背面10b。另外，由于存儲器芯片10與控制芯片3—樣，由硅構(gòu)成，因此熱膨脹系數(shù)(α)與阻焊膜13g等的樹脂不同。另外，上部封裝9中，存儲器芯片10以面朝上的方式安裝于上部基板13上，并經(jīng)引線連接與上部基板13電連接。下面說明本實施方式中的半導(dǎo)體器件(POPl)的組裝方法。圖20所示的是組裝圖1的半導(dǎo)體器件的下部封裝時所用布線基板的構(gòu)造之一例的部分平面圖，圖21所示的是圖20中的布線基板的構(gòu)造之一例的部分剖面圖，圖22所示的是組裝圖1的半導(dǎo)體器件的下部封裝的過程中芯片焊接后的布線基板的構(gòu)造之一例的部分平面圖、圖23所示的是圖22中的布線基板的構(gòu)造之一例的部分剖面圖。圖M所示的是組裝圖1的半導(dǎo)體器件的下部封裝過程中填充底部填充材料后的布線基板的構(gòu)造之一例的部分平面圖，圖25所示的是圖M中的布線基板的構(gòu)造之一例的部分剖面圖。圖沈所示的是組裝圖1的半導(dǎo)體器件的下部封裝過程中進行球焊后的布線基板的構(gòu)造之一例的部分剖面圖，圖27所示的是組裝圖1半導(dǎo)體器件的下部封裝過程中進行切割后的布線基板的構(gòu)造之一例的部分剖面圖，圖觀所示的是本發(fā)明的實施方式中的半導(dǎo)體器件的構(gòu)造之一例的剖面圖，圖四所示的是圖觀中的半導(dǎo)體器件的安裝結(jié)構(gòu)之一例的剖面圖。首先，準備如圖20及圖21所示的MAP基板14。如圖16所示，所述MAP基板14為呈矩陣狀配置有多個器件區(qū)域14a的多個可斷開板，但本實施方式中，為了便于說明，圖中僅示出了用于進行說明的2個器件區(qū)域14a，而省略了其他的器件區(qū)域14a。另外，組裝本實施方式中的半導(dǎo)體器件時所用的MAP基板14的剖面圖(圖21、圖 23、圖25 圖27)中，省略了基板的剖面結(jié)構(gòu)，其詳細構(gòu)造如圖16所示。圖20及圖21所示的MAP基板14中，已除去了切割區(qū)14b中的如圖7所示的供電線7z (共用部分)和中央部(芯片安裝區(qū)域7k)的供電線7ze (共用部分)，而且，在上表面 7a的芯片安裝區(qū)域作的外圍呈環(huán)狀及凸狀形成有阻焊膜7t2。而且，在疊前連接盤7c和反轉(zhuǎn)接點7e各自的表面上還形成有圖18所示的電鍍層 11(例如鍍金層)。另外，圖20中，為如圖7所示間斷地除去供電線7ze后的結(jié)構(gòu)，但實際上，各條邊中被除去的部分也可相互連接。之后，如圖22及圖23所示，進行芯片焊接。首先，將控制芯片3安裝到MAP基板(布線基板)14中如圖7所示的芯片安裝區(qū)域7k。其中，所述控制芯片3如圖19所示，具有平面形狀為四邊形的主面3a;形成于主面 3a上的多個焊墊3d ；以及位于主面3a的相反一側(cè)的背面北。此時，將事先在多個焊墊3d上分別形成了導(dǎo)電部件即突起電極4 (例如焊料突起) 的控制芯片控制芯片3，通過搬送夾具等將其吸附提起并進行搬送后，再經(jīng)由突起電極4將其配置在MAP基板14上如圖16所示的器件區(qū)域14a的所述芯片安裝區(qū)域汴上。即，以控制芯片3的主面3a朝向MAP基板14的上表面7a的方式進行配置(控制芯片3的背面北朝向上方)。此時，使各個反轉(zhuǎn)接點7e的位置與與其對應(yīng)的突起電極4進行對準，并經(jīng)由這些突起電極4配置控制芯片3。此時，MAP基板14配置在具有加熱構(gòu)件的加熱臺(圖中未示出)上，且在MAP基板14被施加熱的狀態(tài)下，將控制芯片3分別安裝到 MAP基板14中的多個器件區(qū)域14a上。由此，形成于器件區(qū)域14a且與反轉(zhuǎn)接點7e接觸的突起電極4熔化，由此進行突起電極14與反轉(zhuǎn)接點7e之間的接合。本實施方式中，施加了 220°C左右或更高的溫度。之后，進行底部填充材料(樹脂)6的填充。本實施方式中是將具有流動性(膏狀)的封裝材料即底部填充材料(芯片粘合材料、粘合劑)6供給到控制芯片3和MAP基板 14之間。具體是在保持將控制芯片3配置到MAP基板14時的加熱狀態(tài)下，供給底部填充材料6。本實施方式中，在通過封裝材料(底部填充材料6)將突起電極4和反轉(zhuǎn)接點7e的接合部進行封裝之前，如果所加熱的MAP基板14的溫度降低，有可能出現(xiàn)接合部斷裂。因此， 本實施方式中，為了盡量保持MAP基板14的溫度，所以即使在供給封裝材料的工序中，也對 MAP基板14進行加熱。另外，圖中未示出的封裝材料的供給方法是沿著控制芯片3的2個邊，從噴嘴向控制芯片3的側(cè)邊(二滴下底部填充材料6進行填充。因此，如圖M所示，從這 2個邊側(cè)被擠出的底部填充材料6的擠出量比另外2個邊中擠出的底部填充材料6的擠出量大。但是，并不僅限于對控制芯片3的2個邊滴下底部填充材料6，也可只對其中的1 個邊進行滴下。另外，如圖25所示，控制芯片3的側(cè)面3c的一部分為被底部填充材料6所覆蓋的狀態(tài)。
本實施方式中的POPl的組裝過程中，如圖M及圖25所示，由于阻焊膜7t2呈環(huán)狀地形成在MAP基板14的上表面7a中如圖16所示的芯片安裝區(qū)域作的外圍，所以在供給底部填充材料6時阻焊膜7t2成為錫提，所以可防止底部填充材料6溢到疊前連接盤7c上。但是，也可為底部填充材料6溢到阻焊膜7t2上的狀態(tài)，只要不溢到疊前連接盤7c 上即可。另外，通過在控制芯片3和MAP基板14之間填充底部填充材料6，形成于阻焊膜 7tl的中央部(芯片安裝區(qū)域7k)上的開口部7ae內(nèi)也將被底部填充材料6填充。因此，可抑制在布線基板7出現(xiàn)以所述開口部7ae為起點的裂痕。在完成接合部的封裝后，如圖沈所示進行球焊。本實施方式中是指在MAP基板14 的下表面7b中圖16所示的第三電極端子組即第三連接盤組7ad上分別形成外部端子即多個錫球5。具體地說就是，在各個第三連接盤組7ad的多個連接盤7j上分別配置球狀的導(dǎo)電性材料，通過對所述導(dǎo)電性材料及MAP基板14進行加熱，可使導(dǎo)電性材料熔化，從而在形成于器件區(qū)域Ha上的連接盤7j上形成錫球5。在所述球焊工序中，例如施加了 240 245°C左右的溫度(以下稱為“回流焊”)。 另外，在對布線基板7進行加熱時，特別容易發(fā)生前述的布線基板7上的裂痕。具體說就是， 對布線基板7進行加熱時，因熱的影響而使布線基板7膨脹。之后，如果布線基板7的溫度降低，則布線基板7將進行收縮。此時，如果布線基板7上固定(安裝)有與布線基板7的熱膨脹系數(shù)不同的部件，因所述部件的膨脹系數(shù)的差異，而使應(yīng)力集中在布線基板7上。接下來在布線基板7上形成開口部7ac、7ae時，所述開口部7ac、7ae將成為裂痕的起點。但在本實施方式中，由于開口部7ac、7ae被封裝材料(本實施方式中為底部填充材料6)或阻焊膜7t2堵塞，所以不容易出現(xiàn)以開口部7ac、7ae為裂痕起點的情況。結(jié)果，即使在球焊工序中的回流焊時，也可抑制裂痕的出現(xiàn)，從而可提高半導(dǎo)體器件(POPl)的可靠性。在完成球焊后，進行如圖27所示的切割工序。即，通過使切割用的劃片刀16在圖 26所示的切割區(qū)14b上劃動，即可切斷MAP基板14，由此而形成多個封裝。即，通過使用所述劃片刀16將MAP基板14進行切斷的工序，即可完成下部封裝2 的組裝。之后，如圖觀所示，進行下部封裝2和上部封裝9的接合(預(yù)疊)便可完成POPl 的組裝。本實施方式中為將事先組裝好的上部封裝9層積于下部封裝2上。此時，通過導(dǎo)電性材料如錫球8將下部封裝2的下部基板7的疊前連接盤7c和上部封裝9的上部基板13的連接盤13d電連接。本實施方式中為通過回流焊將錫球8熔化后，再經(jīng)由所述錫球8將疊前連接盤7c和連接盤13d電連接。即使在所述下部封裝2上經(jīng)由錫球8層積上部封裝9的預(yù)疊工序中，也要施加如 240 245°C左右的溫度。此時，如果阻焊膜7tl的開口部7ac、7ae為無堵塞的開口狀態(tài)， 熱應(yīng)力施加在所述開口部7ac、7ae時，容易出現(xiàn)以開口部7ac、7ae為起點的裂痕的問題。但是，本實施方式中，開口部7ac、7ae被封裝材料(本實施方式中為底部填充材料 6)或阻焊膜7t2堵塞，所以不容易出現(xiàn)開口部7ac、7ae成為裂痕的起點的情況。結(jié)果，即使在所述預(yù)疊工序中的回流焊時也可抑制裂痕出現(xiàn)，由此可提高半導(dǎo)體器件(POPl)的可靠性。下面說明本實施方式中的POPl的安裝結(jié)構(gòu)。如圖四所示，將組裝后的POPl經(jīng)由外部端子即錫球5安裝到母板(安裝基板)18 上。此時，通過回流焊使錫球5熔化，并經(jīng)由所述錫球5將連接盤7j和引線18a電連接后， 將POPl安裝到母板18上。即使在所述POPl的安裝工序中，也施加例如MO 245°C左右的溫度。如果此時阻焊膜7tl的開口部7ac、7ae為無堵塞的開口狀態(tài)，在熱應(yīng)力施加到所述開口部7ac、7ae 時，容易出現(xiàn)以開口部7ac、7ae為起點的裂痕。但是，本實施方式中，由于開口部7ac、7ae 內(nèi)被封裝材料(本實施方式中為底部填充材料6)或阻焊膜7t2堵塞，所以開口部7ac、7ae 中不易成為裂痕的起點。結(jié)果，即使在POPl的所述安裝工序中的回流焊時也可抑制裂痕出現(xiàn)，由此可提高半導(dǎo)體器件(P0P1)的可靠性。下面說明本實施方式的變形例。所述實施方式中已經(jīng)說明了反轉(zhuǎn)接點7e橫跨多個列而形成，如圖30的第一變形例所示，但本實施方式也適用于反轉(zhuǎn)接點7e以1列形成的布線基板，如布線基板7。下面說明其理由。首先，多個反轉(zhuǎn)接點7e如圖30所示以1列形成(配置)時，從平面上看，與這些反轉(zhuǎn)接點7e連接的供電線的共用部分被設(shè)置在布線基板7的上表面中比所述反轉(zhuǎn)接點 7e更靠近布線基板7的上表面上的中央部側(cè)。如果將供電線的共用部分設(shè)置到布線基板7 的上表面中的中央部上，就可使在之后的安裝半導(dǎo)體芯片的工序中所使用的芯片粘合材料 (粘合劑)或者封裝材料(底部填充材料)來填充為了除去供電線的共用部分而在阻焊膜 7tl上形成的開口部。但是，隨著半導(dǎo)體器件的小型化，所使用的布線基板7及半導(dǎo)體芯片的外形尺寸都在趨于小型化。因此，將難于在布線基板7上表面的中央部配置與反轉(zhuǎn)接點7e連接的所有的導(dǎo)通孔7p。因此，必須將供電線7z分別從反轉(zhuǎn)接點列的內(nèi)側(cè)區(qū)域和外側(cè)區(qū)域(第一區(qū)域7ab)拉出，結(jié)果可在芯片安裝區(qū)域作外的外側(cè)區(qū)域(第一區(qū)域7ab)形成開口部7ac?；谝陨侠碛桑词箤⒎崔D(zhuǎn)接點7e配置為1列，且從反轉(zhuǎn)接點列的內(nèi)側(cè)區(qū)域和外側(cè)區(qū)域(第一區(qū)域7ab)分別拉出供電線7z時，為了提高半導(dǎo)體器件的可靠性，如本實施方式所述，必須事先使阻焊膜7t2堵塞形成于外側(cè)區(qū)域的開口部。圖31所示的是本發(fā)明的實施方式的半導(dǎo)體器件中下部封裝的第二變形例的構(gòu)造的平面圖，圖32所示的是沿著圖31中的A-A線剖開的構(gòu)造的剖面圖，圖33所示的是除掉圖31的下部封裝的封裝體后的構(gòu)造的平面圖。圖31 圖33所示的是POPl中下部封裝2采用了引線鍵合的構(gòu)造圖。S卩，控制芯片3的焊墊3d和下部基板7的焊接引線7ai由導(dǎo)電性材料即焊線19而電連接，而且，所述多條焊線19和安裝于下部基板7上的控制芯片3被由樹脂材料構(gòu)成的封裝體20進行樹脂封裝。由于控制芯片3是經(jīng)引線進行連接的，所以為主面3a朝向上方以面朝上的安裝方式安裝在下部基板7上，而且經(jīng)由芯片粘合材料17接合到下部基板7上。另外，本第二變形例中的焊接引線7ai的表面上，經(jīng)由供電線而形成金(Au)等的電鍍膜。因此，在將控制芯片3安裝到下部基板7上時，使控制芯片3的背面北朝向下部基板7的上表面7a，且以具有流動性(膏狀)的芯片粘合材料17 (粘合劑)將控制芯片3安裝到下部基板7的芯片安裝區(qū)域上。另外，如圖31及圖32所示，第二變形例的下部封裝2的上表面7a上，阻焊膜7t2 呈環(huán)狀形成。如圖32所示，阻焊膜7t2形成在阻焊膜7tl上以堵塞形成在阻焊膜7tl上的開口部7ac，而且，如圖33所示，阻焊膜7t2以環(huán)狀形成在焊接引線7ai的外圍。本實施方式中，本第二變形例也與所述實施方式一樣，優(yōu)選阻焊膜7t2以環(huán)狀一體地形成的理由是 本第二變形例中，將半導(dǎo)體芯片安裝到布線基板時所用的芯片粘合材料17與前述的實施方式中所用的封裝材料一樣，都具有流動性。因此，為了防止芯片粘合材料17流向疊前連接盤7c，與前述的實施方式一樣，優(yōu)選阻焊膜7t2以環(huán)狀一體地形成。另外，如上所述，本第二變形例中具有封裝體20。所述封裝體20形成于環(huán)狀的阻焊膜7t2的內(nèi)側(cè)的區(qū)域?？紤]到下部封裝2的翹曲，優(yōu)選封裝體20由與阻焊膜7tl和阻焊膜7t2的材料的熱膨脹系數(shù)(α)相近的同類材料(環(huán)氧樹脂)構(gòu)成。而且，如果封裝體20 的樹脂量用量過多，將引起封裝的翹曲，所以，優(yōu)選樹脂使用量少的封裝體。為減少第二變形例的下部封裝2中的封裝體20的樹脂量，如圖32所示，將封裝體20的外圍端設(shè)于焊接引線7ai的近接外側(cè)，并以所述區(qū)域(環(huán)狀的阻焊膜7t2內(nèi)側(cè)的區(qū)域)作為封裝區(qū)域。換言之就是，以露出開口部7ac的方式形成封裝體20，其中，所述開口部7ac是為了除去與焊接引線7ai連接的供電線而形成的。如上所述，即使在經(jīng)引線連接而連接有半導(dǎo)體芯片的下部封裝2中，如果阻焊膜 7tl的開口部7ac無樹脂堵塞時，開口部7ac就有可能成為裂痕的起點，所以優(yōu)選如圖31 圖33所示的，在第二變形例的下部封裝2中，以阻焊膜7t2堵塞開口部7ac的方式。由此， 可抑制開口部7ac成為裂痕的起點，所以，可用作POPl的下部側(cè)的封裝。因此，即使在嵌入了圖31 圖33所示的第二變形例的下部封裝2的POPl中，也可獲得與圖1中的POPl同樣的效果。以上按照實施方式具體地說明了本案發(fā)明人所作的發(fā)明，但是本發(fā)明并不受到所述實施方式的限定，在不超出其要旨的范圍下能夠進行種種變更，在此無需贅言。例如，所述實施方式中，說明了供電線(共用部分)形成于配置在POP型半導(dǎo)體器件的布線基板(下部基板)7的上表面7a側(cè)的布線層7η的情況，但是，供電線(共用部分) 也可形成于配置在布線基板7下表面(安裝面)7b側(cè)的布線層7r上。此時，如上所述，為了提高布線基板的強度(剛性)，優(yōu)選所述實施方式中所說明的，不將堵塞開口部的絕緣膜 (阻焊膜)進行分割而是一體形成。但是，從平面上看，形成于布線基板7下表面7b的多個連接盤7j為無間隙地配置在行列上，即為所謂的全排列結(jié)構(gòu)時，由于難于在相鄰的連接盤間配置供電線(共用部分)，所以，關(guān)于上述的全排列結(jié)構(gòu)，如上所述，優(yōu)選在布線基板7的上表面?zhèn)仁孪刃纬晒╇娋€(共用部分)的結(jié)構(gòu)。另外，在所述實施方式中，已對將半導(dǎo)體芯片分別安裝到MAP基板的多個器件區(qū)域的各個安裝工序中，先將半導(dǎo)體芯片配置到芯片安裝區(qū)域作后，再在半導(dǎo)體芯片和布線基板的上表面之間供給封裝材料的工序進行了說明，但并不僅限于此，也可為如下的方法 事先將封裝材料(底部填充材料6)配置到芯片安裝區(qū)域作后，以半導(dǎo)體芯片的主面朝向布線基板的上表面的方式，在對布線基板加熱的狀態(tài)下將半導(dǎo)體芯片配置到芯片安裝區(qū)域作上，而且，通過對半導(dǎo)體芯片的背面施加負載，使所述封裝材料向涂布了所述封裝材料的部分的外圍擴散，同時將突起電極4和反轉(zhuǎn)接點7e進行電連接，并以所述的擴散的封裝材料對突起電極4和反轉(zhuǎn)接點7e的接合部進行封裝。另外，所述變形例中對以下方法進行了說明即，使阻焊膜7t2堵塞形成于覆蓋最上層(第一層)布線層7η的阻焊膜7tl上的開口部中的形成于反轉(zhuǎn)接點列的內(nèi)側(cè)區(qū)域的開口部，并以在之后的安裝半導(dǎo)體芯片的工序中所用的芯片粘合材料(粘合劑)或封裝材料(底部填充材料)進行堵塞的方法。但是，如果安裝在布線基板上的半導(dǎo)體芯片的外形尺寸比形成于被反轉(zhuǎn)接點列的內(nèi)側(cè)區(qū)域的開口部圍住的區(qū)域的面積(尺寸)小時，也可通過將所述半導(dǎo)體芯片進行封裝的封裝體20來堵塞形成于反轉(zhuǎn)接點列的內(nèi)側(cè)區(qū)域的開口部。產(chǎn)業(yè)上的可利性本發(fā)明可應(yīng)用于在已安裝有半導(dǎo)體芯片的基板上再層積其他基板而成的電子設(shè)備。
權(quán)利要求
1. 一種半導(dǎo)體器件的制造方法，其特征在于，包括以下工序工序(a)，準備布線基板，所述布線基板具有平面形狀為四邊形的上表面；設(shè)置在所述上表面上的芯片安裝區(qū)域；第一電極端子組，其形成在所述上表面，且沿著所述上表面的端部而形成；第二電極端子組，其形成在所述上表面，且俯視觀察時比所述第一電極端子組更靠內(nèi)側(cè)地形成；多條第一供電線，與所述第一電極端子組中的多個第一電極分別連接，且從所述多個第一電極分別朝向所述上表面的所述端部延伸；多條第二供電線，與所述第二電極端子組中的多個第二電極分別連接，且俯視觀察時從所述多個第二電極分別朝向位于所述第一電極端子組和所述第二電極端子組之間的第一區(qū)域延伸；第一上表面?zhèn)冉^緣膜， 其具有在所述第一區(qū)域開口的開口部，且以露出所述第一電極端子組及所述第二電極端子組以及以覆蓋所述多條第一供電線和所述第二供電線的方式形成在所述上表面上；第二上表面?zhèn)冉^緣膜，其以堵塞所述開口部的內(nèi)部且以露出所述第一電極端子組及所述第二電極端子組的方式形成在所述第一上表面?zhèn)冉^緣膜上；位于所述上表面相反一側(cè)的下表面；第三電極端子組，其形成在所述下表面且分別與所述第一電極端子組及所述第二電極端子組電連接；以及第一下表面?zhèn)冉^緣膜，其以露出所述第三電極端子組的方式形成在所述下表工序(b)，將半導(dǎo)體芯片安裝于所述布線基板的所述芯片安裝區(qū)域，所述半導(dǎo)體芯片具有平面形狀為四邊形的表面、形成在所述表面上的多個焊盤、以及位于所述表面相反一側(cè)的背面；工序(c)，經(jīng)由多個導(dǎo)電性部件將所述半導(dǎo)體芯片的所述多個焊盤與所述布線基板的所述多個第二電極分別進行電連接；工序(d)，在所述布線基板的所述第三電極端子組分別形成多個外部端子； 其中，在所述多個第一電極端子組及所述多個第二電極端子組的表面采用電解電鍍法而形成有電鍍層，在俯視觀察時，所述第一區(qū)域沿著所述半導(dǎo)體芯片的邊設(shè)置， 在俯視觀察時，所述第一區(qū)域配置在所述半導(dǎo)體芯片的外圍， 在俯視觀察時，所述第二上表面?zhèn)冉^緣膜呈環(huán)狀形成于所述半導(dǎo)體芯片外圍。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于， 所述布線基板通過以下的工序(al)-(a4)制造而成；工序(al)，準備所述布線基板，所述布線基板具有所述上表面；所述芯片安裝區(qū)域； 所述第一電極端子組；所述第二電極端子組；所述多條第一供電線；所述多條第二供電線； 形成在所述上表面上且分別與所述多條第二供電線連接的第三供電線；所述第一上表面?zhèn)冉^緣膜；所述下表面；所述第三電極端子組；以及所述第一下表面?zhèn)冉^緣膜；其中，所述第一上表面?zhèn)冉^緣膜具有所述開口部，且以露出所述第一電極端子組、所述第二電極端子組及所述第三供電線的方式并且以覆蓋所述多條第一供電線、所述多條第二供電線的方式形成在所述上表面上；工序(a2)，在所述工序(al)之后，采用電解電鍍法在從所述第一上表面?zhèn)冉^緣膜露出的所述第一電極端子組及所述第二電極端子組的表面形成所述電鍍層；工序(a3)，在所述工序(a2)之后，除去從所述開口部露出的所述第三供電線； 工序(a4)，即在所述工序(M)之后，以堵塞所述開口部的內(nèi)部的方式且以使所述第一電極端子組及所述第二電極端子組露出的方式，在所述第一上表面?zhèn)冉^緣膜上形成所述第二上表面?zhèn)冉^緣膜。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，所述布線基板包括具有表面及背面的基材；形成在所述基材的所述表面上的第一上表面?zhèn)炔季€層；形成在所述第一上表面?zhèn)炔季€層上的第三上表面?zhèn)冉^緣膜；形成在所述第一上表面?zhèn)冉^緣膜上且與所述第一上表面?zhèn)炔季€層電連接的第二上表面?zhèn)炔季€層；形成在所述第二上表面?zhèn)炔季€層上的所述第一上表面?zhèn)冉^緣膜；形成在所述基材的所述背面且與所述第一上表面?zhèn)炔季€層電連接的第一下表面?zhèn)炔季€層；形成在所述第一下表面?zhèn)炔季€層上的第二下表面?zhèn)冉^緣膜；形成在所述第一下表面?zhèn)冉^緣膜上且與所述第一下表面?zhèn)炔季€層電連接的第二下表面?zhèn)炔季€層；以及形成在所述第二下表面?zhèn)炔季€層上的所述第一下表面?zhèn)冉^緣膜；其中，所述基材由含有玻璃纖維的第一樹脂材料構(gòu)成，所述第一上表面?zhèn)冉^緣膜及所述第一下表面?zhèn)冉^緣膜由不含所述玻璃纖維的第二樹脂材料構(gòu)成。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，所述第二上表面?zhèn)冉^緣膜的厚度形成為大于所述第一上表面?zhèn)冉^緣膜的厚度。
5.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件的制造方法，其特征在于，所述第二電極端子組具有所述第二電極，該第二電極不與所述第二供電線電連接而經(jīng)由所述第二上表面?zhèn)炔季€層的布線與所述第一電極端子組的所述多個第一電極的任一個電連接。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，所述第二電極端子組的所述多個第二電極被配置為內(nèi)側(cè)列和外側(cè)列的兩列，所述內(nèi)側(cè)列的所述多個第二電極與第四供電線電連接，其中，所述第四供電線朝向比所述內(nèi)側(cè)列更靠內(nèi)側(cè)的方向延伸。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件的制造方法，其特征在于，所述第二電極端子組的所述多個第二電極沿著所述半導(dǎo)體芯片的外圍部以交錯排列而設(shè)置。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，所述第二上表面?zhèn)冉^緣膜在所述第一區(qū)域的所述開口部外圍具有與所述第一上表面?zhèn)冉^緣膜重合的部位。
全文摘要
本發(fā)明公開了一種半導(dǎo)體器件的制造方法，目的是提高半導(dǎo)體器件的可靠性。在下部封裝(2)上層積了上部封裝(9)的POP(1)中，通過用阻焊膜(7t2)來堵塞位于配置在下部封裝(2)的布線基板(7)上表面(7a)的外緣部上的第一連接盤組和配置在中央部的第二連接盤組之間的第一區(qū)域中的阻焊膜(7t1)的開口部(7ac)，就可使開口部(7ac)難于成為裂痕的起點，由此可以抑制裂痕的出現(xiàn)，從而提高POP(1)的可靠性。
文檔編號H01L21/48GK102446779SQ20111020837
公開日2012年5月9日 申請日期2011年7月21日 優(yōu)先權(quán)日2010年9月30日
發(fā)明者田沼祐輔, 石川智和 申請人:瑞薩電子株式會社