專利名稱：半導(dǎo)體承載件暨封裝件及其制法的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于ー種承載件暨封裝件及其制法，尤指ー種半導(dǎo)體承載件暨封裝件及其制法。
背景技術(shù)：
四方平面無導(dǎo)腳(Quad Flat No Lead,簡稱QFN)半導(dǎo)體封裝件為一種使芯片座和接腳底面外露于封裝層底部表面的封裝單元，一般是采用表面粘著技術(shù)(surface mounttechnology，簡稱SMT)將四方平面無導(dǎo)腳半導(dǎo)體封裝件接置于印刷電路板上，借此以形成一具有特定功能的電路模塊。請參閱圖1，美國專利第6635957號(hào)、第6872661號(hào)、第7009286號(hào)、第7081403號(hào)、 與第7371610號(hào)等先前技術(shù)掲示一種現(xiàn)有的四方平面無導(dǎo)腳半導(dǎo)體封裝件的剖視圖，其先于承載板10中形成多個(gè)固定孔徑的通孔100，并以電鍍方式于各該通孔100中形成電性接點(diǎn)U，其中，各該電性接點(diǎn)11是由多次電鍍不同金屬層所疊接形成，之后再將半導(dǎo)體芯片12接置于該承載板10上，并進(jìn)行打線制程，以將該半導(dǎo)體芯片12電性連接至各該電性接點(diǎn)11，最后，以封裝層13包覆該半導(dǎo)體芯片12、電性接點(diǎn)11與承載板10。現(xiàn)有的四方平面無導(dǎo)腳半導(dǎo)體封裝件具有制作簡單、及電鍍方式形成的電性接點(diǎn)較小的優(yōu)點(diǎn)；然而，由于容置該電性接點(diǎn)的通孔為固定孔徑，所以該電性接點(diǎn)容易從該通孔中脫落；此外，由于部分電性接點(diǎn)距離半導(dǎo)體芯片較遠(yuǎn)，故其打線須耗費(fèi)較長的金屬線材(例如金線)，而造成整體成本的上升。因此，如何避免上述現(xiàn)有技術(shù)中的種種問題，以使四方平面無導(dǎo)腳半導(dǎo)體封裝件的電性接點(diǎn)不易脫落，并減低打線所需的材料成本，實(shí)已成為目前亟欲解決的課題。

發(fā)明內(nèi)容
有鑒于上述現(xiàn)有技術(shù)的缺失，本發(fā)明的主要目的在于提供一種半導(dǎo)體承載件暨封裝件及其制法，能有效避免電性接點(diǎn)脫落、并縮減導(dǎo)電組件的長度。提供一種半導(dǎo)體承載件，其包括第一封裝層，具有多個(gè)貫穿的頂寬底窄的錐形孔；電性接點(diǎn)，其形成于各該錐形孔中而呈錐形；以及多路線路，其形成于該第一封裝層的頂面上，各該線路的一端連接各該電性接點(diǎn)，各該線路的另一端形成有焊指墊，該等焊指墊以圍繞方式配置，以于該第一封裝層的頂面上定義出ー置晶區(qū)。本發(fā)明提供一種半導(dǎo)體封裝件，其包括具有多個(gè)貫穿的頂寬底窄的錐形孔的第一封裝層；形成于各該錐形孔中而呈錐形的電性接點(diǎn)；形成于該第一封裝層的頂面上的多路線路，各該線路的一端連接各該電性接點(diǎn)，各該線路的另一端形成有焊指墊，該等焊指墊以圍繞方式配置，以于該第一封裝層的頂面上定義出一置晶區(qū)；設(shè)置于該置晶區(qū)中的該第一封裝層的頂面上的半導(dǎo)體芯片；將該半導(dǎo)體芯片電性連接至各該焊指墊的多個(gè)導(dǎo)電組件；以及覆蓋該半導(dǎo)體芯片、導(dǎo)電組件、線路與第一封裝層的第二封裝層。本發(fā)明還提供一種半導(dǎo)體承載件的制法，其包括于ー承載板上形成第一封裝層；于該第一封裝層中形成多個(gè)頂寬底窄的錐形孔，以外露該承載板；以及于各該錐形孔中形成錐形的電性接點(diǎn)，并于該第一封裝層上形成多路線路，各該線路的一端連接各該電性接點(diǎn)，各該線路的另一端形成有焊指墊，該等焊指墊以圍繞方式配置，以于該第一封裝層上定
義出ー置晶區(qū)。本發(fā)明還提供一種半導(dǎo)體封裝件的制法，其包括于ー承載板上形成第一封裝層；于該第一封裝層中形成多個(gè)頂寬底窄的錐形孔，以外露該承載板；于各該錐形孔中形成錐形的電性接點(diǎn)，并于該第一封裝層上形成多路線路，各該線路的一端連接各該電性接點(diǎn)，各該線路的另一端形成有焊指墊，該等焊指墊以圍繞方式配置，以于該第一封裝層上定義出一置晶區(qū)；于該置晶區(qū)中的該第一封裝層上接置半導(dǎo)體芯片；形成多個(gè)導(dǎo)電組件，以借由該導(dǎo)電組件將該半導(dǎo)體芯片電性連接至該焊指墊；形成覆蓋該半導(dǎo)體芯片、導(dǎo)電組件、線路與第一封裝層的第二封裝層；以及移除該承載板。由上可知，本發(fā)明的半導(dǎo)體承載件暨封裝件于第一封裝層中形成孔徑漸縮的錐形 孔，所以該電性接點(diǎn)無法從該錐形孔滑出或脫落，而能提升整體可靠度；此外，本發(fā)明的封裝件可于接置有半導(dǎo)體芯片的該側(cè)的表面上布設(shè)多個(gè)連接各該電性接點(diǎn)的線路，并借由該線路的焊指墊以拉近導(dǎo)電組件的打線距離，故能有效縮減導(dǎo)電組件所需的長度，進(jìn)而減低整體制造成本。


圖I為ー種現(xiàn)有的四方平面無導(dǎo)腳半導(dǎo)體封裝件的剖視圖。圖2A至圖2L為本發(fā)明的半導(dǎo)體承載件暨封裝件及其制法的剖視圖，其中，圖2F’為部分圖2F的俯視圖。主要組件符號(hào)說明10,20 承載板100通孔11電性接點(diǎn)12半導(dǎo)體芯片13封裝層2半導(dǎo)體封裝件21第一封裝層210錐形孔22阻層220阻層開ロ區(qū)231電性接點(diǎn)232線路232a 焊指墊24粘著層25半導(dǎo)體芯片26導(dǎo)電組件27第二封裝層
28焊球A區(qū)域B置晶區(qū)。
具體實(shí)施例方式以下借由特定的具體實(shí)施例說明本發(fā)明的實(shí)施方式，熟悉此技藝的人士可由本說明書所掲示的內(nèi)容輕易地了解本發(fā)明的其它優(yōu)點(diǎn)及功效。須知，本說明書所附圖式所繪示的結(jié)構(gòu)、比例、大小等，均僅用以配合說明書所揭示的內(nèi)容，以供熟悉此技藝的人士的了解與閱讀，并非用以限定本發(fā)明可實(shí)施的限定條件，故不具技術(shù)上的實(shí)質(zhì)意義，任何結(jié)構(gòu)的修飾、比例關(guān)系的改變或大小的調(diào)整，在不影響本發(fā)明所能產(chǎn)生的功效及所能達(dá)成的目的下，均應(yīng)仍落在本發(fā)明所掲示的技術(shù)內(nèi)容得能涵蓋的范圍內(nèi)。同時(shí)，本說明書中所引用的如“上”、“頂”、“底”及“一”等用語，也僅為便于敘述的 明了，而非用以限定本發(fā)明可實(shí)施的范圍，其相對關(guān)系的改變或調(diào)整，在無實(shí)質(zhì)變更技術(shù)內(nèi)容下，也當(dāng)視為本發(fā)明可實(shí)施的范疇。請參閱圖2A至圖2L，其為本發(fā)明的半導(dǎo)體承載件暨封裝件及其制法的剖視圖，其中，圖2F’為部分圖2F的俯視圖。如圖2A所示，準(zhǔn)備ー承載板20。如圖2B所示，于該承載板20上形成第一封裝層21。如圖2C所示，以例如雷射鉆孔或機(jī)械鉆孔的技術(shù)于該第一封裝層21中形成多個(gè)頂寬底窄的錐形孔210，以外露該承載板20。如圖2D所示，于該具有錐形孔210的第一封裝層21上形成阻層22，該阻層22具有多個(gè)外露該錐形孔210與第一封裝層21的阻層開ロ區(qū)220。如圖2E所示，于該阻層開ロ區(qū)220中的錐形孔210中形成電性接點(diǎn)231，并于該阻層開ロ區(qū)220中的電性接點(diǎn)231與第一封裝層21上形成線路232 ;要注意的是，該電性接點(diǎn)231與線路232可如前述地一體成型，或者，該電性接點(diǎn)231與線路232可分別成型，即先形成該電性接點(diǎn)231，之后再形成該線路232，然而由于此分別成型的步驟是本發(fā)明所屬技術(shù)領(lǐng)域的通常知識(shí)者所能輕易了解，故在此并未加以圖標(biāo)說明。如圖2F與圖2F’所示，移除該阻層22，由圖可知，該線路232的一端連接各該電性接點(diǎn)231，各該線路232的另一端具有焊指墊(finger) 232a，該等焊指墊232a以圍繞方式配置，以于該第一封裝層21上定義出一置晶區(qū)B ;其中，圖2F’為圖2F的區(qū)域A的俯視圖。要注意的是，至此即完成本發(fā)明的半導(dǎo)體承載件，但是本發(fā)明的半導(dǎo)體承載件可不具有該承載板20，因此也可于此時(shí)即移除該承載板20，然而由于此步驟為本發(fā)明所屬技術(shù)領(lǐng)域的通常知識(shí)者所能輕易了解，故在此并未加以圖標(biāo)說明。如圖2G所示，借由粘著層24而于該置晶區(qū)B中的該第一封裝層21上接置半導(dǎo)體芯片25。如圖2H所示，形成多個(gè)導(dǎo)電組件26，以借由該導(dǎo)電組件26將該半導(dǎo)體芯片25電性連接至該焊指墊232a，其中，該導(dǎo)電組件26可為金屬線。如圖21所示，形成覆蓋該半導(dǎo)體芯片25、導(dǎo)電組件26、線路232與第一封裝層21的第二封裝層27。
如圖2J所示，移除該承載板20。如圖2K所示，于該第一封裝層21底面的各該電性接點(diǎn)231上形成焊球28。如圖2L所示，進(jìn)行切單制程，以得到多個(gè)四方平面無導(dǎo)腳半導(dǎo)體封裝件2。本發(fā)明還提供一種半導(dǎo)體承載件，其包括第一封裝層21，具有多個(gè)貫穿的頂寬底窄的錐形孔210 ；電性接點(diǎn)231，其形成于各該錐形孔210中而呈錐形；以及多路線路232，其形成于該第一封裝層21的頂面上，各該線路232的一端連接各該電性接點(diǎn)231，各該線路232的另一端形成有焊指墊(finger) 232a，該等焊指墊232a以圍繞方式配置，以于該第一封裝層21的頂面上定義出一置晶區(qū)B。于前述的半導(dǎo)體封承載件中，還可包括承載板20，其設(shè)于該第一封裝層21的底面上。依上所述的半導(dǎo)體承載件，該電性接點(diǎn)231可為金/鈀/鎳/鈀、金/鎳/銅/鎳
/金、金/鎳/銅/鎳/銀、金/鎳/銅/銀、鈀/鎳/鈀、金/鎳/金、或鈀/鎳/金的自底部依序構(gòu)成的多層金屬。于本實(shí)施例的半導(dǎo)體承載件中，該電性接點(diǎn)與線路可一體成型或分別成型。本發(fā)明還提供一種半導(dǎo)體封裝件2，其包括第一封裝層21，具有多個(gè)貫穿的頂寬底窄的錐形孔210 ;電性接點(diǎn)231，其形成于各該錐形孔210中而呈錐形；多路線路232，其形成于該第一封裝層21的頂面上，各該線路232的一端連接各該電性接點(diǎn)231，各該線路232的另一端形成有焊指墊(finger) 232a，該等焊指墊232a以圍繞方式配置，以于該第一封裝層21的頂面上定義出一置晶區(qū)B ;半導(dǎo)體芯片25，其設(shè)置于該置晶區(qū)B中的該第一封裝層21的頂面上；多個(gè)導(dǎo)電組件26，其將該半導(dǎo)體芯片25電性連接至各該焊指墊232a ;以及第二封裝層27，其覆蓋該半導(dǎo)體芯片25、導(dǎo)電組件26、線路232與第一封裝層21。于前述的半導(dǎo)體封裝件2中，還可包括焊球28，其形成于該第一封裝層21底面的各該電性接點(diǎn)231上。所述的半導(dǎo)體封裝件2中，于該半導(dǎo)體芯片25與該第一封裝層21的間還可包括粘著層24,且該粘著層24的材質(zhì)可為玻璃粉(glass frit)、環(huán)氧樹脂(epoxy)、或干膜(dryfilm)。依上所述的半導(dǎo)體封裝件2，該電性接點(diǎn)231可為金/鈀/鎳/鈀、金/鎳/銅/
鎳/金、金/鎳/銅/鎳/銀、金/鎳/銅/銀、鈕/鎳/鈕、金/鎳/金、或鈕/鎳/金的自底部依序構(gòu)成的多層金屬。于本實(shí)施例的半導(dǎo)體封裝件2中，該電性接點(diǎn)與線路可一體成型或分別成型。綜上所述，相較于現(xiàn)有技術(shù)，本發(fā)明的半導(dǎo)體承載件暨封裝件于第一封裝層中形成頂寬底窄的錐形孔，所以于該錐形孔中所形成的電性接點(diǎn)在最終封裝完成后不會(huì)有滑出或脫落的問題發(fā)生，而能提升整體可靠度；其次，本發(fā)明的封裝件可于接置有半導(dǎo)體芯片的該側(cè)的表面上布設(shè)多個(gè)連接各該電性接點(diǎn)的線路，且各該線路具有鄰近半導(dǎo)體芯片的焊指墊，使得導(dǎo)電組件不需連接在距離較遠(yuǎn)的電性接點(diǎn)位置處，而僅需連接在距離較近的焊指墊上，再經(jīng)由該線路而連接至電性接點(diǎn)，故可有效縮減導(dǎo)電組件的長度，進(jìn)而減低整體制造成本。上述實(shí)施例僅用以例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟習(xí)此項(xiàng)技藝的人士均可在不違背本發(fā)明的精神及范疇下，對上述實(shí)施例進(jìn)行修改。因此本發(fā)明的權(quán)利保護(hù)范圍，應(yīng)如權(quán)利要求書所 列。
權(quán)利要求
1.一種半導(dǎo)體承載件，包括 第一封裝層，具有多個(gè)貫穿的頂寬底窄的錐形孔； 電性接點(diǎn)，形成于各該錐形孔中而呈錐形；以及 多路線路，形成于該第一封裝層的頂面上，各該線路的一端連接各該電性接點(diǎn)，各該線路的另一端形成有焊指墊，該等焊指墊以圍繞方式配置，以于該第一封裝層的頂面上定義出ー置晶區(qū)。
2.根據(jù)權(quán)利要求I所述的半導(dǎo)體承載件，其特征在干，該半導(dǎo)體承載件還包括承載板，其設(shè)于該第一封裝層的底面上。
3.根據(jù)權(quán)利要求I所述的半導(dǎo)體承載件，其特征在于，該電性接點(diǎn)為金/鈀/鎳/鈀、金/鎳/銅/鎳/金、金/鎳/銅/鎳/銀、金/鎳/銅/銀、鈕/鎳/鈕、金/鎳/金、或鈀/鎳/金的自底部依序構(gòu)成的多層金屬。
4.根據(jù)權(quán)利要求I所述的半導(dǎo)體承載件，其特征在于，該電性接點(diǎn)與線路為一體成型或分別成型。
5.一種半導(dǎo)體封裝件，其包括 第一封裝層，具有多個(gè)貫穿的頂寬底窄的錐形孔； 電性接點(diǎn)，形成于各該錐形孔中而呈錐形； 多路線路，形成于該第一封裝層的頂面上，各該線路的一端連接各該電性接點(diǎn)，各該線路的另一端形成有焊指墊，該等焊指墊以圍繞方式配置，以于該第一封裝層的頂面上定義出一置晶區(qū)； 半導(dǎo)體芯片，設(shè)置于該置晶區(qū)中的該第一封裝層的頂面上； 多個(gè)導(dǎo)電組件，用于將該半導(dǎo)體芯片電性連接至各該焊指墊；以及 第二封裝層，其覆蓋該半導(dǎo)體芯片、導(dǎo)電組件、線路與第一封裝層。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體封裝件，其特征在干，該半導(dǎo)體封裝件還包括焊球，其形成于該第一封裝層底面的各該電性接點(diǎn)上。
7.根據(jù)權(quán)利要求5所述的半導(dǎo)體封裝件，其特征在干，于該半導(dǎo)體芯片與該第一封裝層之間還包括粘著層。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體封裝件，其特征在于，該粘著層的材質(zhì)為玻璃粉、環(huán)氧樹脂、或干膜。
9.根據(jù)權(quán)利要求5所述的半導(dǎo)體封裝件，其特征在于，該電性接點(diǎn)為金/鈀/鎳/鈀、金/鎳/銅/鎳/金、金/鎳/銅/鎳/銀、金/鎳/銅/銀、鈕/鎳/鈕、金/鎳/金、或鈀/鎳/金的自底部依序構(gòu)成的多層金屬。
10.根據(jù)權(quán)利要求5所述的半導(dǎo)體封裝件，其特征在于，該電性接點(diǎn)與線路為一體成型或分別成型。
11.一種半導(dǎo)體承載件的制法，包括 于ー承載板上形成第一封裝層； 于該第一封裝層中形成多個(gè)頂寬底窄的錐形孔，以外露該承載板；以及 于各該錐形孔中形成錐形的電性接點(diǎn)，并于該第一封裝層上形成多路線路，各該線路的一端連接各該電性接點(diǎn)，各該線路的另一端形成有焊指墊，該等焊指墊以圍繞方式配置，以于該第一封裝層上定義出ー置晶區(qū)。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體承載件的制法，其特征在干，該半導(dǎo)體承載件還包括移除該承載板。
13.根據(jù)權(quán)利要求11所述的半導(dǎo)體承載件的制法，其特征在于，該電性接點(diǎn)與線路的形成步驟包括 于該具有錐形孔的第一封裝層上形成阻層，該阻層具有多個(gè)外露該錐形孔與第一封裝層的阻層開ロ區(qū)； 于該阻層開ロ區(qū)中形成該電性接點(diǎn)與線路；以及 移除該阻層。
14.根據(jù)權(quán)利要求11所述的半導(dǎo)體承載件的制法，其特征在于，該電性接點(diǎn)為金/鈀/鎳/鈕、金/鎳/銅/鎳/金、金/鎳/銅/鎳/銀、金/鎳/銅/銀、鈕/鎳/鈕、金/鎳/金、或鈀/鎳/金的自底部依序構(gòu)成的多層金屬。
15.根據(jù)權(quán)利要求11所述的半導(dǎo)體承載件的制法，其特征在于，形成該錐形孔的方式為雷射鉆孔或機(jī)械鉆孔。
16.根據(jù)權(quán)利要求11所述的半導(dǎo)體承載件的制法，其特征在于，該電性接點(diǎn)與線路為一體成型或分別成型。
17.一種半導(dǎo)體封裝件的制法，其包括 于ー承載板上形成第一封裝層； 于該第一封裝層中形成多個(gè)頂寬底窄的錐形孔，以外露該承載板； 于各該錐形孔中形成錐形的電性接點(diǎn)，并于該第一封裝層上形成多路線路，各該線路的一端連接各該電性接點(diǎn)，各該線路的另一端形成有焊指墊，該等焊指墊以圍繞方式配置，以于該第一封裝層上定義出ー置晶區(qū)； 于該置晶區(qū)中的該第一封裝層上接置半導(dǎo)體芯片； 形成多個(gè)導(dǎo)電組件，以借由該導(dǎo)電組件將該半導(dǎo)體芯片電性連接至該焊指墊； 形成覆蓋該半導(dǎo)體芯片、導(dǎo)電組件、線路與第一封裝層的第二封裝層；以及 移除該承載板。
18.根據(jù)權(quán)利要求17所述的半導(dǎo)體封裝件的制法，其特征在于，該電性接點(diǎn)與線路的形成步驟包括 于該具有錐形孔的第一封裝層上形成阻層，該阻層具有多個(gè)外露該錐形孔與第一封裝層的阻層開ロ區(qū)； 于該阻層開ロ區(qū)中形成該電性接點(diǎn)與線路；以及 移除該阻層。
19.根據(jù)權(quán)利要求17所述的半導(dǎo)體封裝件的制法，其特征在干，該半導(dǎo)體封裝件還包括于該第一封裝層底面的各該電性接點(diǎn)上形成焊球。
20.根據(jù)權(quán)利要求17或19所述的半導(dǎo)體封裝件的制法，其特征在干，該半導(dǎo)體封裝件還包括進(jìn)行切單制程。
21.根據(jù)權(quán)利要求17所述的半導(dǎo)體封裝件的制法，其特征在干，該半導(dǎo)體芯片是借由粘著層而接置于該第一封裝層上。
22.根據(jù)權(quán)利要求21所述的半導(dǎo)體封裝件的制法，其特征在于，該粘著層的材質(zhì)為玻璃粉、環(huán)氧樹脂、或干膜。
23.根據(jù)權(quán)利要求17所述的半導(dǎo)體封裝件的制法，其特征在于，該電性接點(diǎn)為金/鈀/鎳/鈕、金/鎳/銅/鎳/金、金/鎳/銅/鎳/銀、金/鎳/銅/銀、鈕/鎳/鈕、金/鎳/金、或鈀/鎳/金的自底部依序構(gòu)成的多層金屬。
24.根據(jù)權(quán)利要求17所 述的半導(dǎo)體封裝件的制法，其特征在于，形成該錐形孔的方式為雷射鉆孔或機(jī)械鉆孔。
25.根據(jù)權(quán)利要求17所述的半導(dǎo)體封裝件的制法，其特征在于，該電性接點(diǎn)與線路為一體成型或分別成型。
全文摘要
一種半導(dǎo)體承載件暨封裝件及其制法，該半導(dǎo)體封裝件包括第一封裝層、電性接點(diǎn)、多路線路、半導(dǎo)體芯片與第二封裝層，該第一封裝層具有多個(gè)貫穿的頂寬底窄的錐形孔，該電性接點(diǎn)形成于各該錐形孔中而呈錐形，該等線路形成于該第一封裝層的頂面上，各該線路的一端連接各該電性接點(diǎn)，另一端形成有焊指墊，該等焊指墊以圍繞配置的方式定義出一置晶區(qū)，以供半導(dǎo)體芯片設(shè)置于該置晶區(qū)中的第一封裝層頂面上，并令該半導(dǎo)體芯片電性連接各該焊指墊，且該第二封裝層覆蓋該半導(dǎo)體芯片、線路與第一封裝層。本發(fā)明能有效避免電性接點(diǎn)脫落、并縮減導(dǎo)電組件的長度。
文檔編號(hào)H01L21/48GK102867801SQ20111020803
公開日2013年1月9日 申請日期2011年7月20日 優(yōu)先權(quán)日2011年7月8日
發(fā)明者林邦群, 蔡岳穎, 陳泳良 申請人:矽品精密工業(yè)股份有限公司