專利名稱：Ldmos晶體管結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路制造領(lǐng)域，特別是涉及一種LDMOS晶體管結(jié)構(gòu)及其制造方法。
背景技術(shù)：
隨著科技的發(fā)展，電子產(chǎn)品的種類日益增多，電子產(chǎn)品的集成電路的集成程度也越來越高。B⑶(Bipolar CMOS DM0S)工藝是是實(shí)現(xiàn)智能功率集成電路(Smart Power IC)的一項重要工藝，其特點(diǎn)是可同時將互補(bǔ)性金屬氧化物晶體管(CMOS)、雙極型(Bipolar)晶體管以及橫向擴(kuò)散金屬氧化物晶體管(LDMOS)等功率器件集成在一起，以便將控制、模擬和功率等各種功能系統(tǒng)集成在同一芯片上。在電力電子領(lǐng)域中，作為BCD工藝中的功率器·件，LDMOS晶體管往往需要承受高壓，甚至需要承受上千伏的超高壓。其中，LDMOS晶體管常用在高壓功率集成電路中，用以實(shí)現(xiàn)功率控制等方面的要求，常用于射頻功率電路。LDMOS晶體管與其他晶體管相比，在關(guān)鍵的器件特性方面，如增益、線性度、開關(guān)性能、散熱性能以及減少級數(shù)等方面優(yōu)勢很明顯。圖I為現(xiàn)有技術(shù)中LDMOS晶體管的結(jié)構(gòu)示意圖，如圖I所示，現(xiàn)有技術(shù)中LDMOS晶體管包括半導(dǎo)體襯底100，設(shè)置于半導(dǎo)體襯底100中的體區(qū)103和漂移區(qū)101，設(shè)置于半導(dǎo)體襯底100上的柵極區(qū)111，設(shè)置于柵極區(qū)111兩側(cè)的氧化物側(cè)墻115，設(shè)置于體區(qū)103中的基區(qū)105和源區(qū)107，設(shè)置于漂移區(qū)101中的漏區(qū)109、第一淺溝槽隔離區(qū)113和第二淺溝槽隔離區(qū)114，其中柵極區(qū)111和半導(dǎo)體襯底100之間通常還形成有柵氧化層121。具體的，如圖I所示，在漂移區(qū)101中沿遠(yuǎn)離柵極區(qū)111的方向依次設(shè)置第一淺溝槽隔離區(qū)113、漏區(qū)109和第二淺溝槽隔離區(qū)114，在基區(qū)105、源區(qū)107、漏區(qū)109以及柵極區(qū)111上均形成有對準(zhǔn)硅化物117以及形成于對準(zhǔn)硅化物117上的引出線119，用于引出各極，第二淺溝槽隔離區(qū)114右側(cè)區(qū)域則可制作其他器件。然而，當(dāng)輸出功率相近時，LDMOS晶體管的面積比雙極型晶體管的面積大，因此，LDMOS晶體管占整個芯片較大的面積，減少單個晶圓上器件的個數(shù)，從而使制造成本提高，同時芯片面積較大也降低了給定封裝的最大有效功率。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是，減小LDMOS晶體管的尺寸，進(jìn)而提高單個晶圓上器
件的產(chǎn)量。為解決上述問題，本發(fā)明提供一種LDMOS晶體管的結(jié)構(gòu)，包括半導(dǎo)體襯底，設(shè)置于所述半導(dǎo)體襯底上方的柵極區(qū)，設(shè)置于所述柵極區(qū)兩側(cè)的半導(dǎo)體襯底中的體區(qū)和漂移區(qū)，設(shè)置于所述體區(qū)中的源區(qū)和基區(qū)，以及設(shè)置于所述漂移區(qū)中的漏區(qū)和第一淺溝槽隔離區(qū)；其中，所述漏區(qū)包括漏摻雜區(qū)和漏引出區(qū)，所述漏摻雜區(qū)包圍所述漏引出區(qū)，所述漏摻雜區(qū)部分位于第一淺溝槽隔離區(qū)中，所述漏引出區(qū)全部或部分位于所述第一淺溝槽隔離區(qū)中。
進(jìn)一步的，在所述的LDMOS晶體管中，所述漏引出區(qū)全部位于所述第一淺溝槽隔離區(qū)中，且所述漏引出區(qū)遠(yuǎn)離所述柵極區(qū)的側(cè)壁與第一淺溝槽隔離區(qū)遠(yuǎn)離所述柵極區(qū)的側(cè)
壁重合。進(jìn)一步的，在所述的LDMOS晶體管中，所述漏引出區(qū)中填充的材料為多晶硅。進(jìn)一步的，在所述的LDMOS晶體管中，還包括形成于所述漂移區(qū)內(nèi)的第二淺溝槽隔離區(qū)，所述第二淺溝槽隔離區(qū)位于所述漏區(qū)遠(yuǎn)離所述柵極區(qū)的一側(cè)。本發(fā)明還提供一種LDMOS晶體管的制造方法，包括提供一半導(dǎo)體襯底，在所述半導(dǎo)體襯底中摻雜形成體區(qū)和漂移區(qū)，在所述漂移區(qū)中形成第一淺溝槽隔離區(qū)；
在所述半導(dǎo)體襯底上沉積形成柵極區(qū)介質(zhì)層，并刻蝕形成所述柵極區(qū)；進(jìn)行離子注入工藝，在所述體區(qū)中形成基區(qū)和源區(qū)；利用光刻和刻蝕工藝，在所述漂移區(qū)中形成漏引出區(qū)凹槽，并填充材料形成漏引出區(qū)，所述漏引出區(qū)全部或部分位于所述第一淺溝槽隔離區(qū)中；進(jìn)行離子注入工藝，在所述漂移區(qū)中形成漏摻雜區(qū)，所述漏摻雜區(qū)包圍所述漏引出區(qū)，所述漏摻雜區(qū)部分位于所述第一淺溝槽隔離區(qū)中，所述漏引出區(qū)與漏摻雜區(qū)共同形成漏區(qū)。進(jìn)一步的，在所述的LDMOS晶體管的制造方法中，所述漏引出區(qū)全部位于所述第一淺溝槽隔離區(qū)中，且所述漏引出區(qū)遠(yuǎn)離所述柵極區(qū)的側(cè)壁與第一淺溝槽隔離區(qū)遠(yuǎn)離所述柵極區(qū)的側(cè)壁重合。進(jìn)一步的，在所述的LDMOS晶體管的制造方法中，所述漏引出區(qū)中填充的材料為
多晶娃。進(jìn)一步的，在所述的LDMOS晶體管的制造方法中，在形成所述第一淺溝槽隔離區(qū)的同時形成第二淺溝槽隔離區(qū)，所述第二淺溝槽隔離區(qū)位于所述漏區(qū)遠(yuǎn)離所述柵極區(qū)的一側(cè)。與現(xiàn)有技術(shù)相比，本發(fā)明的LDMOS晶體管的漏區(qū)與第一淺溝槽隔離結(jié)構(gòu)至少部分重合，保證漏區(qū)正常工作的同時縮小了漏區(qū)占用的面積，從而縮小的LDMOS晶體管的器件尺寸，進(jìn)而縮小的單個芯片的面積，提高了單個晶圓上器件的產(chǎn)量，同時，縮小的芯片面積能夠降低給定封裝的最大有效功率。


圖I為現(xiàn)有技術(shù)中LDMOS晶體管的結(jié)構(gòu)示意圖。圖2為本發(fā)明一實(shí)施例的LDMOS晶體管的結(jié)構(gòu)示意圖。圖3為本發(fā)明一實(shí)施例的LDMOS晶體管制造方法的流程示意圖。圖4a 圖4c為本發(fā)明一實(shí)施例的LDMOS晶體管制造過程中的結(jié)構(gòu)示意圖。
具體實(shí)施例方式為使本發(fā)明的內(nèi)容更加清楚易懂，以下結(jié)合說明書附圖，對本發(fā)明的內(nèi)容作進(jìn)一步說明。當(dāng)然本發(fā)明并不局限于該具體實(shí)施例，本領(lǐng)域內(nèi)的技術(shù)人員所熟知的一般替換也涵蓋在本發(fā)明的保護(hù)范圍內(nèi)。
其次，本發(fā)明利用示意圖進(jìn)行了詳細(xì)的表述，在詳述本發(fā)明實(shí)例時，為了便于說明，示意圖不依照一般比例局部放大，不應(yīng)以此作為對本發(fā)明的限定。圖2為本發(fā)明LDMOS晶體管一實(shí)施例的結(jié)構(gòu)示意圖。如圖2所示，本發(fā)明一實(shí)施例所提供的LDMOS晶體管包括半導(dǎo)體襯底200，設(shè)置于所述半導(dǎo)體襯底200上的柵極區(qū)211，設(shè)置于所述柵極區(qū)211兩側(cè)的半導(dǎo)體襯底200中的體區(qū)203和漂移區(qū)201，設(shè)置于所述體區(qū)203中的源區(qū)207和基區(qū)205，以及設(shè)置于所述漂移區(qū)201中的漏區(qū)209和第一淺溝槽隔離區(qū)213 ;其中，所述漏區(qū)209包括漏摻雜區(qū)209b和漏引出區(qū)209a，所述漏摻雜區(qū)209b包圍所述漏引出區(qū)209a，所述漏摻雜區(qū)20%部分位于第一淺溝槽隔離區(qū)213中，所述漏引出區(qū)209a全部或部分位于所述第一淺溝槽隔離區(qū)213中。相比于現(xiàn)有技術(shù)，本發(fā)明中LDMOS晶體管的漏區(qū)209部分位于第一淺溝槽隔離區(qū)213中，并且漏區(qū)209的漏引出區(qū)209a全部或部分位于第一淺溝槽隔離213中，S卩，漏引出
區(qū)209a遠(yuǎn)離所述柵極區(qū)211的側(cè)壁與第一淺溝槽隔離區(qū)213的邊界重合或位于第一淺溝槽隔離區(qū)213邊界之外，以保證漏引出區(qū)209a的該側(cè)壁能夠與漂移區(qū)201接觸，從而使漏區(qū)209完成電性引出，同時減小了漏區(qū)209占用的尺寸，從而縮小的LDMOS晶體管的器件尺寸，提高了單個晶圓上器件的產(chǎn)量。繼續(xù)參考圖2，在一較佳的實(shí)施例中，所述漏引出區(qū)209a全部位于所述第一淺溝槽隔離區(qū)213中，且所述漏引出區(qū)209a遠(yuǎn)離柵極區(qū)211的側(cè)壁與第一淺溝槽隔離區(qū)的遠(yuǎn)離所述柵極區(qū)211的側(cè)壁重合，最大程度的縮小了漏區(qū)209占用的尺寸。圖2中漏區(qū)209位于第一淺溝槽隔離區(qū)213中的橫截面最大寬度X1就是LDMOS晶體管縮小的尺寸。其中，柵極區(qū)211和半導(dǎo)體襯底200之間通常還形成有柵氧化層221，所述柵極區(qū)211兩側(cè)形成有氧化物側(cè)墻215。此外，所述LDMOS晶體管還包括對準(zhǔn)硅化物217和引出線219，所述對準(zhǔn)硅化物217形成于基區(qū)205、源區(qū)207、漏區(qū)209以及柵極區(qū)211上，所述引出線219形成于對準(zhǔn)硅化物217上，用于引出各極。在O. 18um集成電路制造工藝中，遵循最小的工藝規(guī)則，則引出線219的尺寸優(yōu)選為O. 2um O. 24um,所述漏區(qū)209位于所述第一淺溝槽隔離區(qū)213外的部分的最小寬度(漏引出區(qū)209a到漏摻雜區(qū)209b邊界的距離)X2優(yōu)選為O. 09um O. Ilum,遵循最小工藝規(guī)則能夠最大限度縮小器件尺寸，提高單個晶圓上器件的產(chǎn)量當(dāng)然，上述數(shù)值并不用于限定本發(fā)明，還可根據(jù)具體的工藝要求相應(yīng)的調(diào)整上述尺寸。其中，所述漏引出區(qū)209a中填充的材料優(yōu)選為多晶硅，多晶硅為半導(dǎo)體制造工藝比較常用的材料，且具有良好的導(dǎo)電性能。進(jìn)一步的，所述LDMOS晶體管還包括第二淺溝槽隔離區(qū)214，所述第二淺溝槽隔離區(qū)214形成于所述漂移區(qū)201中，且位于所述漏區(qū)209遠(yuǎn)離柵極區(qū)211的一側(cè)，用于與其他器件之間的隔離。所述第二淺溝槽隔離區(qū)214遠(yuǎn)離柵極區(qū)211 —側(cè)的區(qū)域則可制作其他器件，在此不再贅述。本發(fā)明還提供一種LDMOS晶體管的制造方法，請參考圖2、圖3和圖4a 圖4c，所述LDMOS晶體管的制造方法包括以下步驟步驟SOl :如圖4a所示,提供一半導(dǎo)體襯底200，在所述半導(dǎo)體襯底200中摻雜形成體區(qū)203和漂移區(qū)201，并在所述漂移區(qū)201中形成第一淺溝槽隔離區(qū)213。具體的，步驟SOl包括以下步驟首先，利用光刻工藝在半導(dǎo)體襯底200表面涂覆光刻膠,暴露出需要形成體區(qū)的部位，并進(jìn)行離子注入工藝形成體區(qū)203，所述體區(qū)203例如為P型摻雜，然后去除光刻膠；接著，再次利用光刻工藝在半導(dǎo)體襯底200表面涂覆光刻膠，暴露出需要形成漂移區(qū)的部位，并進(jìn)行離子注入工藝形成漂移區(qū)201，所述漂移區(qū)201為例如N型摻雜，然后去除光刻膠；接下來，利用光刻和刻蝕工藝在預(yù)定區(qū)域形成第一溝槽和第二溝槽，并淀積氧化物填充于所述第一溝槽和第二溝槽中，從而形成第一淺溝槽隔離區(qū)213和第二淺溝槽隔離區(qū)214，所述第二淺溝槽隔離區(qū)214位于漏區(qū)209遠(yuǎn)離柵極區(qū)211的一側(cè)，與所述漏區(qū)209相鄰，用于與其他器件之間的隔離。當(dāng)然，在發(fā)明其它具體實(shí)施例中，根據(jù)具體的器件要求，也可不制作第二淺溝槽隔離區(qū)214。步驟S02 :如圖4b所示，在所述半導(dǎo)體襯底200上沉積柵氧化層薄膜和柵極區(qū)薄膜(例如是多晶硅薄膜)，然后利用光刻和刻蝕工藝，刻蝕所述柵極區(qū)薄膜和柵氧化層薄膜，形成柵極區(qū)211和柵氧化層221，接著可在柵極區(qū)211側(cè)壁形成氧化物側(cè)墻215。步驟S03 :如圖4c所示，進(jìn)行離子注入工藝，在所述體區(qū)203中形成基區(qū)205和源 區(qū)207，所述基區(qū)205例如為P型摻雜，所述源區(qū)207為例如P型摻雜；步驟S04 :接著，利用光刻和刻蝕工藝，在所述漂移區(qū)201中形成漏引出區(qū)凹槽，并填充材料形成漏引出區(qū)209a，所述漏引出區(qū)209a全部或部分位于所述第一淺溝槽隔離區(qū)213中；其中漏引出區(qū)209填充的材料優(yōu)選為多晶硅。在較佳的實(shí)施例中，所述漏引出區(qū)209a全部位于所述第一淺溝槽隔離區(qū)213中，且所述漏引出區(qū)209a的一側(cè)壁與第一淺溝槽隔離區(qū)的遠(yuǎn)離所述柵極區(qū)211的側(cè)壁重合，最大縮小漏區(qū)209占用的尺寸。對于集成電路O. 18um制造工藝中，遵循最小的工藝規(guī)則，則引出線219的尺寸為O. 2um O. 24um，所述漏區(qū)209位于所述第一淺溝槽隔離區(qū)213外的部分的寬度即漏引出區(qū)209a到漏摻雜區(qū)209b邊界的距離X2為O. 09um O. Ilum，遵循最小工藝規(guī)則能夠最大限度縮小器件尺寸，提高單個晶圓上器件的產(chǎn)量。步驟S05 :進(jìn)行離子注入工藝，在所述漂移區(qū)201中形成漏摻雜區(qū)209b，所述漏摻雜區(qū)20%包圍所述漏引出區(qū)209a，所述漏摻雜區(qū)20%部分位于所述第一淺溝槽隔離區(qū)213中，所述漏引出區(qū)209a與漏摻雜區(qū)209b共同形成漏區(qū)209，形成漏摻雜區(qū)209b的同時完成對漏引出區(qū)209a的摻雜離子注入工藝，最終形成如圖2所示的結(jié)構(gòu)。綜上所述，本發(fā)明所述LDMOS晶體管的漏區(qū)與第一淺溝槽隔離結(jié)構(gòu)部分重合，保證漏區(qū)正常工作的同時縮小了漏區(qū)占用的面積，進(jìn)而縮小的LDMOS晶體管的器件尺寸，提高了單個晶圓上器件的產(chǎn)量，同時縮小的芯片面積對給定封裝的最大有效功率的限制程度。雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求書所界定者為準(zhǔn)。
權(quán)利要求
1.一種LDMOS晶體管，其特征在于，包括 半導(dǎo)體襯底； 設(shè)置于所述半導(dǎo)體襯底上的柵極區(qū)； 設(shè)置于所述柵極區(qū)兩側(cè)的半導(dǎo)體襯底中的體區(qū)和漂移區(qū)； 設(shè)置于所述體區(qū)中的源區(qū)和基區(qū)；以及 設(shè)置于所述漂移區(qū)中的漏區(qū)和第一淺溝槽隔離區(qū)； 其中，所述漏區(qū)包括漏摻雜區(qū)和漏引出區(qū)，所述漏摻雜區(qū)包圍所述漏引出區(qū)，所述漏摻雜區(qū)部分位于所述第一淺溝槽隔離區(qū)中，所述漏引出區(qū)全部或部分位于所述第一淺溝槽隔離區(qū)中。
2.如權(quán)利要求I所述的LDMOS晶體管，其特征在于，所述漏引出區(qū)全部位于所述第一淺溝槽隔離區(qū)中，且所述漏引出區(qū)遠(yuǎn)離所述柵極區(qū)的側(cè)壁與第一淺溝槽隔離區(qū)遠(yuǎn)離所述柵極區(qū)的側(cè)壁重合。
3.如權(quán)利要求I所述的LDMOS晶體管，其特征在于，所述漏引出區(qū)中填充的材料為多晶硅。
4.如權(quán)利要求I所述的LDMOS晶體管，其特征在于，還包括形成于所述漂移區(qū)內(nèi)的第二淺溝槽隔離區(qū)，所述第二淺溝槽隔離區(qū)位于所述漏區(qū)遠(yuǎn)離所述柵極區(qū)的一側(cè)。
5.—種LDMOS晶體管的制造方法，其特征在于，包括 提供一半導(dǎo)體襯底，在所述半導(dǎo)體襯底中形成體區(qū)和漂移區(qū)，并在所述漂移區(qū)中形成第一淺溝槽隔離區(qū)； 在所述半導(dǎo)體襯底上形成柵極區(qū)； 在所述體區(qū)中形成基區(qū)和源區(qū)； 利用光刻和刻蝕工藝，在所述漂移區(qū)中形成漏引出區(qū)凹槽，并填充材料形成漏引出區(qū)，所述漏引出區(qū)全部或部分位于所述第一淺溝槽隔離區(qū)中； 進(jìn)行離子注入工藝，在所述漂移區(qū)中形成漏摻雜區(qū)，所述漏摻雜區(qū)包圍所述漏引出區(qū)，所述漏摻雜區(qū)部分位于所述第一淺溝槽隔離區(qū)中，所述漏引出區(qū)與漏摻雜區(qū)共同形成漏區(qū)。
6.如權(quán)利要求5所述的LDMOS晶體管的制造方法，其特征在于，所述漏引出區(qū)全部位于所述第一淺溝槽隔離區(qū)中，且所述漏引出區(qū)遠(yuǎn)離所述柵極區(qū)的側(cè)壁與第一淺溝槽隔離區(qū)遠(yuǎn)離所述柵極區(qū)的側(cè)壁重合。
7.如權(quán)利要求5所述的LDMOS晶體管的制造方法，其特征在于，所述漏引出區(qū)中填充的材料為多晶娃。
8.如權(quán)利要求5所述的LDMOS晶體管的制造方法，其特征在于，在形成所述第一淺溝槽隔離區(qū)的同時形成第二淺溝槽隔離區(qū)，所述第二淺溝槽隔離區(qū)位于所述漏區(qū)遠(yuǎn)離所述柵極區(qū)的一側(cè)。
全文摘要
本發(fā)明提供一種LDMOS晶體管的結(jié)構(gòu)及其制造方法，所述LDMOS晶體管包括半導(dǎo)體襯底、柵極區(qū)、體區(qū)、漂移區(qū)、源區(qū)和基區(qū)，設(shè)置于所述漂移區(qū)中的漏區(qū)和第一淺溝槽隔離區(qū)；所述漏區(qū)包括漏摻雜區(qū)和漏引出區(qū)，所述漏摻雜區(qū)包圍所述漏引出區(qū)，所述漏摻雜區(qū)部分位于第一淺溝槽隔離區(qū)中，所述漏引出區(qū)全部或部分位于所述第一淺溝槽隔離區(qū)中。本發(fā)明所述LDMOS晶體管的漏區(qū)與第一淺溝槽隔離結(jié)構(gòu)部分重合，保證漏區(qū)正常工作的同時縮小了漏區(qū)占用的面積，進(jìn)而縮小的LDMOS晶體管的器件尺寸，提高了單個晶圓上器件的產(chǎn)量，同時縮小的芯片面積能夠縮小給定封裝的最大有效功率。
文檔編號H01L21/336GK102891170SQ20111020277
公開日2013年1月23日 申請日期2011年7月19日 優(yōu)先權(quán)日2011年7月19日
發(fā)明者曹國豪 申請人:中芯國際集成電路制造(上海)有限公司