專利名稱：包括溝道停止區(qū)的半導體器件的制作方法
包括溝道停止區(qū)的半導體器件
背景技術：
諸如結型場效應晶體管(JFET)之類的半導體器件被廣泛地用于各種半導體應用， 諸如高功率應用或包括半導體開關的高電壓應用。諸如導通行為、截止行為和響應速度之類的JFET的器件特性與器件布局密切相關。為了滿足改善的導通行為、截止行為和響應速度的需求，對于能夠滿足這些需求的器件布局存在需要。由于這些和其他原因，對本發(fā)明存在需要。

發(fā)明內容
根據(jù)半導體器件的實施例，該器件包括在第二導電性的溝道區(qū)域的第一側與溝道區(qū)域鄰接的第一導電類型的本體區(qū)域。第一導電類型的柵極控制區(qū)域在與第一側相對的溝道區(qū)域的第二側與溝道區(qū)域鄰接，溝道區(qū)域配置成通過在柵極控制區(qū)域和本體區(qū)域之間施加電壓而控制其導電性。第二導電類型的源極區(qū)布置在本體區(qū)域內且第二導電類型的溝道停止區(qū)布置在第一側，溝道停止區(qū)至少部分地布置在本體區(qū)域和溝道區(qū)域至少之一內。溝道停止區(qū)包括比源極區(qū)的最大摻雜劑濃度低的最大摻雜劑濃度。根據(jù)制造半導體器件的方法的一個實施例，該方法包括在第二導電性的溝道區(qū)域的第一側形成與溝道區(qū)域鄰接的第一導電類型的本體區(qū)域。該方法還包括在與第一側相對的溝道區(qū)域的第二側形成與溝道區(qū)域鄰接的第一導電類型的柵極控制區(qū)域。溝道區(qū)域配置成通過在柵極控制區(qū)域和本體區(qū)域之間施加電壓而控制其導電性。該方法還包括在本體區(qū)域內形成第二導電類型的源極區(qū)且形成布置在第一側的第二導電類型的溝道停止區(qū)。溝道停止區(qū)至少部分地布置在本體區(qū)域和溝道區(qū)域至少之一內。溝道停止區(qū)包括比源極區(qū)的最大摻雜劑濃度低的最大摻雜劑濃度。當閱讀下面的詳細描述且當查看附圖時，本領域技術人員將意識到附加特征和優(yōu)
點ο


附圖被包括在本說明書中以提供對實施例的進一步理解，并結合到本說明書中且構成本說明書的一部分，附圖示出了實施例，且與說明書一起用于解釋實施例的原理。其他實施例和實施例的很多潛在優(yōu)勢將容易被意識到，因為通過參考下面的詳細描述它們將被更好地理解。附圖中的元件沒有必要彼此成比例。相似的參考數(shù)字指示相應的類似部件。實施例的特征和優(yōu)點將從下面參考附圖的描述顯現(xiàn)。附圖沒有必要成比例且重點被放在說明原理上。各個實施例的特征可以以任意方式組合，除非它們彼此排斥。圖1說明根據(jù)一個實施例包括溝道停止區(qū)的垂直結型場效應晶體管(VJFET)的一部分的剖面圖2是說明沿著圖1中示出的JFET的線AA’的摻雜劑分布的示圖，JFET包括通過離子注入和退火形成的溝道停止區(qū)；
4圖3是說明沿著圖1中示出的JFET的線AA’的摻雜劑分布的示圖，JFET包括通過原位摻雜形成的溝道停止區(qū)；
圖4說明根據(jù)一個實施例包括具有相同橫向尺寸的溝道停止區(qū)和本體區(qū)域的VJFET的一部分的剖面圖5說明根據(jù)另一實施例包括橫向伸出本體區(qū)域的端部的溝道停止區(qū)的VJFET的一部分的剖面圖6是說明根據(jù)又一實施例分別包括溝道停止區(qū)的JFET和缺少溝道停止區(qū)的JFET的電流密度j與柵極電壓\的關系特性的示圖7是說明根據(jù)一個實施例制造半導體器件的方法的簡化流程圖； 圖8A至8C說明根據(jù)另一實施例，在包括通過離子注入和退火形成的溝道停止區(qū)的垂直JFET的制造期間，半導體本體部分的剖面圖9A至9D說明根據(jù)又一實施例，在包括通過原位摻雜形成的溝道停止區(qū)的垂直JFET 的制造期間，半導體本體部分的剖面圖。
具體實施例方式圖1說明包括橫向η溝道的垂直JFET 100。JFET 100包括電耦合到漏極接觸120 的η++型半導體本體110。第一 η型層130在η++型半導體本體110上形成。第二 η型層140 在第一 η型層130上形成。P+型柵極控制區(qū)域在第二 η型層140上形成或者嵌入到第二 η型層140并與其表面鄰接。P+型柵極控制區(qū)域150電耦合到柵極接觸160。η+型溝道停止區(qū)170在第一層130和第二層140之間的界面180形成。ρ+型本體區(qū)域190在第一層130內形成并與界面180鄰接。η++型源極區(qū)200在第一層130內形成并與界面180鄰接。源極接觸210電耦合到源極區(qū)200。源極接觸也可以電耦合到ρ+本體區(qū)域190(在圖1中未示出)。橫向η溝道 220布置在柵極控制區(qū)域150和本體區(qū)域190之間。通過在柵極接觸160和源極接觸210 之間施加電壓，可以控制橫向η溝道內的導電。當在此使用時，術語“電耦合”并不意味著元件必須直接耦合在一起，而是可以在 “電耦合”元件之間提供居間元件。在圖1中示出的JFET 100中，半導體區(qū)域示出為η型或ρ型。根據(jù)其他實施例， 這些區(qū)域的導電類型可以相反。在圖1中示出的半導體區(qū)域的摻雜劑濃度的進一步細節(jié)通過指定這些區(qū)域為η 型、η+型或η++型給出，意味著示出為η++型的區(qū)域內的最大摻雜劑濃度高于示出為η+型的區(qū)域內的最大摻雜劑濃度。而且，示出為η+型的區(qū)域內的最大摻雜劑濃度高于示出為η型的區(qū)域內的最大摻雜劑濃度。因而，術語η型、η+型和η++型允許在它們相對彼此的最大摻雜劑濃度方面區(qū)分這些區(qū)域。然而，具有相同名稱的不同區(qū)域，諸如用于第一層130和第二層140的名稱“η型”并不暗示著這兩個區(qū)域具有相同的最大摻雜劑濃度。因而，第一層130 的最大摻雜劑濃度可以不同于第二層140內的最大摻雜劑濃度，不過這兩層即第一層130 和第二層140中的每一個的最大摻雜劑濃度小于諸如溝道停止區(qū)170的示出為η+型的區(qū)域的最大摻雜劑濃度。
半導體本體110可以由SiC形成。第一層130和第二層140可以通過外延生長且因而可以也由SiC形成。第一層130內的摻雜劑濃度是調節(jié)器件的電壓阻斷能力的一個參數(shù)。增加器件的電壓阻斷能力例如可以通過減小第一層130內的摻雜劑濃度實現(xiàn)。作為示例，取決于所需的阻斷電壓，第一和第二層130、140中的每一個內的摻雜劑濃度可以處于 5X IO14CnT3 和 3X IO16CnT3 之間且尤其處于 IX IO15CnT3 和 2X IO16 cnT3 之間。第一層 130 的厚度Cl1即沿著垂直方向y的尺寸是調節(jié)器件的電壓阻斷能力的另一參數(shù)，可以處于3至 IOOMm之間、尤其是4至50 Mm之間。第二層140的厚度(12可以處于0. 5至3Mm之間、尤其是0. 7至1. 2Mm之間。通過將第一層的摻雜劑濃度和厚度設置在上面指定的范圍內，可以實現(xiàn)至少300V至超過10000V 的器件的電壓阻斷能力、尤其是600V至6500V的電壓阻斷能力。關于作為用于第一和第二層130、140的半導體材料的SiC，可以選擇諸如B和/或 Al的摻雜劑以形成ρ型導電的半導體區(qū)域且選擇諸如N和/或P的摻雜劑以形成η型導電的區(qū)域。溝道停止區(qū)170的厚度t可以處于5nm至IOOnm之間，尤其處于10至30nm之間。 該區(qū)內的最大摻雜劑濃度可以處于IO17CnT3至IO19CnT3的范圍內?？梢赃m當?shù)剡x擇厚度t和摻雜劑分布以將在作為η型區(qū)域的溝道停止區(qū)170和第二層140與作為ρ型區(qū)域的ρ+型本體區(qū)域190之間形成的ρη結的內建電壓限制到溝道停止區(qū)170和ρ型本體區(qū)域190。換句話說，可以適當?shù)剡x擇這些參數(shù)以保持與溝道停止區(qū)180內的η型區(qū)域中的內建電壓相關的空間電荷區(qū)域。因而，沿著垂直方向y，與內建電壓相關的空間電荷區(qū)域不穿透到第二層 140?？梢赃m當?shù)剡x擇半導體本體110、柵極控制區(qū)域150和源極區(qū)200中的每一個的摻雜劑濃度以形成與其上形成的接觸的相應材料的歐姆接觸。接觸(即漏極接觸120、柵極接觸160和源極接觸210)中的每一個可以包括諸如摻雜多晶硅或金屬(例如Ni、Al、Ta、Ti 和G中的任意一個或其組合)的導電材料。圖1中示出的JFET 100示出為具有橫向溝道的垂直JFET，因為從源極接觸210流到漏極接觸120的電流沿著橫向方向χ經(jīng)過布置在柵極控制區(qū)域150和本體區(qū)域190之間的橫向溝道220，然后沿著垂直方向y經(jīng)過第一層130和半導體本體110到達漏極接觸120。橫向溝道220的導電性可以通過在柵極接觸160和源極接觸210之間施加電壓而控制。與本體區(qū)域190的接觸(在圖1中未示出)和源極接觸210例如可以短路。沿著垂直方向，橫向溝道220與在柵極控制區(qū)域150和第二層140之間形成的第一空間電荷區(qū)域240鄰接，橫向溝道220還與在本體區(qū)域190和溝道停止區(qū)170/第二層 140之間形成的第二空間電荷區(qū)域250鄰接。通過在源極接觸210和柵極接觸190之間施加電壓，可以沿著垂直方向y控制空間電荷區(qū)域M0、250的尺寸。換句話說，通過施加在源極接觸210和柵極接觸190之間的電壓還可以控制決定溝道220的橫向導電性的橫向溝道220的厚度d3。通過形成η+型溝道停止區(qū)170，與缺少η+型溝道停止區(qū)的器件相比，第二空間電荷區(qū)域250向第二層140的擴展可以減小。由于與第二層140相比η+型溝道停止區(qū)170的較高的摻雜劑濃度，η+型溝道停止區(qū)170在沿著垂直方向y較小尺寸內吸收第二空間電荷區(qū)域250的內建電壓。作為示例，可以適當?shù)剡x擇溝道停止區(qū)170的厚度t和摻雜劑濃度以在溝道停止區(qū)內吸收第二空間電荷區(qū)域250的內建電壓且因而避免第二空間電荷區(qū)域250向第二層140的擴展。圖2是沿著圖1中示出的JFET 100的線A_A’的垂直方向的摻雜劑濃度的分布的示圖。應當注意，每個區(qū)域，即，y0和yl之間的第二層140、yl和y2之間的溝道停止區(qū) 170、y2和y3之間的本體區(qū)域190以及y3和y4之間的第二層130中的摻雜劑分布僅說明相應區(qū)域內決定該區(qū)域的導電類型的那些摻雜劑物質。換句話說，且作為示例，yl和y2之間的溝道停止區(qū)170的摻雜劑濃度的分布僅表示η型摻雜劑但是不包括也在該區(qū)域中存在的P型摻雜劑。因而，圖2中說明的摻雜劑濃度的分布不說明區(qū)域140、170、190、130每一個中的凈摻雜。在第一和第二層130、140內，即，沿著y3和y4之間且相應地y0和yl之間的垂直方向，摻雜劑濃度是恒定的且例如可以通過在這些層的外延生長期間的原位摻雜形成。然而，根據(jù)其他實施例，摻雜劑濃度可以在這些區(qū)域中變化，例如，第二層的一部分可以比其他部分具有較高的摻雜劑濃度。本體區(qū)域190內即沿著y2和y3之間的垂直方向的摻雜劑分布通過在形成第二層 140之前弓丨入到第一層130中的ρ型摻雜劑決定。作為示例，這些摻雜劑可以通過離子注入和退火引入到第一層130中。類似于限定本體區(qū)域190的ρ型摻雜劑，可以形成組成n+型溝道停止區(qū)170的η 型摻雜劑，即，η型摻雜劑例如可以在形成第二層140之前通過離子注入或擴散引入到第一層130中。指定沿著垂直方向y的溝道停止區(qū)170的尺寸的厚度t對應于y2-yl，yl指定沿著A-A’的點，其中組成第二層140的η型摻雜劑的分布與組成溝道停止區(qū)170的η型摻雜劑的分布相交，y2是沿著A-A’線的點，其中組成溝道停止區(qū)170的η型摻雜劑的分布與組成本體區(qū)域190的ρ型摻雜劑的分布相交。當通過離子注入和退火形成溝道停止區(qū)170時，該區(qū)域內的最大摻雜劑濃度和厚度t可以通過諸如注入劑量和注入能量的注入?yún)?shù)調節(jié)。作為示例，對于向SiC材料引入η 型摻雜劑N，可以選擇注入劑量處于IO12CnT2至IO13CnT2之間，可以選擇注入能量處于10至 50keV之間。圖3是說明沿著圖1中示出的JFET 100的線A_A’的垂直方向的摻雜劑濃度的分布的示圖。在yl和y2之間的溝道停止區(qū)170中圖3中示出的摻雜劑濃度的分布和圖2中示出的摻雜劑濃度的分布不同。在圖3中示出的實施例中，組成溝道停止區(qū)170的η型摻雜劑通過原位摻雜即通過在形成第一層130和/或第二層140的同時引入這些摻雜劑。作為示例，原位摻雜可以涉及向在第一和/或第二層130、140的沉積中使用的反應氣體添加摻雜劑氣體。圖4說明具有橫向溝道220的垂直JFET 101的一部分的示意性剖面圖。圖4中示出的JFET 101在溝道停止區(qū)的布置不同于圖1中示出的JFET 100。JFET 101的η+溝道停止區(qū)171相對于界面180的平面的尺寸對應于本體區(qū)域190相對于所述平面的尺寸。因而，可以使用單個光刻掩膜來形成本體區(qū)域190和溝道停止區(qū)域170 二者。圖5說明具有橫向溝道220的垂直JFET 102的一部分的示意性剖面圖。圖5中示出的JFET 102在溝道停止區(qū)的布置不同于圖1中示出的JFET 100。溝道停止區(qū)172沿著平行于界面180的方向伸出本體區(qū)域190的端部174。圖6是示出JFET的源極和漏極之間的電流密度j與柵極電壓Ve的關系的示圖。示出為J1和j2的曲線在J1的情況中表示缺少溝道停止區(qū)的JFET，在j2的情況中表示包括溝道停止區(qū)的JFET。作為示例，示出為J1的曲線可以表示沒有溝道停止區(qū)170的圖1中示出的JFET 100，且示出為j2的曲線可以表示包括溝道停止區(qū)170的JFET 101。將參考圖1中示出的JFET 100從右向左解釋圖6中示出的曲線丄、」2的特性。橫向η溝道220夾在ρ+型柵極控制區(qū)域150和ρ+型本體區(qū)域190之間。通過向柵極控制區(qū)域150施加負柵極電壓Ve，第一空間電荷區(qū)域240從柵極控制區(qū)域150擴展到第二層140。 在用于解釋的示例中，因為在第二層140和本體區(qū)域150之間形成的ρη結對于Ve的負值并不反向偏置，第二空間電荷區(qū)域250兩端的電壓降近似由內建電壓決定。當?shù)谝豢臻g電荷區(qū)域240和第二空間電荷區(qū)域250彼此接觸即d3=0Mm時，電荷載流子即電子從溝道區(qū)域220消除且JFET 100阻斷電流流動。該條件已知為圖6中Vroi和 Vp02示出的夾斷和相應夾斷電壓。Vroi和Vto2的值分別取決于溝道區(qū)域的摻雜劑濃度和高度。當進一步增加柵極電壓\到負值時，第二層140和本體區(qū)域190之間的ρη結愈加以正向偏置模式操作。所謂的夾通(punch-through)電壓VPT1、Vpt2決定從本體區(qū)域140向溝道區(qū)域220的空穴注入(即源極和柵極之間的電流)的起始。正向偏置本體區(qū)域190和溝道區(qū)域220之間的ρη結所需的電壓例如取決于第二空間電荷區(qū)域250的寬度和溝道區(qū)域的厚度d3。第二空間電荷區(qū)域250的寬度越小，內建電場變得越大，且相應地，用于夾通所需的電壓變得越高。與圖6中示出的曲線J1和j2相關的JFET由于溝道停止區(qū)的存在而不同。與曲線 J1相關的JFET缺少溝道停止區(qū)。因此，第二空間電荷區(qū)域250擴展到η型第二層140。與曲線j2相關的JFET包括η.型溝道停止區(qū)170。因而，第二空間電荷區(qū)域250擴展到η.型溝道停止區(qū)170。因為η+型溝道停止區(qū)170內的摻雜劑濃度高于η型第二層140內的摻雜劑濃度，與曲線j2相關的JFET的第二空間電荷區(qū)域250的內建電場高于與曲線J1相關的 JFET的第二空間電荷區(qū)域250的內建電場。因而，在與曲線j2相關的JFET中實現(xiàn)夾通所需的電壓Vpt2高于在具有曲線J1的JFET中實現(xiàn)夾通所需的電壓VPT1。因此，由Vpt-Vto限定的柵極電壓窗口可以通過形成比第二層具有更高摻雜劑濃度的溝道停止區(qū)增加。圖7是說明根據(jù)一個實施例制造半導體器件方法的簡化流程圖。在S100，在溝道區(qū)域的第一側形成與第二導電性的溝道區(qū)域鄰接的第一導電類型的本體區(qū)域。在S110，在與第一側相對的溝道區(qū)域的第二側形成與溝道區(qū)域鄰接的第一導電類型的柵極控制區(qū)域，溝道區(qū)域配置成通過在柵極控制區(qū)域和本體區(qū)域之間施加電壓而控制其導電性。在S120，在本體區(qū)域內形成第二導電類型的源極區(qū)，在S130在第一側布置第二導電類型的溝道停止區(qū)，該溝道停止區(qū)至少部分地布置在本體區(qū)域和溝道區(qū)域至少之一內， 該溝道停止區(qū)包括比源極區(qū)的最大摻雜劑濃度低的最大摻雜劑濃度。應當注意，示出為S100、S110、S120、S130的上述方法特征可以以不同于S100、 S110、S120和S130的順序實施，例如以S100、S120、S130、SllO的順序實施。圖8A至8C說明在圖1中示出的JFET 100的制造的一個實施例期間半導體本體部分的剖面圖，JFET 100包括通過離子注入和退火形成的溝道停止區(qū)。參考圖8A，通過外延在n++型半導體本體110上形成第一 η型層130。
此后，如圖8B所示，離子被注入到第一 η型層130。參考圖8C，注入到第一 η型層130的離子限定溝道停止區(qū)170、ρ+型本體區(qū)域190 和η++型源極區(qū)。可以使用不同注入掩膜注入離子。作為示例，可以不使用光刻構圖注入掩膜注入限定溝道停止區(qū)170的離子?？梢允褂貌煌墓饪虡媹D注入掩膜注入限定本體區(qū)域 190和源極區(qū)200的離子。在第一 η型層130上通過外延生長第二 η型層140。圖9Α至9D說明在圖1中示出的JFET 100的制造的另一實施例期間半導體本體部分的剖面圖，JFET 100包括原位摻雜的溝道停止區(qū)。參考圖9Α，通過外延在η++型半導體本體110上生長第一 η型層130。在第一 η型層130的生長結束時，如圖9Β所示，通過原位摻雜即通過在形成第一層130的同時引入相應摻雜劑形成η+型溝道停止區(qū)170。然后，類似于8Β，如圖9C所示， 離子被注入到第一 η型層130。參考圖9D，類似于圖8C在向第一 η型層130注入離子以限定P+型本體區(qū)域190 和η++型源極區(qū)200之后，通過外延在第一 η型層130上生長第二 η型層140。諸如“下面”、“下方”、“之下”、“上方”、“上面”的空間相對術語等用于使描述簡單， 用于解釋一個元件相對于第二元件的位置。除了與圖中所示不同取向之外，這些術語旨在涵蓋器件的不同取向。而且，諸如“第一”、“第二”等術語也用于描述各個元件、區(qū)域、部分等且也不應旨在限制。貫穿說明書，相似的術語表示相似的元件。當在此使用時，“具有”、“含有”、“包括”、“包含”等術語是指示陳述的元件或特征的存在但是不排除附加元件或特征的開放式術語。除非語境明確指明，冠詞“一”及“該”旨在包括復數(shù)和單數(shù)。應當理解，除非明確聲明，此處描述的各個示例性實施例的特征可以彼此組合。盡管已經(jīng)說明和描述了特定實施例，本領域技術人員應當理解，在不偏離本發(fā)明的范圍的條件下，各種備選和/或等價實施方式可以替代示出和描述的特定實施例。本申請旨在覆蓋此處討論的特定實施例的任意修改或變型。因此，旨在表明，本發(fā)明僅由權利要求及其等價限制。
權利要求
1.一種半導體器件，包含第一導電類型的本體區(qū)域，其在第二導電的溝道區(qū)域的第一側與溝道區(qū)域鄰接； 第一導電類型的柵極控制區(qū)域，其在與第一側相對的溝道區(qū)域的第二側與溝道區(qū)域鄰接，該溝道區(qū)域配置成通過在柵極控制區(qū)域和本體區(qū)域之間施加電壓來控制其導電性； 本體區(qū)域內第二導電類型的源極區(qū)；以及布置在第一側的第二導電類型的溝道停止區(qū)，該溝道停止區(qū)至少部分地布置在本體區(qū)域和溝道區(qū)域至少之一內，該溝道停止區(qū)包括比源極區(qū)的最大摻雜劑濃度低的最大摻雜劑濃度。
2.根據(jù)權利要求1所述的半導體器件，其中沿著垂直于第一側的方向，溝道停止區(qū)的尺寸處于5nm至IOOnm的范圍內。
3.根據(jù)權利要求1所述的半導體器件，其中組成溝道停止區(qū)的最大摻雜劑濃度處于IO17CnT3至IO19CnT3的范圍內。
4.根據(jù)權利要求1所述的半導體器件，其中該半導體器件是垂直結型場效應晶體管。
5.根據(jù)權利要求1所述的半導體器件，其中該垂直結型場效應晶體管是包括大于IOV的夾斷電壓和夾通電壓間電壓差的η溝道 SiC垂直結型場效應晶體管。
6.根據(jù)權利要求5所述的半導體器件，其中夾通電壓處于20V至50V的范圍內。
7.根據(jù)權利要求4所述的半導體器件，其中溝道停止區(qū)相對于第一側的平面的尺寸對應于本體區(qū)域相對于所述平面的尺寸。
8.根據(jù)權利要求4所述的半導體器件，其中溝道停止區(qū)沿著平行于第二側的方向伸出本體區(qū)域的端部。
9.根據(jù)權利要求4所述的半導體器件，其中溝道停止區(qū)在垂直結型場效應晶體管的有源區(qū)域上方連續(xù)延伸。
10.根據(jù)權利要求4所述的半導體器件，還包含其中包括源極區(qū)的第一外延層和其中包括柵極控制區(qū)域的第二外延層，其中第一側對應于第一外延層和第二外延層之間的界面。
11.根據(jù)權利要求4所述的半導體器件，其中垂直結型場效應晶體管源極和漏極之間的電壓阻斷能力處于300V至10000V的范圍內。
12.—種集成電路，包含根據(jù)權利要求1所述的半導體器件。
13.—種制造半導體器件的方法，包含在第二導電性的溝道區(qū)域的第一側形成與溝道區(qū)域鄰接的第一導電類型的本體區(qū)域；在與第一側相對的溝道區(qū)域的第二側形成與溝道區(qū)域鄰接的第一導電類型的柵極控制區(qū)域，溝道區(qū)域配置成通過在柵極控制區(qū)域和本體區(qū)域之間施加電壓控制其導電性； 在本體區(qū)域內形成第二導電類型的源極區(qū)；以及形成布置在第一側的第二導電類型的溝道停止區(qū)，該溝道停止區(qū)至少部分地布置在本體區(qū)域和溝道區(qū)域至少之一內，該溝道停止區(qū)包括比源極區(qū)的最大摻雜劑濃度低的最大摻雜劑濃度。
14.根據(jù)權利要求13所述的方法，其中使用單個光刻掩膜來形成本體區(qū)域和溝道停止區(qū)二者。
15.根據(jù)權利要求13所述的方法，其中形成溝道停止區(qū)包括通過離子注入將摻雜劑引入到溝道停止區(qū)而不使用由光刻限定的注入掩膜圖案。
16.根據(jù)權利要求13所述的方法，還包含在形成本體區(qū)域之前形成第一外延層；以及在形成本體區(qū)域之后在第一外延層上形成第二外延層。
17.根據(jù)權利要求16所述的方法，其中形成溝道停止區(qū)包括在形成第二外延層之前通過離子注入將摻雜劑引入到第一外延層中。
18.根據(jù)權利要求13所述的方法，其中形成溝道停止區(qū)包括通過原位摻雜將摻雜劑引入到第一和第二外延層至少之一。
全文摘要
包括溝道停止區(qū)的半導體器件。此處描述的半導體器件包括在第二導電性的溝道區(qū)域的第一側與溝道區(qū)域鄰接的第一導電類型的本體區(qū)域。第一導電類型的柵極控制區(qū)域在與第一側相對的溝道區(qū)域的第二側與溝道區(qū)域鄰接，溝道區(qū)域配置成通過在柵極控制區(qū)域和本體區(qū)域之間施加電壓控制其導電性。第二導電類型的源極區(qū)布置在本體區(qū)域內且第二導電類型的溝道停止區(qū)布置在第一側，溝道停止區(qū)至少部分地布置在本體區(qū)域和溝道區(qū)域至少之一內。溝道停止區(qū)包括比源極區(qū)域的最大摻雜劑濃度低的最大摻雜劑濃度。
文檔編號H01L29/78GK102339862SQ20111019678
公開日2012年2月1日 申請日期2011年7月14日 優(yōu)先權日2010年7月14日
發(fā)明者埃爾佩爾特 R. 申請人:英飛凌科技奧地利有限公司