專利名稱：半導(dǎo)體集成電路裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及內(nèi)置數(shù)字電路和模擬電路的半導(dǎo)體集成電路裝置。
背景技術(shù)：
近年來，使用了鋰離子電池的電池組被搭載在數(shù)字照相機等便攜設(shè)備中。關(guān)于鋰離子電池一般很難根據(jù)其電壓來檢測電池剩余量。因此采用了由微型計算機等檢測電池的充放電電流，通過累計檢測到的充放電電流來測量電池余量的方法。這樣在用于測量電池余量的電池監(jiān)視IC中，在1個芯片的半導(dǎo)體集成電路裝置中搭載有高精度A/D轉(zhuǎn)換器等模擬電路和累計計量到的電流值的CPU、定時器等數(shù)字電路。其中，數(shù)字電路與時鐘同步產(chǎn)生充放電、穿透電流、高次諧波等噪聲。數(shù)字電路中產(chǎn)生的噪聲，在芯片內(nèi)部的半導(dǎo)體襯底中傳播并侵入到由高精度A/D轉(zhuǎn)換器等構(gòu)成的模擬電路中，使A/D轉(zhuǎn)換精度變差。另一方面，近年伴隨著電池組的小型化，要求電池監(jiān)視IC的芯片尺寸的小型化。 伴隨著電池監(jiān)視IC的芯片尺寸的小型化，噪聲影響進(jìn)一步變大的同時，應(yīng)對噪聲用的電路、電子部件的搭載也變困難。該趨勢不僅是電池監(jiān)視IC，也成為混合有模擬電路和數(shù)字電路的半導(dǎo)體器件的共同課題。本申請人先前已提出了一種半導(dǎo)體集成電路裝置，其分離為形成數(shù)字電路的數(shù)字電路區(qū)域和形成模擬電路的模擬電路區(qū)域，將模擬電路區(qū)域分離為形成模擬電路的有源元件的有源元件區(qū)域和形成模擬電路的電阻或電容器的無源元件區(qū)域，將無源元件區(qū)域配置在與所述數(shù)字電路區(qū)域相鄰的區(qū)域中，將有源元件區(qū)域配置在遠(yuǎn)離數(shù)字電路區(qū)域的區(qū)域中 (參照專利文獻(xiàn)1)。圖8(A)、⑶表示現(xiàn)有的無源元件區(qū)域的平面圖和沿虛線的剖視圖。該圖中，在P 型半導(dǎo)體襯底1的表面形成叫做LOCOS (Local Oxidation of Silicon 硅的局部氧化)的元件隔離膜2，在元件隔離膜2上布設(shè)電阻或電容器等無源元件3、4等。在無源元件區(qū)域5的右側(cè)鄰接數(shù)字電路區(qū)域，在左側(cè)鄰接模擬電路的有源元件區(qū)域。在無源元件區(qū)域5與數(shù)字電路區(qū)域的分界部分的半導(dǎo)體襯底1中設(shè)置ρ+型層6，向ρ+ 型層6供給數(shù)字電路的接地電壓DGND。此外，在無源元件區(qū)域5與模擬電路的有源元件區(qū)域的分界部分的半導(dǎo)體襯底1中設(shè)置P+型層7，向該ρ+型層7供給模擬電路的接地電壓 AGND0專利文獻(xiàn)1 日本特開2010-123736號公報

發(fā)明內(nèi)容
在數(shù)字電路與模擬電路的有源元件區(qū)域之間設(shè)置了圖8(A)、(B)所示的無源元件區(qū)域5的情況下，在數(shù)字電路中產(chǎn)生的噪聲混入到無源元件區(qū)域5的半導(dǎo)體襯底1中傳播時，被半導(dǎo)體襯底1的電阻值衰減后到達(dá)模擬電路的有源元件區(qū)域。因此，數(shù)字電路與模擬電路的有源元件區(qū)域的間隔越大，越能夠抑制來自數(shù)字電路的噪聲混入到模擬電路中。
但是，在無源元件區(qū)域5的半導(dǎo)體襯底1與無源元件3、4之間存在雜散電容。在無源元件3、4是電容器的情況下，所述雜散電容的值成為電容器的電容值的例如1/20左右。 圖9表示現(xiàn)有的半導(dǎo)體集成電路裝置的等效電路圖。該圖中，數(shù)字電路Di與模擬電路的有源元件部Ac之間通過無源元件區(qū)域5的半導(dǎo)體襯底1形成的電阻Rpsub連接，電阻Rpsub 與對應(yīng)于無源元件3、4的模擬電路的無源元件部1 之間通過無源元件區(qū)域5的半導(dǎo)體襯底1和無源元件3、4之間的元件隔離膜(LOCOS) 2形成的雜散電容Cf連接。模擬電路的有源元件部Ac與無源元件部1 之間當(dāng)然是用布線連接。因此，存在在數(shù)字電路中產(chǎn)生的噪聲從無源元件區(qū)域5的半導(dǎo)體襯底1穿過雜散電容混入到無源元件3、4中，而無法充分抑制模擬電路中的噪聲的問題。本發(fā)明是鑒于上述問題而提出的，其目的在于提供一種充分抑制從數(shù)字電路向模擬電路的噪聲混入的半導(dǎo)體集成電路裝置。本發(fā)明的一個實施方式的半導(dǎo)體集成電路裝置是在一個半導(dǎo)體襯底上形成有數(shù)字電路和模擬電路的半導(dǎo)體集成電路裝置，分離為形成所述數(shù)字電路的數(shù)字電路區(qū)域(13) 和形成模擬電路的模擬電路區(qū)域(12)，將所述模擬電路區(qū)域(1 分離為形成所述模擬電路的有源元件的有源元件區(qū)域(12a)和形成所述模擬電路的無源元件的無源元件區(qū)域 (12b、12c)，將所述無源元件區(qū)域(12b、12c)配置在與所述數(shù)字電路區(qū)域(1 相鄰的區(qū)域中，將所述有源元件區(qū)域(12a)配置在遠(yuǎn)離所述數(shù)字電路區(qū)域(1 的區(qū)域中，該半導(dǎo)體集成電路裝置的特征在于，在所述無源元件區(qū)域(12b、12c)的半導(dǎo)體襯底00)中形成與所述半導(dǎo)體襯底的導(dǎo)電型不同的第一導(dǎo)電型的第一阱01)，在所述第一阱內(nèi)形成與所述第一阱的第一導(dǎo)電型不同的第二導(dǎo)電型的第二阱(22)，在所述第二阱02)上隔著元件隔離膜03)布設(shè)了無源元件(25、26)。優(yōu)選分別對形成在所述第一阱與所述半導(dǎo)體襯底OO)之間的PN結(jié)和形成在所述第一阱與所述第二阱02)之間的PN結(jié)施加反偏壓。優(yōu)選所述第一阱被在遠(yuǎn)離所述數(shù)字電路區(qū)域(1 的位置上設(shè)置所述第一導(dǎo)電型的雜質(zhì)高濃度層(30)，向所述第一導(dǎo)電型的雜質(zhì)高濃度層(30)供給所述模擬電路的電源電壓。優(yōu)選所述半導(dǎo)體襯底OO)和所述第二阱0 被設(shè)置所述第二導(dǎo)電型的雜質(zhì)高濃度層08、31)，向所述第二導(dǎo)電型的雜質(zhì)高濃度層(觀、31)供給所述模擬電路的接地電壓。另外，所述括號內(nèi)的參照符號是為了容易理解而標(biāo)注的，只不過是一例，并不限定于圖示的方式。根據(jù)本發(fā)明，能夠充分地抑制從數(shù)字電路向模擬電路的噪聲混入。


圖1是本發(fā)明的半導(dǎo)體集成電路裝置的一個實施方式的平面結(jié)構(gòu)圖。圖2是本發(fā)明的無源元件區(qū)域的平面圖和沿虛線的剖視圖。圖3是本發(fā)明的半導(dǎo)體集成電路裝置的等效電路圖。圖4是本發(fā)明的無源元件區(qū)域的剖視圖和等效電路圖。
圖5是PLL的一個實施方式的框圖。圖6是δ - Σ調(diào)制器的一個實施方式的框圖。圖7是應(yīng)用了電池監(jiān)視IC的電池組的一個實施方式的框圖。圖8是現(xiàn)有的無源元件區(qū)域的平面圖和沿虛線的剖視圖。圖9是現(xiàn)有的半導(dǎo)體集成電路裝置的等效電路圖。符號說明10半導(dǎo)體集成電路裝置12模擬電路區(qū)域12a有源元件區(qū)域12b、12c 無源元件區(qū)域13數(shù)字電路區(qū)域20半導(dǎo)體襯底21 η 型阱22 ρ 型阱23元件隔離膜24無源元件區(qū)域25,26 無源元件27,28,31 ρ+型層30 η+ 型層
具體實施例方式以下，參照

本發(fā)明的實施方式。<半導(dǎo)體集成電路裝置的一個實施方式>圖1是表示本發(fā)明的半導(dǎo)體集成電路裝置的一個實施方式的平面結(jié)構(gòu)圖。該圖中，在半導(dǎo)體集成電路裝置10中分離形成有模擬電路區(qū)域12和數(shù)字電路區(qū)域13。模擬電路區(qū)域12和數(shù)字電路區(qū)域13之間間隔有距離D1。在半導(dǎo)體集成電路裝置10是電池監(jiān)視IC的情況下，在模擬電路區(qū)域12中形成 δ - Σ調(diào)制器、包含PLL的振蕩電路、各種傳感器等。此外，在數(shù)字電路區(qū)域13中形成CPU、 RAM和ROM等存儲器、寄存器、通信電路等。將模擬電路區(qū)域12分離為形成MOS晶體管等有源元件的有源元件區(qū)域12a、形成電容器的無源元件區(qū)域12b、形成電阻的無源元件區(qū)域12c。另外，作為無源元件區(qū)域也可以混有電容元件和電阻元件。無源元件區(qū)域12b、12c的寬度Wl是數(shù)10 數(shù)100 μ m，作為一例是 Wl = 200 μ m。在有源元件區(qū)域12a中分別形成構(gòu)成模擬電路的δ - Σ調(diào)制器、PLL、各種傳感器的MOS晶體管，在無源元件區(qū)域12b中特別形成構(gòu)成δ - Σ調(diào)制器、PLL的大電容的電容器。 在無源元件區(qū)域12c中特別形成構(gòu)成δ - Σ調(diào)制器、PLL的電阻值大的電阻。將無源元件區(qū)域12b和無源元件區(qū)域12c集中形成在在模擬電路區(qū)域12中與數(shù)字電路區(qū)域13相鄰的區(qū)域中。此外，將有源元件區(qū)域1 集中形成在在模擬電路區(qū)域12 中遠(yuǎn)離數(shù)字電路區(qū)域13的區(qū)域中。
5
<無源元件區(qū)域的平面圖和剖視圖>圖2(A)、⑶表示本發(fā)明的無源元件區(qū)域的平面圖和沿虛線的剖視圖。該圖中，在導(dǎo)電型為P型的半導(dǎo)體襯底20的表面形成η型阱(NWEL) 21，在所述η型阱21內(nèi)形成ρ型阱(PWEL) 22。在該ρ型阱22上形成元件隔離膜(LOCOS) 23來作為無源元件區(qū)域Μ。無源元件區(qū)域M與圖1中的無源元件區(qū)域12b、12c相對應(yīng)。在無源元件區(qū)域M的元件隔離膜 23上布設(shè)電阻或電容器的無源元件25 J6等。在無源元件區(qū)域M的右側(cè)鄰接數(shù)字電路區(qū)域13，在左側(cè)鄰接模擬電路的無源元件區(qū)域12a。在無源元件區(qū)域M與數(shù)字電路區(qū)域13的分界部分的半導(dǎo)體襯底20中設(shè)置作為P型雜質(zhì)高濃度層的P+型層27，向ρ+型層27供給數(shù)字電路的接地電壓DGND。此外， 在無源元件區(qū)域M與模擬電路的有源元件區(qū)域1 的分界部分的半導(dǎo)體襯底20中設(shè)置ρ+ 型層28，向該ρ+型層觀供給模擬電路的接地電壓AGND。此外，在η型阱21中的與有源元件區(qū)域1 鄰接的部分布設(shè)有作為η型雜質(zhì)高濃度層的η+型層30。向該η+型層30供給模擬電路的電源電壓AVDD(AVDD>AGND)。在本實施方式中，以與P+型層觀平行延伸的狀態(tài)布設(shè)n+型層30，但也可以使η+型層30的端部向數(shù)字電路區(qū)域13側(cè)延伸一些，不限定于圖2(A)所示的例子。但是，η+型層30不設(shè)置在與數(shù)字電路區(qū)域13鄰接的部分中。這是為了防止從數(shù)字電路區(qū)域13混入到η+型層30中的噪聲穿過η+型層30混入到模擬電路的電源電壓AVDD中。另外，在ρ型阱22的周緣部，包圍無源元件25 J6等布設(shè)有P+型層31。向ρ+型層 31供給模擬電路的接地電壓AGND。另外，ρ+型層31不一定需要包圍無源元件25 J6等。在此，η型阱21被供給模擬電路的電源電壓AVDD，p型半導(dǎo)體襯底20被供給模擬電路的接地電壓AGND和數(shù)字電路的接地電壓DGND，η型阱21被供給模擬電路的接地電壓 AGND。因此，成為對ρ型半導(dǎo)體襯底和η型阱21所形成的PN結(jié)施加了反偏壓的狀態(tài)，同樣地成為對η型阱21和ρ型阱22所形成的PN結(jié)施加了反偏壓的狀態(tài)。這樣，兩PN結(jié)中的耗盡層變寬，能夠使P型半導(dǎo)體襯底20與η型阱21之間的雜散電容和η型阱21與ρ型阱 22之間的雜散電容低容量化。即，能夠使ρ型半導(dǎo)體襯底20與無源元件25 J6之間的雜散電容低容量化?！吹刃щ娐贰祱D3表示本發(fā)明的半導(dǎo)體集成電路裝置的等效電路圖。該圖中，數(shù)字電路Di與模擬電路的有源元件部Ac之間通過無源元件區(qū)域M的ρ型半導(dǎo)體襯底20形成的電阻Rpsub 連接。電阻Rpsub經(jīng)由無源元件區(qū)域24的半導(dǎo)體襯底20與η型阱21之間的雜散電容Csn 和η型阱21形成的電阻foil及foi2，與向模擬電路供給電源電壓AVDD的電源和有源元件部 Ac連接。此外，η型阱21 (電阻foil、Rn2的連接點)通過與ρ型阱22間的雜散電容Cns， 與供給模擬電路的接地電壓AGND的電源連接，另外還通過元件隔離膜(L0C0Q23的雜散電容Clocos與模擬電路的無源元件部1 連接。模擬電路的有源元件部Ac與無源元件部1 之間當(dāng)然是布線連接。在此，即使假設(shè)從數(shù)字電路區(qū)域13混入到半導(dǎo)體襯底20中的噪聲穿過雜散電容 Cns混入到了 η型阱21中，也因為該噪聲在η型阱21中被電阻foil和衰減，所以能夠抑制混入到模擬電路的電源電壓AVDD和有源元件部Ac中。此外，通過對由η型阱21和ρ 型半導(dǎo)體襯底20及ρ型阱22形成的PN結(jié)施加反偏壓，使雜散電容Csn、Cns低容量化，由此能夠抑制已混入到半導(dǎo)體襯底20中的噪聲再混入到η型阱21中，并且能夠抑制噪聲從η 型阱21穿過ρ型阱22和元件隔離膜(LOCOS) 23混入到無源元件25、26中。由此，能夠充分地抑制數(shù)字電路中產(chǎn)生的噪聲混入到模擬電路中而影響模擬電路。<閂鎖的檢驗>圖4(A)、(B)中表示本發(fā)明的無源元件區(qū)域的剖視圖和等效電路圖?？紤]用圖 4(A)的剖視圖中表示的ρ型半導(dǎo)體襯底20和η型阱21及ρ型阱22形成PNP晶體管Q1， 由η型阱21和ρ型半導(dǎo)體襯底20及ρ型半導(dǎo)體襯底20內(nèi)的鄰接的其它η型阱(或η型層)35、36等形成NPN晶體管Q2。在此，如圖4⑶的等效電路圖所示，晶體管Ql、Q2成為晶閘管結(jié)構(gòu)，向晶體管Ql 的發(fā)射極供給模擬電路的接地電壓AGND，經(jīng)由η型阱21形成的電阻1 向晶體管Ql的基極和晶體管Q2的集電極供給模擬電路的電源電壓AVDD。此外，經(jīng)由ρ型半導(dǎo)體襯底20形成的電阻Rpsub，向晶體管Ql的集電極和晶體管Q2的基極供給模擬電路的接地電壓AGND，向晶體管Q2的發(fā)射極供給模擬電路的接地電壓AGND。此時，在因噪聲的混入等而導(dǎo)致晶體管Ql、Q2都接通時，晶閘管閂鎖，但只是晶體管Ql的發(fā)射極的接地電壓AGND與晶體管Q2的發(fā)射極的接地電壓AGND之間導(dǎo)通，實質(zhì)上不流電流，因此不產(chǎn)生任何問題。<無源元件的結(jié)構(gòu)>說明無源元件25、26。在無源元件25是電容元件的情況下，將第一層金屬布線層和第二層金屬布線層隔著氧化膜等絕緣層間隔距離對置地設(shè)置。由該第一層金屬布線層和第二層金屬布線層形成電容器。另外，也可以取代第一和第二層金屬布線層而使用多晶硅布線層等。此外，在無源元件沈是電阻元件的情況下，在氧化膜等絕緣層內(nèi)設(shè)置多晶硅布線層。使用該多晶硅布線層的布線電阻作為電阻元件。<PLL 的結(jié)構(gòu) >圖5表示PLL的一個實施方式的框圖。該圖中，向端子40供給振蕩器中產(chǎn)生的基準(zhǔn)時鐘，并供給到相位比較器41中。相位比較器41對該基準(zhǔn)時鐘和從分頻器45供給的分頻時鐘的相位進(jìn)行比較，輸出相位誤差信號。將相位誤差信號供給低通濾波器(LPF) 42，去除不需要頻率成分后，再供給到電壓控制振蕩器(VC0)43中。由于低通濾波器42的截止頻率低，因此構(gòu)成低通濾波器42的電阻4 是大電阻，電容器42b是大電容。電壓控制振蕩器43按照相位誤差信號使振蕩頻率可變。電壓控制振蕩器43輸出的振蕩頻率信號作為倍增時鐘從端子44輸出，同時被供給到分頻器中。分頻器45對倍增時鐘分頻后供給到相位比較器41。在此，相位比較器41、電壓控制振蕩器43、分頻器45分別形成在模擬電路區(qū)域12 的有源元件區(qū)域1 中，低通濾波器42的電阻4 形成在無源元件區(qū)域12c中，電容器42b 形成在無源元件區(qū)域12b中。< δ- Σ調(diào)制器的結(jié)構(gòu)〉圖6表示δ-Σ調(diào)制器的一個實施方式的框圖。該圖中，向端子50供給模擬電壓 Vin，并供給到積分電路51中。積分電路51由輸入電阻52、反饋電阻53、積分電容M、運算放大器陽構(gòu)成，電阻52、53是大電阻，積分電容M是大電容。
將積分電路51的輸出信號在比較器56中量化后，通過D型觸發(fā)器57延遲1個時鐘量后從端子58輸出。此外，將端子58的輸出供給到反饋電阻53中，通過該反饋電阻53 進(jìn)行實質(zhì)上1位DA變換以后，在積分電路51中與模擬電壓Vin進(jìn)行加減運算。在此，運算放大器55、比較器56和觸發(fā)器57分別形成在模擬電路區(qū)域12的有源元件區(qū)域12a中，輸入電阻52、反饋電阻53形成在無源元件區(qū)域12c中，積分電容M形成在無源元件區(qū)域12b中。<電池組>圖7表示應(yīng)用了電池監(jiān)視IC的電池組的一個實施方式的框圖。該圖中，相當(dāng)于半導(dǎo)體集成電路裝置10的電池監(jiān)視IC200大致由數(shù)字部210和模擬部250構(gòu)成。另外，數(shù)字部210相當(dāng)于圖1的數(shù)字電路區(qū)域13，模擬部250相當(dāng)于圖1的模擬電路區(qū)域12。在數(shù)字部210內(nèi)設(shè)置有CPU211、R0M212、RAM213、EEPR0M214、中斷控制部215、總線控制部216、I2C部217、串行通信部218、定時器部219、電源接通復(fù)位部220、寄存器221、 測試端子狀態(tài)設(shè)定電路222、測試控制電路223、濾波器電路四0。上述的CPU211、R0M212、 RAM213、EEPR0M214、中斷控制部215、總線控制部216、I2C部217、串行通信部218、定時器部219、寄存器221通過內(nèi)部總線相互連接。 CPU211執(zhí)行R0M212中存儲的程序來控制電池監(jiān)視IC200全體，執(zhí)行累計蓄電池的充放電電流來計算蓄電池余量的處理等。此時，RAM213作為工作區(qū)域來使用。在EEPR0M214 中存儲調(diào)整(trimming)信息等。中斷控制部215從電池監(jiān)視IC200的各部供給中斷請求，按照各中斷請求的優(yōu)先度產(chǎn)生中斷并通知給CPU211。總線控制部216進(jìn)行哪個電路部使用內(nèi)部總線的控制。I2C部217經(jīng)端口 231、232與通信線連接，進(jìn)行2線式的串行通信。串行通信部 218經(jīng)端口 233與未圖示的通信線連接，進(jìn)行1線式的串行通信。定時器部219對系統(tǒng)時鐘進(jìn)行計數(shù)，其計數(shù)值被CPU211參照。當(dāng)電源接通復(fù)位部檢測220檢測到向經(jīng)濾波器電路290連接的端口 235供給的電源Vdd上升時產(chǎn)生復(fù)位信號， 并供給到電池監(jiān)視IC200的各部中。向寄存器221轉(zhuǎn)發(fā)來自EEPR0M214的信息。測試端子狀態(tài)設(shè)定電路222按照寄存器221中保持的信息，對測試端子237、238和測試控制電路223之間進(jìn)行連接，并且將與測試端口 237、238對應(yīng)的測試控制電路223的輸入設(shè)定為預(yù)定的電平。測試控制電路223在被供給測試端口 237、238的輸入時，按照該輸入，使內(nèi)部電路的狀態(tài)進(jìn)行變化，可進(jìn)行電池監(jiān)視IC200的內(nèi)部電路的測試。在模擬部250內(nèi)設(shè)置有振蕩電路251、晶體振蕩電路252、選擇控制電路253、分頻器254、電壓傳感器255、溫度傳感器256、電流傳感器257、多路轉(zhuǎn)換器258、δ - Σ調(diào)制器 259。振蕩電路251是具有PLL的振蕩器，輸出幾MHz的振蕩信號。晶體振蕩電路252 在端口 271、272上外裝晶體振子進(jìn)行振蕩，輸出幾MHz的振蕩信號。相對振蕩電路251，晶體振蕩電路252的振蕩頻率為高精度。選擇控制電路253基于從端口 273供給的選擇信號來選擇振蕩電路251和晶體振蕩電路252中的某一方輸出的振蕩頻率信號，并作為系統(tǒng)時鐘，供給到電池監(jiān)視IC200的各部，同時供給到分頻器254。此外，選擇控制電路253生成復(fù)位信號RST和控制信號CNT。但是，在不從端口 273供給選擇信號的情況下，選擇控制電路253選擇例如振蕩電路251輸出的振蕩頻率信號。分頻器2M對系統(tǒng)時鐘分頻后生成各種時鐘，并供給到電池監(jiān)視IC200 的各部。電壓傳感器255分別對外裝在端口 274、275上的蓄電池301、302的電壓進(jìn)行檢測，將模擬的檢測電壓供給到多路轉(zhuǎn)換器258中。溫度傳感器256檢測電池監(jiān)視IC200的環(huán)境溫度，將模擬的檢測溫度供給到多路轉(zhuǎn)換器258。在端口 276、277上連接有電流檢測用電阻303的兩端，電流傳感器257根據(jù)端口 276,277各自的電位差來檢測流過電阻303的電流，將模擬的檢測電流供給到多路轉(zhuǎn)換器 258 中。多路轉(zhuǎn)換器(multiplexer) 258依次選擇模擬的檢測電壓、模擬的檢測溫度、模擬的檢測電流，并供給到δ - Σ調(diào)制器259中。δ - Σ調(diào)制器259對各檢測值進(jìn)行δ - Σ變換，由此將脈沖密度調(diào)制信號經(jīng)內(nèi)部總線供給到CPU211，由CPU211進(jìn)行數(shù)字濾波處理來分別進(jìn)行檢測電壓、檢測溫度、檢測電流的數(shù)字化。此外，CPU211通過累計蓄電池的充放電電流來計算蓄電池剩余量。此時將檢測溫度用于溫度修正。所述電池監(jiān)視IC200和蓄電池301、302、電流檢測用電阻303、穩(wěn)壓保護(hù)電路304、 電阻305和開關(guān)306共同被收納在機殼310中，構(gòu)成了電池組300。在電池組300的端子 311上連接蓄電池301的正極和穩(wěn)壓保護(hù)電路304的電源輸入端子，穩(wěn)壓保護(hù)電路304的電源輸出端子連接電池監(jiān)視IC200的電源Vdd的端口 235。端子312經(jīng)電阻305與穩(wěn)壓保護(hù)電路304的接地端子連接，并且經(jīng)開關(guān)306連接在電流檢測用電阻303的與端口 277的連接點上。穩(wěn)壓保護(hù)電路304在使端子311、312間的電壓穩(wěn)定的同時，還在該電壓成為預(yù)定范圍外的情況下切斷開關(guān)306進(jìn)行保護(hù)。此外，電流檢測用電阻303的與端口 276的連接點連接電池監(jiān)視IC200的電源Vss 的端口 236。在電池組300的端子313、314上連接有電池監(jiān)視IC200的端口 231、232。
權(quán)利要求
1.一種半導(dǎo)體集成電路裝置，其在一個半導(dǎo)體襯底上形成有數(shù)字電路和模擬電路，分離為形成所述數(shù)字電路的數(shù)字電路區(qū)域和形成模擬電路的模擬電路區(qū)域，將所述模擬電路區(qū)域分離為形成所述模擬電路的有源元件的有源元件區(qū)域和形成所述模擬電路的無源元件的無源元件區(qū)域，將所述無源元件區(qū)域配置在與所述數(shù)字電路區(qū)域相鄰的區(qū)域中，將所述有源元件區(qū)域配置在遠(yuǎn)離所述數(shù)字電路區(qū)域的區(qū)域中，該半導(dǎo)體集成電路裝置的特征在于，在所述無源元件區(qū)域的半導(dǎo)體襯底中形成與所述半導(dǎo)體襯底的導(dǎo)電型不同的第一導(dǎo)電型的第一阱，在所述第一阱內(nèi)形成與所述第一阱的第一導(dǎo)電型不同的第二導(dǎo)電型的第二阱，在所述第二阱上隔著元件隔離膜布設(shè)了無源元件。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路裝置，其特征在于，分別對形成在所述第一阱與所述半導(dǎo)體襯底之間的PN結(jié)和形成在所述第一阱與所述第二阱之間的PN結(jié)施加反偏壓。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體集成電路裝置，其特征在于，所述第一阱被在遠(yuǎn)離所述數(shù)字電路區(qū)域的位置上設(shè)置所述第一導(dǎo)電型的雜質(zhì)高濃度層，向所述第一導(dǎo)電型的雜質(zhì)高濃度層供給所述模擬電路的電源電壓。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體集成電路裝置，其特征在于，所述半導(dǎo)體襯底和所述第二阱被設(shè)置所述第二導(dǎo)電型的雜質(zhì)高濃度層，向所述第二導(dǎo)電型的雜質(zhì)高濃度層供給所述模擬電路的接地電壓。
全文摘要
本發(fā)明的目的在于提供一種半導(dǎo)體集成電路裝置，其充分抑制從數(shù)字電路向模擬電路的噪聲混入。該半導(dǎo)體集成電路裝置，分離為形成數(shù)字電路的數(shù)字電路區(qū)域和形成模擬電路的模擬電路區(qū)域，將模擬電路區(qū)域分離為形成模擬電路的有源元件的有源元件區(qū)域和形成模擬電路的無源元件的無源元件區(qū)域，將無源元件區(qū)域配置在與數(shù)字電路區(qū)域相鄰的區(qū)域中，將有源元件區(qū)域配置在遠(yuǎn)離數(shù)字電路區(qū)域的區(qū)域中，在該半導(dǎo)體集成電路裝置中，在無源元件區(qū)域的半導(dǎo)體襯底中形成與半導(dǎo)體襯底的導(dǎo)電型不同的第一導(dǎo)電型的第一阱，在第一阱內(nèi)形成與第一阱的第一導(dǎo)電型不同的第二導(dǎo)電型的第二阱，在第二阱上隔著元件隔離膜布設(shè)了無源元件。
文檔編號H01L27/02GK102376704SQ20111019629
公開日2012年3月14日 申請日期2011年7月12日 優(yōu)先權(quán)日2010年7月13日
發(fā)明者井上文裕 申請人:三美電機株式會社