專利名稱：使用SiGe材料的電阻型存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于存儲(chǔ)器存儲(chǔ)的固態(tài)電阻型器件。
背景技術(shù)：
近來，作為用于超高密度非易失性信息存儲(chǔ)的可能的候選者，電阻型隨機(jī)存取存儲(chǔ)器(RRAM，Resistive random-access memory)已經(jīng)引起了濃厚的興趣。典型的RRAM器件具有設(shè)置在一對(duì)電極之間的絕緣層，并且表現(xiàn)出電脈沖誘導(dǎo)的滯后的電阻轉(zhuǎn)變效應(yīng)。已經(jīng)說明了由于在二元氧化物(例如，NiO和TiO2)中的焦耳加熱和電化學(xué)處理， 或用于包括氧化物、硫族化合物和聚合物的離子導(dǎo)電體的氧化還原處理，而在絕緣體內(nèi)形成導(dǎo)電細(xì)絲的電阻轉(zhuǎn)變。已經(jīng)說明了通過在TiO2和無定形硅(a-Si)膜中的場(chǎng)輔助的離子擴(kuò)散的電阻轉(zhuǎn)變。在a-Si結(jié)構(gòu)的情況下，金屬離子由于電壓誘導(dǎo)而擴(kuò)散到硅中，導(dǎo)致使a-Si結(jié)構(gòu)的電阻減小的導(dǎo)電細(xì)絲的形成。這些細(xì)絲在消除偏壓之后保留，由此使所述器件具有非易失性特性，并且在反極性施加的電壓的動(dòng)力下，通過反向流回金屬電極的離子可以去除這些細(xì)絲。已經(jīng)示出了通過在兩個(gè)金屬電極之間設(shè)置a-Si結(jié)構(gòu)而形成電阻型器件，以具有其可控制的電阻特性。然而，這些器件通常具有微米大小的細(xì)絲，該細(xì)絲可以防止這些器件被降級(jí)到100納米范圍以下。該器件也可能需要高形成電壓，該電壓會(huì)造成器件損壞和限
制產(chǎn)率。

發(fā)明內(nèi)容
本發(fā)明涉及用于存儲(chǔ)器存儲(chǔ)的固態(tài)電阻型器件。在一個(gè)實(shí)施例中，存儲(chǔ)器件具有縱橫陣列。所述存儲(chǔ)器件包括第一電極的第一陣列，所述第一電極的第一陣列沿著第一方向延伸；第二電極的第二陣列，所述第二電極的第二陣列沿著第二方向延伸，每個(gè)第二電極具有包含硅的多晶半導(dǎo)體層的；非晶體硅結(jié)構(gòu)，所述非晶體硅結(jié)構(gòu)設(shè)置在所述第一電極和所述第二電極之間的由所述第一陣列和所述第二陣列限定的相交點(diǎn)處。所述第一陣列和所述第二陣列的每個(gè)相交點(diǎn)構(gòu)成兩端電阻型存儲(chǔ)器單兀(two-terminal resistive memory cell)。在另一個(gè)實(shí)施例中，非晶體硅結(jié)構(gòu)包括無定形硅，并且所述多晶半導(dǎo)體層包括多
晶娃錯(cuò)。在另一個(gè)實(shí)施例中，電阻型存儲(chǔ)器件包括第一電極；第二電極，所述第二電極具有包括硅的多晶半導(dǎo)體層；非晶體硅結(jié)構(gòu)，所述非晶體硅結(jié)構(gòu)設(shè)置在所述第一電極和所述第二電極之間。所述第一電極、所述第二電極和所述非晶體硅結(jié)構(gòu)構(gòu)成兩端電阻型存儲(chǔ)器單元。在又一個(gè)實(shí)施例中，一種用于制造電阻型存儲(chǔ)器件的方法，所述方法包括設(shè)置襯底；在所述襯底上形成底電極，所述底電極包括多晶半導(dǎo)體層，所述多晶半導(dǎo)體層包括硅；在所述底電極上形成轉(zhuǎn)變介質(zhì)(switching medium)，所述轉(zhuǎn)變介質(zhì)限定當(dāng)施加寫入電壓時(shí)形成細(xì)絲的區(qū)域；以及在所述轉(zhuǎn)變介質(zhì)上形成頂電極，所述頂電極構(gòu)造為在所述轉(zhuǎn)變介質(zhì)中所限定的區(qū)域中設(shè)置形成所述細(xì)絲所需的至少一部分金屬粒子。以下在附圖和說明書中描述了一個(gè)或多個(gè)實(shí)施例的細(xì)節(jié)。從說明書、附圖和權(quán)利要求，其它特征、目的和優(yōu)點(diǎn)將是顯而易見的。如本文所使用的，術(shù)語“納米級(jí)”或“納米結(jié)構(gòu)”指具有納米級(jí)范圍的至少一維的結(jié)構(gòu)；例如，具有0. 1到200納米的一般范圍的直徑或多個(gè)截面維數(shù)的結(jié)構(gòu)。這包括具有納米級(jí)的所有三個(gè)空間維數(shù)的結(jié)構(gòu)；例如，其長(zhǎng)度與其納米級(jí)直徑同階的圓柱形納米圓柱或納米柱子。納米結(jié)構(gòu)可以包括本領(lǐng)域技術(shù)人員已知的不同納米結(jié)構(gòu)；例如，納米管、納米絲、 納米桿、納米圓柱、納米柱子、納米粒子和納米纖維。


以下將結(jié)合附圖描述示例性實(shí)施例，其中相同的附圖標(biāo)記表示相同的元件，并且其中圖1示出了根據(jù)本發(fā)明的實(shí)施例的包括底電極、轉(zhuǎn)變介質(zhì)和頂電極的非易失性固態(tài)電阻型器件；圖2示出了根據(jù)本發(fā)明的實(shí)施例的器件的電阻轉(zhuǎn)變特性；圖3A示出了通過將寫入電壓(program voltage) Vpth施加到頂電極而使兩端器件處于接通狀態(tài)；圖;3B示出了通過將擦除電壓Vrth施加到頂電極而使兩端器件處于斷開狀態(tài)；圖4示出根據(jù)本發(fā)明的實(shí)施例在后端過程(backend process)中實(shí)現(xiàn)具有兩端電阻型存儲(chǔ)器的半導(dǎo)體器件；圖5示出根據(jù)本發(fā)明的實(shí)施例在縱橫的存儲(chǔ)器陣列中布置的兩端電阻型存儲(chǔ)器單元；圖6A示出根據(jù)本發(fā)明的實(shí)施例的多晶硅層作為底電極的一部分的納米級(jí)非易失性固態(tài)電阻型存儲(chǔ)器；圖6B示出根據(jù)本發(fā)明的實(shí)施例的多晶硅-鍺(多晶-SiGe)層作為底電極的一部分的納米級(jí)非易失性固態(tài)電阻型存儲(chǔ)器；以及圖7A-7E示出根據(jù)本發(fā)明的實(shí)施例用于形成電阻型存儲(chǔ)器的過程。
具體實(shí)施例方式圖1示出了根據(jù)本發(fā)明的實(shí)施例的包括底電極102、轉(zhuǎn)變介質(zhì)104和頂電極106的非易失性固態(tài)電阻型器件100中的存儲(chǔ)器單元101。利用合適的控制電路，可以使轉(zhuǎn)變介質(zhì)104表現(xiàn)為可以被選擇性地設(shè)定到不同值和重新設(shè)定的電阻。在本實(shí)施例中，存儲(chǔ)器單元101是兩端納米級(jí)電阻型隨機(jī)存取存儲(chǔ)器(RRAM)。雖然未示出，本領(lǐng)域技術(shù)人員應(yīng)該理解器件100包括多個(gè)存儲(chǔ)器單元101。本領(lǐng)域技術(shù)人員還應(yīng)該理解存儲(chǔ)器單元101可以用作為可編程互連、可變電容或其它類型的器件。RRAM是具有設(shè)置在頂電極和底電極之間的轉(zhuǎn)變介質(zhì)的兩端存儲(chǔ)器?？梢酝ㄟ^將電信號(hào)施加到電極上來控制該轉(zhuǎn)變介質(zhì)的電阻。該電信號(hào)可以是基于電流的或基于電壓的。如本文使用的，術(shù)語“RRAM”或“電阻型存儲(chǔ)器件”指使用通過施加電信號(hào)可控制其電阻的轉(zhuǎn)變介質(zhì)的存儲(chǔ)器件(或存儲(chǔ)器單元)，而沒有改變轉(zhuǎn)變介質(zhì)的鐵電、磁化和相位。為了說明方便，以下存儲(chǔ)器單元101和器件100統(tǒng)稱為“器件100”，除非上下文中明確該術(shù)語僅僅指器件100。在本實(shí)施例中，器件100是無定形硅基RRAM并且利用無定形硅作為轉(zhuǎn)變介質(zhì)104。 根據(jù)a-Si轉(zhuǎn)變介質(zhì)內(nèi)的導(dǎo)電細(xì)絲隨著所施加電壓的形成或取回(retrieval)，轉(zhuǎn)變介質(zhì) 104的電阻不同。頂電極106是包含銀(Ag)的導(dǎo)電層，并且頂電極106用作a-Si結(jié)構(gòu)中的細(xì)絲形成離子(filament-forming ion)的源。雖然在本實(shí)施例中使用銀，但是可以理解， 頂電極可以用各種其它適當(dāng)?shù)慕饘傩纬?，諸如金(Au)、鎳(Ni)、鋁(Al)、鉻(Cr)、鐵(Fe)、錳 (Mn)、鎢(W)、釩(V)和鈷(Co)。底電極102是與a_Si結(jié)構(gòu)的下端表面接觸的硼摻雜或其它P型多晶硅電極130。圖2示出了根據(jù)本發(fā)明的實(shí)施例的器件100的電阻轉(zhuǎn)變特性。該轉(zhuǎn)變介質(zhì)顯示了雙極轉(zhuǎn)變機(jī)制。轉(zhuǎn)變介質(zhì)的電阻根據(jù)經(jīng)由頂電極和底電極施加到轉(zhuǎn)變介質(zhì)的信號(hào)的極性和大小而不同。當(dāng)施加等于或大于寫入閾值電壓(或?qū)懭腚妷?Vpth的正電壓時(shí)，所述器件變?yōu)榻油顟B(tài)(低電阻狀態(tài))。在一個(gè)實(shí)施例中，根據(jù)用于轉(zhuǎn)變介質(zhì)和頂電極的材料，寫入電壓的范圍在1伏到4伏之間。當(dāng)施加等于或大于擦除閾值電壓(或擦除電壓)Vrth的負(fù)電壓時(shí)，所述器件變回?cái)嚅_狀態(tài)(高電阻狀態(tài))。在一個(gè)實(shí)施例中，擦除電壓的范圍在-ι 伏到-4伏之間。如果在兩個(gè)閾值電壓Vpth和Vrth之間施加有偏壓，這使得能夠進(jìn)行低壓讀取過程，器件狀態(tài)也不受影響。一旦器件100被設(shè)定到特定的電阻狀態(tài)，在沒有供電源時(shí)該器件在一段時(shí)間(或保持時(shí)間)內(nèi)保留信息，如2009年10月8日提交的美國(guó)專利申請(qǐng) No. 12/575，921、2009年10月20日提交的美國(guó)專利申請(qǐng)No. 12/582，086和2010年6月11 日提交的美國(guó)專利申請(qǐng)No. 12/814,410中所說明的，其全部?jī)?nèi)容通過引用合并于此。在一個(gè)實(shí)施例中，器件100示出了改進(jìn)的轉(zhuǎn)變特性。器件100示出了在接通狀態(tài)時(shí)的類似二極管的特性，從而接通狀態(tài)下的電流僅在正偏壓時(shí)流動(dòng)，而在負(fù)偏壓時(shí)不流動(dòng)。 然而，只要施加的負(fù)電壓不等于或大于Vrth,即使沒有檢測(cè)到電流，器件100也保持在接通狀態(tài)。圖3A和;3B示出了根據(jù)本發(fā)明的實(shí)施例器件100在接通和斷開狀態(tài)期間的轉(zhuǎn)變機(jī)制。根據(jù)施加到器件100的電極的寫入電壓和擦除電壓，在a-Si介質(zhì)104中的轉(zhuǎn)變基于 a-Si介質(zhì)中的細(xì)絲區(qū)域中的納米級(jí)導(dǎo)電細(xì)絲(或多個(gè)細(xì)絲)的形成和取回。圖3A示出了通過將寫入電壓Vpth施加到頂電極而使器件100處于接通狀態(tài)。由 a-Si制成的轉(zhuǎn)變介質(zhì)104設(shè)置在底電極102和頂電極106之間。該轉(zhuǎn)變介質(zhì)的上部包括從頂電極延伸到底電極上方大約IOnm的金屬區(qū)域(或?qū)щ娐窂?302。當(dāng)比隨后的寫入電壓稍大的電壓(例如，3 5伏)施加到頂電極時(shí)，在電鑄加工過程中形成金屬區(qū)域302。或者，可以將延長(zhǎng)的電壓脈沖(例如，IOOys到Is)施加到頂電極以形成金屬區(qū)域。該相對(duì)大的電壓脈沖使得金屬離子由于電場(chǎng)誘導(dǎo)而從頂電極向底電極擴(kuò)散，由此形成連續(xù)的導(dǎo)電路徑303。轉(zhuǎn)變介質(zhì)的下部限定了細(xì)絲區(qū)域304，其中，在電鑄加工過程后，當(dāng)施加寫入電壓 Vpth時(shí)，形成細(xì)絲305。在一些實(shí)施方式中，例如，在電鑄加工過程中或當(dāng)施加寫入電壓Vpth 時(shí)，也可以一步使導(dǎo)電路徑303和細(xì)絲305 —起形成。細(xì)絲包括一系列金屬粒子，當(dāng)施加的寫入電壓提供了足夠的激活能量來將很多金屬離子從金屬區(qū)域302推向底電極時(shí)，該金屬粒子被陷入轉(zhuǎn)變介質(zhì)的下部的缺陷位置中。細(xì)絲305由一些金屬粒子構(gòu)成，這些金屬粒子被非導(dǎo)電的轉(zhuǎn)變介質(zhì)彼此分隔，并且不像金屬區(qū)域中的路徑303，它們不構(gòu)成連續(xù)的導(dǎo)電路徑。細(xì)絲305取決于不同實(shí)施方式而延長(zhǎng)大約2-lOnm。接通狀態(tài)的導(dǎo)電機(jī)制是電子隧穿過在細(xì)絲中的金屬粒子。器件的電阻由金屬粒子306和底電極之間的隧穿電阻控制。金屬粒子306是在細(xì)絲區(qū)域中最接近底電極的金屬粒子，并且是接通狀態(tài)下在細(xì)絲區(qū)域中僅剩的金屬粒子。圖:3B示出了通過將擦除電壓Veth施加到頂電極而使器件100處于斷開狀態(tài)。該擦除電壓施加足夠的電磁力以使被陷入a-Si的缺陷位置中的金屬粒子移動(dòng)，并且從細(xì)絲區(qū)域304取回細(xì)絲的至少一部分。在斷開狀態(tài)下最接近底電極的金屬粒子308與底電極分開的距離比在接通狀態(tài)期間的金屬粒子306與底電極分開的距離大。與接通狀態(tài)相比，該金屬粒子308與底電極之間增大的距離使器件100處于高電阻狀態(tài)。在一個(gè)實(shí)施例中，接通/斷開狀態(tài)之間的電阻比的范圍是從10E3到10E7。器件 100的特性如同接通狀態(tài)下的電阻和斷開狀態(tài)下的電容(即，轉(zhuǎn)變介質(zhì)不傳導(dǎo)任何起作用的量的電流，并且表現(xiàn)為斷開狀態(tài)下的電介質(zhì))。在一個(gè)實(shí)施方式中，電阻在接通狀態(tài)下是 10E5 Ohm，在斷開狀態(tài)下是10E10 Ohm。在另一個(gè)實(shí)施例中，電阻在接通狀態(tài)下是10E4 Ohm, 在斷開狀態(tài)下是10E90hm。在又一個(gè)實(shí)施例中，在斷開狀態(tài)下電阻至少是10E7 Ohm。在一個(gè)實(shí)施例中，器件100具有IOnA-IOmA的可控的接通狀態(tài)電流和大于10E6的持久性(endurance)。在室溫下，器件100具有6年的相對(duì)保持時(shí)間。圖4示出根據(jù)本發(fā)明的實(shí)施例在后端處理中實(shí)現(xiàn)具有兩端電阻型存儲(chǔ)器402的半導(dǎo)體器件400。電阻型存儲(chǔ)器402與常規(guī)的CMOS (Complementary Metal-Oxide-Semiconductor Transistor，互補(bǔ)金屬氧化物半導(dǎo)體)電路集成為一個(gè)三極管-一個(gè)電阻器件(one-transistor-one-resistive-device, 1T1R)的構(gòu)造。電阻型存儲(chǔ)器402包括底電極404、轉(zhuǎn)變介質(zhì)406和頂電極408。轉(zhuǎn)變介質(zhì)406具有能夠根據(jù)施加到頂電極和底電極的電壓選擇性地被設(shè)定到不同值的電阻。電阻型存儲(chǔ)器 402對(duì)應(yīng)于存儲(chǔ)器單元100，并且與選定的三極管412串聯(lián)。選定的三極管412控制要被存取的轉(zhuǎn)變?cè)奈恢?。圖5示出根據(jù)本發(fā)明的實(shí)施例在縱橫的存儲(chǔ)器陣列500中布置的兩端電阻型存儲(chǔ)器單元?？v橫的存儲(chǔ)器陣列500在后端CMOS兼容的處理中實(shí)現(xiàn)。包括一個(gè)或更多個(gè)其它縱橫的存儲(chǔ)器陣列的金屬互連、三極管或其它電路可以形成在縱橫的存儲(chǔ)器陣列500的下縱橫的存儲(chǔ)器陣列500包括沿著第一方向延伸的底電極502的平行陣列。在一個(gè)實(shí)施例中，底電極502包括底金屬(未示出)和形成在底金屬上的多晶硅-鍺(未示出)。 在本實(shí)施例中底電極是納米級(jí)的。例如，所述底電極具有大約40nm的寬度和大約60nm的節(jié)距(pitch)。頂電極504的平行陣列沿著第二方向延伸以便與底電極相交。頂電極包括能夠提供諸如銀(Ag)、金(Au)、鎳(Ni)、鋁(Al)、鉻(Cr)、鐵(Fe)J^ (Mn)、鎢(W)、釩(V)和鈷 (Co)的細(xì)絲形成離子的金屬。在一個(gè)實(shí)施例中，頂電極和底電極互相正交。頂電極是納米絲，它具有大約60nm的寬度和大約150nm的節(jié)距。兩個(gè)陣列的每個(gè)相交點(diǎn)506構(gòu)成兩端電阻型存儲(chǔ)器單元508。單元508的例子包括圖1所示的兩端器件100和圖6A和6B所示的兩端器件600和650。在每個(gè)相交點(diǎn)506 處的存儲(chǔ)器單元包括由轉(zhuǎn)變層510分隔的兩個(gè)電極。在本實(shí)施例中，轉(zhuǎn)變層包括無定形硅或其它非晶體硅。轉(zhuǎn)變結(jié)構(gòu)可以與底電極的寬度相同或比底電極的寬度窄。在一些實(shí)施例中，縱橫的存儲(chǔ)器陣列中的每個(gè)存儲(chǔ)器單元可以存儲(chǔ)1比特。在其它實(shí)施例中，存儲(chǔ)器單元表現(xiàn)為多級(jí)電阻，由此使得能夠在每個(gè)單元存儲(chǔ)多比特。在一個(gè)實(shí)施例中，以上描述的縱橫的存儲(chǔ)器陣列可以制造在硅襯底上。在另一個(gè)實(shí)施例中，III-V型半導(dǎo)體化合物(諸如砷化鎵GaAs、氮化鎵GaN、氮化硼B(yǎng)N等)或II-VI 型半導(dǎo)體化合物(諸如硒化鎘、碲化鋅等)也可以用作襯底。圖6A示出根據(jù)本發(fā)明的實(shí)施例多晶硅層作為底電極的一部分的納米級(jí)非易失性固態(tài)電阻型存儲(chǔ)器600。在本實(shí)施例中，電阻型存儲(chǔ)器600是兩端RRAM。電阻型存儲(chǔ)器600 包括底電極604、轉(zhuǎn)變層606和頂電極608。電阻型存儲(chǔ)器600形成在襯底602上面。在一個(gè)實(shí)施例中，襯底602是半導(dǎo)體襯底，例如，硅襯底或III-V或II-VI型的化合物襯底。在一個(gè)實(shí)施例中，該襯底不用半導(dǎo)體材料制造，而是用例如塑料制造。底電極604包括形成在襯底上的底金屬層610和形成在底金屬層上的ρ型多晶硅層612。根據(jù)一個(gè)實(shí)施方式，P型多晶硅層具有10 30nm的厚度，并且底金屬層具有大約 150nm的厚度。這些層的厚度根據(jù)不同的實(shí)施方式可以不同。在本實(shí)施例中，ρ型多晶硅層 612是硼摻雜的多晶硅，并且底金屬層610由例如鎢、鋁或銅或其合金的金屬制成。在一個(gè)實(shí)施方式中，該金屬可以由具有比P型多晶硅層更高的導(dǎo)電性的非金屬材料來替代。通過使得能夠調(diào)整ρ型多晶硅上沉積的無定形硅，ρ型多晶硅612利于控制形成在a-Si轉(zhuǎn)變介質(zhì)中的缺陷位置，從而細(xì)絲區(qū)域中的缺陷密度不會(huì)變得太高。當(dāng)例如鎳或其它金屬的金屬用作形成有無定形硅轉(zhuǎn)變層的平臺(tái)時(shí)，發(fā)明人發(fā)現(xiàn)由于a-Si/金屬的分界面處形成了過多缺陷位置，因而難以控制細(xì)絲的形成。此外，在a-Si沉積的過程中，a-Si可能與底金屬電極反應(yīng)，使在所述分界面處出現(xiàn)a-Si和金屬的合金(硅化物)。因此，除了用作電極以外，P型多晶硅612還用作可控制形成在a-Si轉(zhuǎn)變層中的缺陷的平臺(tái)。與利用多晶硅作為底電極604的一部分相關(guān)的一個(gè)問題是多晶硅需要相對(duì)高的沉積溫度。通常，在580到650°C下通過熱解硅烷(SiH4)沉積多晶硅，并且在800°C或更高溫度下激活其中設(shè)置的摻雜物。然而，CMOS兼容的后端處理優(yōu)選地應(yīng)該具有450°C的熱預(yù)算，以限制現(xiàn)有結(jié)構(gòu)的損壞或變差。例如，如果暴露到高溫下，由于具有低熔化溫度，鋁互連可能變差。多晶硅相對(duì)高的沉積溫度可能使在后端處理中使用電阻型存儲(chǔ)器600受到限制。然而，將多晶硅沉積溫度降低到450°C或更低，可能妨礙晶體形成和導(dǎo)致得到的材料具有不希望的高電阻。另外，降低溫度會(huì)顯著降低多晶硅的沉積率，并且可能使制備過程不實(shí)用。圖6B示出根據(jù)本發(fā)明的實(shí)施例多晶半導(dǎo)體層(例如多晶硅-鍺層)作為底電極的一部分的納米級(jí)非易失性固態(tài)電阻型存儲(chǔ)器650。該多晶半導(dǎo)體層包括能夠在低溫下被沉積的材料。該多晶半導(dǎo)體層的一個(gè)例子是多晶硅-鍺(多晶-SiGe)。可以在比多晶硅低的溫度下沉積多晶-SiGe，這是因?yàn)镾iGe的從無定形到多晶硅的轉(zhuǎn)變溫度(transition temperature)低。另外，已經(jīng)發(fā)現(xiàn)用硼摻雜來增強(qiáng)結(jié)晶作用，這進(jìn)一步降低了結(jié)晶溫度?？梢岳枚嗑?SiGe使用于沉積的熱預(yù)算達(dá)到450°C或更低，例如400°C，并且使得電阻型存儲(chǔ)器650更容易用常規(guī)的CMOS技術(shù)實(shí)現(xiàn)。在本實(shí)施例中，電阻型存儲(chǔ)器650是RRAM，但是在其它實(shí)施例中可以是其它類型的器件。電阻型存儲(chǔ)器650包括底電極654、轉(zhuǎn)變層656和頂電極658。轉(zhuǎn)變層656設(shè)置在頂電極和底電極之間，并且包括a-Si材料，該a-Si材料的電阻可以根據(jù)施加的電壓而變化。電阻型存儲(chǔ)器650形成在襯底652的上面。襯底652可以是半導(dǎo)體襯底，例如硅襯底或III-V或II-VI型化合物襯底。在一個(gè)實(shí)施例中，襯底不是由半導(dǎo)體材料制成，而是例如由塑料制成。在一個(gè)實(shí)施例中，電阻型存儲(chǔ)器在后端處理中形成。因此，襯底652可以包括三極管、金屬互連和其它電路，從而電阻型存儲(chǔ)器650位于這些電路元件中的一個(gè)或多個(gè)上。在一個(gè)實(shí)施例中，底電極6M包括形成在襯底上的底金屬層660和形成在底金屬層上的多晶半導(dǎo)體層(例如，多晶-SiGe層)662。根據(jù)一個(gè)實(shí)施例，多晶-SiGe層662的厚度為10 30nm，底金屬層660的厚度為大約150nm。這些層的厚度可以根據(jù)實(shí)施方式而不同。多晶-SiGe層662是硼摻雜的，并且底金屬層660由例如鎢、鋁或銅，或它們的合金的金屬制成。在一個(gè)實(shí)施例中，底金屬用比多晶-SiGe層具有更高導(dǎo)電性的非金屬材料來替代。多晶-SiGe層662膜表現(xiàn)出很多與多晶硅相同的特性。像多晶硅一樣，多晶-SiGe 層662利于控制在a-Si轉(zhuǎn)變介質(zhì)中形成的缺陷位置，從而在細(xì)絲區(qū)域中的缺陷密度不會(huì)太高。除了多晶-SiGe，多晶半導(dǎo)體層可以包括III-V型半導(dǎo)體化合物(諸如砷化鎵GaAs、氮化鎵GaN、氮化硼B(yǎng)N等)或II-VI型半導(dǎo)體化合物(諸如硒化鎘、碲化鋅等)。轉(zhuǎn)變層656表現(xiàn)為可以利用適當(dāng)?shù)目刂齐娐繁贿x擇性地設(shè)定到不同值和重新設(shè)定的電阻。在一個(gè)實(shí)施例中，轉(zhuǎn)變層656包括具有20-80nm厚度的a_Si結(jié)構(gòu)。無定形硅結(jié)構(gòu)的厚度根據(jù)器件大小和構(gòu)造而不同。在一個(gè)實(shí)施例中，a-Si結(jié)構(gòu)是其中的寬度和長(zhǎng)度顯著大于厚度的膜?；蛘?，a-Si結(jié)構(gòu)可以是豎向尺寸明顯比寬度和長(zhǎng)度尺寸大的柱形。在一個(gè)實(shí)施例中，轉(zhuǎn)變層656包括非晶體硅結(jié)構(gòu)，諸如無定形多晶硅(有時(shí)稱為納米晶硅，它是包括小粒子晶體硅的無定形相)。如本文所使用的，術(shù)語“非晶體硅”指表現(xiàn)出可控制的電阻的無定形硅或無定形多晶-SiGe，或者它們的結(jié)合等。包括銀(Ag)的頂電極658作為在轉(zhuǎn)變介質(zhì)中細(xì)絲形成金屬離子的源。在一個(gè)實(shí)施例中，頂電極658包括厚度為150nm的Ag膜。在另一個(gè)實(shí)施例中，頂電極包括堆疊的結(jié)構(gòu)。例如，大約50nm的Ag層被沉積在a-Si的頂部，并且大約IOOnm的另一種金屬(例如， TiN/ff)可以被沉積在Ag層的頂部上面。所述厚度可以根據(jù)器件大小和實(shí)施方式而不同。 雖然本實(shí)施例使用了銀，可以理解頂電極可以用各種其它適當(dāng)?shù)慕饘傩纬桑T如金(Au)、鎳 (Ni)、鋁(Al)、鉻(Cr)、鐵(Fe)、錳(Mn)、鎢(W)、釩(V)、鈷(Co)或金屬疊層(或多個(gè)疊層)。圖7A-7E示出根據(jù)本發(fā)明的實(shí)施例用于形成例如電阻型存儲(chǔ)器單元650的電阻型存儲(chǔ)器的過程。提供了襯底702(圖7A)，在該襯底702上構(gòu)成多個(gè)電阻型存儲(chǔ)器。在本實(shí)施例中，該襯底是一級(jí)硅襯底。在其它實(shí)施例中，可以利用諸如III-V和II-VI型半導(dǎo)體化合物的其它半導(dǎo)體材料作為襯底。根據(jù)不同實(shí)施方式，電阻型存儲(chǔ)器單元650可以形成為前端處理或后端處理的一部分。如果用在后端處理中，則當(dāng)襯底702提供給本處理時(shí)，所述襯底可以包括在其上形成和被圖案化的一層或多層材料。底金屬層704形成在襯底702的上面(圖7B)。底金屬的一個(gè)用途是使要形成的底電極的電阻最小。在一些實(shí)施方式中可以不需要底金屬。底金屬可以是金(Au)、鎳(Ni)、鋁(Al)、鉻(Cr)、鐵(Fe)、錳(Mn)、鎢(W)、釩(V)、鈷(Co)、鉬(Pt)、氮化鈦(TiN)或者金屬疊層(或多個(gè)疊層)。底金屬優(yōu)選地應(yīng)該包括具有用于離子遷移的高電壓閾值(例如，比用于頂電極的金屬的高電壓閾值高)的金屬。多晶半導(dǎo)體層(例如，多晶-SiGe層)706形成在底金屬層704的上面，以構(gòu)成具有底金屬層和多晶半導(dǎo)體層的底電極(圖7B)。多晶半導(dǎo)體層(或多晶-SiGe)是ρ型并且具有10E17 10E21/cm3的高摻雜濃度。在一個(gè)實(shí)施例中，多晶-SiGe具有至少lE20/cm3(例如大約5E20/cm3)的摻雜濃度。多晶-SiGe層706可以摻雜有諸如硼(B)或鋁(Al)的受體。在多晶-SiGe層706內(nèi)的一定量的硅使得可以控制該多晶-SiGe層上a-Si的形成，從而在細(xì)絲區(qū)域中的缺陷密度不會(huì)太高。然而，增加Ge的濃度，會(huì)導(dǎo)致當(dāng)在CMOS兼容的后端處理中實(shí)現(xiàn)電阻型存儲(chǔ)器650時(shí)，希望的沉積溫度的降低。在一個(gè)實(shí)施例中，多晶-SiGe層 706中的Ge濃度是40-95%。在另一個(gè)實(shí)施例中，Ge濃度是40-70%。在另一個(gè)實(shí)施例中， Ge濃度是45-55%。在另一個(gè)實(shí)施例中，Ge濃度是大約45-65%。在另一個(gè)實(shí)施例中，Ge 濃度是75-80 %。在又一個(gè)實(shí)施例中，Ge濃度是大約70 %。在又一個(gè)實(shí)施例中，Ge濃度是大約 55-60% ο多晶-SiGe層706在450°C或更低(例如380_420°C )的相對(duì)低的溫度下沉積在底電極上，從而可以在CMOS兼容的后端處理中實(shí)現(xiàn)電阻型存儲(chǔ)器650的形成。在一個(gè)實(shí)施例中，通過在400°C、2Torr的腔室壓力下，利用低壓化學(xué)氣相沉積 (LPCVD)過程來沉積多晶-SiGe層706。通過增加Ge的濃度而降低該沉積溫度，從而得到的多晶-SiGe的Ge濃度大約是70%。輸入到處理室中的氣體包括在IOsccm下的乙硼烷 (1%, H2平衡)、在7sccm下的SiH4、和在40sccm下的GeH4(10% )。通過利用B2H6或BCl3 或兩者的原位摻雜，將P型雜質(zhì)摻入到多晶-SiGe中。除了 LPCVD以外，可以利用其它沉積技術(shù)來將多晶-SiGe沉積到底電極上，例如，常壓CVD (APCVD)、超高真空CVD (UNHVCVD)、氣溶膠輔助CVD (AACVD)、等離子體增強(qiáng) CVD(PECVD)、微波等離子體輔助CVD(MPCVD)、原子層CVD(ALCVD)或原子層外延、混合物理化學(xué)氣相沉積(HPCVD)、熱絲CVD (HWCVD)、直接液體注入CVD (DLICVD)和氣相外延(VPE)。參考圖7C，底金屬704和ρ型多晶-SiGe 706被圖案化，以獲得沿著一方向(例如，水平方向)延伸的底電極708(對(duì)應(yīng)于器件650的底電極604)。雖然未示出，但是在該步驟中形成沿著平行方向延伸的多個(gè)底電極708。絕緣層710形成在被圖案化的底電極上， 然后被平面化以露出P型多晶-SiGe層。在一個(gè)實(shí)施例中，絕緣層710是二氧化硅。無定形硅層512形成在ρ型多晶-SiGe的上面，厚度為2-30nm(圖7D)。a-Si層構(gòu)成轉(zhuǎn)變介質(zhì)，當(dāng)施加寫入電壓以將電阻型存儲(chǔ)器置于接通狀態(tài)時(shí)，在該轉(zhuǎn)變介質(zhì)中將形成細(xì)絲。在一個(gè)實(shí)施例中，可以增加a-Si層712的缺陷密度，以使得更多金屬粒子被陷入該a-Si層712中，由此增加保持時(shí)間和降低器件的接通電阻。例如，a-Si層712可以設(shè)置有相對(duì)高的缺陷密度區(qū)域和相對(duì)低的缺陷密度區(qū)域，該相對(duì)高的缺陷密度區(qū)域最靠近底電極設(shè)置，該相對(duì)低的缺陷密度區(qū)域最靠近頂電極設(shè)置。參考圖7E，細(xì)絲形成離子提供金屬層(或頂電極)716形成在a-Si層的上面。在本實(shí)施例中，金屬層716包括銀。在其它實(shí)施例中，金屬層716可以包括金(Au)、鎳(Ni)、 鋁(Al)、鉻(Cr)、鐵(Fe),M (Mn)、鎢(W)、釩(V)和鈷(Co)。鈀(Pd)、氮化鈦(TiN)或其它材料可以沉積在作為鈍化層的銀層716的上面。金屬層被圖案化以形成頂電極(見器件500的頂電極504)。頂電極沿著一方向(例如，垂直方向)延伸，以與底電極形成一角度， 例如，90度。雖然未示出，電阻型存儲(chǔ)器650包括沿著第一方向延伸的多個(gè)頂電極，和沿著第二方向延伸的多個(gè)底電極402，以構(gòu)成多個(gè)相交點(diǎn)。每個(gè)相交點(diǎn)構(gòu)成兩端電阻型存儲(chǔ)器 650。 已經(jīng)描述了多個(gè)實(shí)施例。然而，可以理解，在不脫離本發(fā)明的精神和范圍時(shí)可以進(jìn)行各種改進(jìn)。例如，根據(jù)不同實(shí)施方式，襯底上的層的次序可以相反，頂電極被設(shè)置在底電極的下面。因此，術(shù)語“頂”和“底”不應(yīng)該用于限制在a-Si結(jié)構(gòu)中提供細(xì)絲形成離子的源極和設(shè)置在該源極的相對(duì)側(cè)的電極的相對(duì)位置。因此，其它實(shí)施例在以下權(quán)利要求的范圍內(nèi)。
權(quán)利要求
1.一種具有縱橫陣列的存儲(chǔ)器件，所述存儲(chǔ)器件包括第一電極的第一陣列，所述第一電極的第一陣列沿著第一方向延伸； 第二電極的第二陣列，所述第二電極的第二陣列沿著第二方向延伸，每個(gè)第二電極具有包含硅的多晶半導(dǎo)體層；非晶體硅結(jié)構(gòu)，所述非晶體硅結(jié)構(gòu)設(shè)置在所述第一電極和所述第二電極之間的由所述第一陣列和所述第二陣列限定的相交點(diǎn)處，其中，所述第一陣列和所述第二陣列的每個(gè)相交點(diǎn)構(gòu)成兩端電阻型存儲(chǔ)器單元。
2.如權(quán)利要求1所述的存儲(chǔ)器件，其中，所述非晶體硅結(jié)構(gòu)包括無定形硅，并且所述多晶半導(dǎo)體層包括多晶硅-鍺。
3.如權(quán)利要求1所述的存儲(chǔ)器件，其中，將所述第一電極的所述第一陣列設(shè)置在所述非晶體硅結(jié)構(gòu)的上面，并且將所述第二電極的所述第二陣列設(shè)置在所述非晶體硅結(jié)構(gòu)的下面，并且其中，所述第一電極的所述第一陣列包括銀，所述非晶體硅結(jié)構(gòu)包括無定形硅，所述第二電極的所述第二陣列包括多晶硅-鍺。
4.如權(quán)利要求3所述的存儲(chǔ)器件，其中，所述多晶硅-鍺包括至少60%的鍺。
5.如權(quán)利要求4所述的存儲(chǔ)器件，其中，所述多晶硅-鍺包括至少70%的鍺，并且其中，通過利用不高于450°C的沉積溫度來形成所述多晶硅-鍺。
6.如權(quán)利要求4所述的存儲(chǔ)器件，其中，在大約400°C的溫度下沉積所述多晶硅-鍺。
7.如權(quán)利要求4所述的存儲(chǔ)器件，其中，多晶硅-鍺摻雜有摻雜濃度大于lE20/cm3的硼。
8.如權(quán)利要求1所述的存儲(chǔ)器件，其中，所述多晶半導(dǎo)體層包括化合物半導(dǎo)體層。
9.如權(quán)利要求1所述的存儲(chǔ)器件，其中，所述兩端電阻型存儲(chǔ)器單元構(gòu)造為當(dāng)寫入電壓施加到所述第一電極時(shí)接通并且當(dāng)擦除電壓施加到所述第一電極時(shí)斷開，并且其中，所述兩端電阻型存儲(chǔ)器單元是利用轉(zhuǎn)變介質(zhì)的存儲(chǔ)器單元，通過施加電信號(hào)能夠控制所述轉(zhuǎn)變介質(zhì)的電阻，而沒有改變所述轉(zhuǎn)變介質(zhì)的鐵電、磁化和相位。
10.如權(quán)利要求9所述的存儲(chǔ)器件，其中，所述寫入電壓是1到4伏，所述擦除電壓是-1 到-4伏。
11.如權(quán)利要求10所述的存儲(chǔ)器件，其中，所述寫入電壓在1伏到2伏之間，所述擦除電壓在-1伏到-2伏之間。
12.—種電阻型存儲(chǔ)器件，包括 第一電極；第二電極，所述第二電極具有包括硅的多晶半導(dǎo)體層；非晶體硅結(jié)構(gòu)，所述非晶體硅結(jié)構(gòu)設(shè)置在所述第一電極和所述第二電極之間，其中，所述第一電極、所述第二電極和所述非晶體硅結(jié)構(gòu)構(gòu)成兩端電阻型存儲(chǔ)器單元。
13.如權(quán)利要求12所述的存儲(chǔ)器件，其中，所述非晶體硅結(jié)構(gòu)包括無定形硅，并且所述多晶半導(dǎo)體層包括多晶硅-鍺。
14.如權(quán)利要求13所述的存儲(chǔ)器件，其中，所述第一電極包括銀，所述非晶體硅結(jié)構(gòu)包括無定形硅，所述第二電極包括多晶硅-鍺。
15.如權(quán)利要求14所述的存儲(chǔ)器件，其中，所述多晶硅-鍺包括至少60%的鍺。
16.如權(quán)利要求14所述的存儲(chǔ)器件，其中，所述多晶硅-鍺包括至少70%的鍺，并且其中，通過利用不高于450°C的沉積溫度來形成所述多晶硅-鍺。
17.如權(quán)利要求14所述的存儲(chǔ)器件，其中，通過利用大約400°C的溫度形成所述多晶硅-鍺。
18.一種用于制造電阻型存儲(chǔ)器件的方法，所述方法包括 設(shè)置襯底；在所述襯底上形成底電極，所述底電極包括多晶半導(dǎo)體層，所述多晶半導(dǎo)體層包括娃；在所述底電極上形成轉(zhuǎn)變介質(zhì)，所述轉(zhuǎn)變介質(zhì)限定當(dāng)施加寫入電壓時(shí)形成細(xì)絲的區(qū)域；以及在所述轉(zhuǎn)變介質(zhì)上形成頂電極，所述頂電極構(gòu)造為在所述轉(zhuǎn)變介質(zhì)中所限定的區(qū)域中設(shè)置形成所述細(xì)絲所需的至少一部分金屬粒子。
19.如權(quán)利要求18所述的方法，其中，所述底電極包括ρ型多晶硅-鍺。
20.如權(quán)利要求19所述的方法，其中，所述ρ型多晶硅-鍺是多晶半導(dǎo)體層。
21.如權(quán)利要求19所述的方法，其中，所述多晶硅-鍺包括至少60%的鍺。
22.如權(quán)利要求19所述的方法，其中，所述多晶硅-鍺包括至少70%的鍺，并且其中，在不高于450°C的溫度下沉積所述多晶硅-鍺。
23.如權(quán)利要求19所述的方法，其中，在大約400°C的溫度下沉積所述多晶硅-鍺。
全文摘要
本發(fā)明公開了一種電阻型存儲(chǔ)器件，該器件包括第一電極；第二電極，所述第二電極具有包括硅的多晶半導(dǎo)體層；非晶體硅結(jié)構(gòu)，所述非晶體硅結(jié)構(gòu)設(shè)置在所述第一電極和所述第二電極之間。所述第一電極、所述第二電極和所述非晶體硅結(jié)構(gòu)構(gòu)成兩端電阻型存儲(chǔ)器單元。
文檔編號(hào)H01L45/00GK102315242SQ201110179980
公開日2012年1月11日 申請(qǐng)日期2011年6月29日 優(yōu)先權(quán)日2010年7月9日
發(fā)明者盧偉 申請(qǐng)人:科洛斯巴股份有限公司