專利名稱：具有非導電層的半導體封裝及其制造方法
技術領域：
本發(fā)明是有 關于一種半導體封裝及其制造方法，且特別是有關于一種其電性接點完全被包覆的半導體封裝及其制造方法。
背景技術：
傳統(tǒng)的半導體結構包括基材、數(shù)個電性接點及保護層。保護層包覆局部的電性接點，使電性接點露出的部分可電性接觸于一外部電路。為增加電性接觸的面積，電性接點露出的部分通常包括端面及大部分的側面，也就是說電性接點幾乎整個露出在大氣。然而，電性接點露出的部分直接受到大氣環(huán)境的侵害。例如，在半導體結構制造完成后，通常會放置在庫存一段長期間，使半導體結構中露出的電性接點極易氧化。此外，傳統(tǒng)電性接點的材質金(Au)。雖然金的抗氧化能力佳，但由于金的價格過于昂貴，導致半導體結構的價格無法降低。

發(fā)明內容
本發(fā)明有關于一種半導體封裝及其制造方法，半導體封裝的電性接點完全被包覆而不外露，在此情況下，電性接點可采用低或甚至不具抗氧化效果的材料制成，可降低半導體封裝的制作成本。根據(jù)本發(fā)明的一實施例，提出一種半導體封裝的制造方法。制造方法包括以下步驟。提供一基板，基板包括數(shù)個芯片；形成數(shù)個導電柱鄰近該些芯片的主動表面；形成一非導電層完全包覆該些導電柱；以及，單一化基板。根據(jù)本發(fā)明的另一實施例，提出一種半導體封裝。半導體封裝包括一芯片、數(shù)個導電柱及一非導電層。芯片具有一主動表面。導電柱鄰近芯片的主動表面設置。非導電層覆蓋主動表面且完全包覆導電柱。根據(jù)本發(fā)明的又一實施例，提出一種半導體封裝。半導體封裝包括一芯片、數(shù)個導電柱、一非導電層及一包覆層。芯片具有一主動表面。導電柱鄰近芯片的主動表面設置，各導電柱具有一端面及一側面。非導電層覆蓋主動表面且包覆各導電柱的側面，露出各導電柱的端面。包覆層覆蓋各導電柱的端面。為了對本發(fā)明的上述及其它方面有更佳的了解，下文特舉較佳實施例，并配合所附圖式，作詳細說明如下


圖IA繪示依照本發(fā)明一實施例的半導體封裝的剖視圖。圖IB繪示圖IA中局部1B’的放大示意圖。圖2A至2E繪示依照本發(fā)明一實施例的半導體封裝的制造流程圖。圖3A至3C繪示圖IA的半導體封裝安裝至外部組件的過程示意圖。圖4繪示依照本發(fā)明另一實施例的半導體封裝的剖視圖。
圖5A至5C繪示圖4的半導體封裝的制造流程圖。圖6繪示依照本發(fā)明又一實施例的半導體封裝的剖視圖。圖7A至7C繪示圖6的半導體封裝的制造流程圖。圖8繪示依照本發(fā)明又一實施例的半導體封裝的剖視圖。 圖9A至9C繪示圖8的半導體封裝的制造流程圖。主要組件符號說明100、200、300、400 半導體封裝110:芯片IlOu:主動表面111 基板Illb:背面112:導電柱112u:端面110s、112s、115s、120s 側面113:保護層113a、114a:開孔114:聚酰亞胺層115:底部凸塊金屬116:接墊120:非導電層120u、350u 上表面130:異方性導電膠I3I 導電粒子140 玻璃基板141 接點250、350:導電層P:壓力H 熱量
具體實施例方式參照圖1A，其繪示依照本發(fā)明一實施例的半導體封裝的剖視圖。一半導體封裝100包含一芯片(die) 110、多個導電柱(conductive pillars) 112及一非導電層 (nonconductive layer)120。芯片110具有主動表面110u。導電柱112鄰近芯片110的主動表面IlOu設置，其材質包括銅(Cu)或鋁(Al)。導電柱112可作為輸/出入(I/O)接點。非導電層120鄰近芯片110的主動表面1 IOu設置，并且完全包覆導電柱112且覆蓋主動表面llOu。本實施例中，非導電層120直接接觸并完全包覆導電柱112的側面112s 及端面112u。非導電層120的側面120s與芯片110的側面IlOs實質上對齊，例如是共面。 非導電層120的材質可例如是具有B階段(B-stage)特性的熱固性樹脂。
具有B階段特性的非導電層120可被加熱軟化，在液體中亦可溶脹，但不能完全溶解和熔融。此外，其外觀呈現(xiàn)半固態(tài)(例如呈果凍般膠態(tài))，具有一定程度的穩(wěn)定性不會輕易沾黏到其它物體，但尚未達到完全固化的相態(tài)(亦即是C階段)。當采用表面黏著技術 (surface mount technology, SMT)安裝半導體封裝100至外部組件時，非導電層120可被擠開露出導電柱112表面，使導電柱與外部組件電連接(將詳述于后)。非導電層120的顏色具有透光性，從上方可以光學檢測到被非導電層120所覆蓋的組件，例如導電柱112。此有助于進行單一化工藝時芯片110的定位。由于非導電層120完全覆蓋導電柱112，可防止導電柱的腐蝕及氧化，并且也可防止半導體封裝100在操作的過程中，相鄰二導電柱112之間發(fā)生電子遷移。請參照圖1B，其 繪示圖IA中局部1B’的放大示意圖。芯片110更包括至少一接墊 116、保護層(passvation layer) 113。接墊116形成于芯片110的主動表面IlOu上。保護層113覆蓋接墊116并具有至少一開孔113a，接墊116從對應的開孔113a露出。一聚酰亞胺層(PI層)114可選擇性地形成于主動表面IlOu上。聚酰亞胺層114覆蓋保護層113并具有至少一開孔114a，接墊116從對應的開孔113a及114a露出。一底部凸塊金屬(Under Bump Metallurgy，UBM) 115形成于對應的開孔113a及114a并透過開孔113a及114a電性接觸接墊116。底部凸塊金屬115的材質可選自于鈦、銅、鎢及其組合構成的群組。例如，一實施例中，底部凸塊金屬115包括銅層及鈦層；或者，底部凸塊金屬115可包括鎢化鈦層及銅層。導電柱112形成于底部凸塊金屬115上。導電柱112的側面112s與底部凸塊金屬 115的側面115s實質上對齊，例如是共面。請參照圖2A至2E，其繪示依照本發(fā)明一實施例的半導體封裝的制造流程圖。如圖2A所示，提供基板111，基板111例如是硅晶圓(wafer)，其至少一多個芯片 110。形成多個導電柱112，其中導電柱112鄰近芯片110的主動表面IlOu設置。形成導電柱112的方法可例如是電鍍、濺鍍或其它金屬圖案化方法。如圖2B所示，可以例如是磨削方法，從基板111的背面Illb (背面Illb繪示于圖 2A)薄化基板111。在薄化之前，可貼附研磨膠帶(未繪示)于薄化面的相對側，例如是貼附于主動表面IlOu上。如此一來，基板111可透過研磨膠帶穩(wěn)固地黏附在一磨削載臺上， 使基板111在磨削過程中不致隨意晃動。此外，在基板111的厚度適當?shù)那闆r的下，亦可省略本薄化步驟。如圖2C所示，可采用例如是機械磨削或化學研磨方式，平坦化該些導電柱112，使各導電柱112的端面112u實質上對齊，例如是共面。在例如使用異方向性導電膠來安裝半導體封裝100至外部組件的情況，由于異方向性導電膠是采用尺寸大致相同的導電粒子來電連接半導體封裝100的導電柱112至外部組件，故任二個導電柱的高度差異的容許公差 (tolerance)小的，較佳是使單一芯片110中的任二導電柱112的高度差小于2 μ m，單一導電柱的端面112u的平坦度小于2μπι。此外，若在形成導電柱工藝時可控制好平坦度，亦可省略此平坦化步驟。如圖2D所示，形成非導電層120完全包覆些導電柱112。非導電層120可使用例如是非導電膠(Non-Conductive Paste，NCP)或非導電膜(Non-Conductive Film，NCF)來形成。當使用非導電膠時，可采用例如是旋涂(spinning)、噴涂(spraying)或滾輪涂布 (roller coating)方式涂布在基板111的表面，再添加熟化制成使非導電膠轉換至B階段形成非導電層120。當使用非導電膜時，可采用例如是層壓(lamination)方式將已經是B 階段非導電膜設置在基板111的表面形成非導電層120。如圖2E所示，單一化(singulating)基板111 (基板111繪示于圖2D)。例如，可采用例如是激光或刀具，切割基板111及非導電層120，以形成至少一半導體封裝100。半導體封裝100例如是驅動芯片。由于導電柱112受到非導電層120的包覆，可以避免腐蝕及氧化。綜合上述，在半導體封裝100結合至外部組件之前，半導體封裝100的導電柱112 可受到非導電層120的完整保護。此外，在半導體封裝100需要結合至外部基板時，透過轉變非導電層120的性質，可使半導體封裝100輕易地結合至外部組件。以下進一步說明半導體封裝100結合至外部組件的過程。請參照圖3A至3C，其繪示圖IA的半導體封裝安裝至外部組件的過程示意圖。以半導體封裝100結合至顯示面板的玻璃基板為例說明。如圖3A所示，在例如是平板顯示 裝置的COG(Chip-On-Glass)工藝中，提供玻璃基板140，其中玻璃基板140包含至少一接點141設置于其表面，接點141的材質例如是銦錫氧化物(Indium Tin Oxide, IT0)或銦鋅氧化物(Indium Zinc Oxide，IZO)。設置異方性導電膠130至玻璃基板140表面并覆蓋接點141，異方性導電膠130包含多個導電粒子131 ； 然后，以吸力(未繪示)吸附半導體封裝100，例如是吸附半導體封裝100的背面，并以非導電層120面向異方性導電膠130。如圖3B所示，施加熱量H及壓力P于半導體封裝100的背面上，使異方性導電膠 130擠壓非導電層120。由于非導電層120呈B階段特性可被加熱軟化，在受熱后暫時轉變至A階段，亦即呈現(xiàn)熱固性樹脂反應的早期階段，該材料仍可以熔融和溶解于溶劑或流體中，其外觀呈現(xiàn)液態(tài)。轉變至A階段的非導電層120具有佳的可塑性，在壓力P的作用下， 其可流動地重新分布而使導電粒子131可輕易地擠開呈A階段的非導電層120然后接觸于導電柱112。如圖3C所示，當導電粒子131擠開呈A階段的非導電層120后，導電粒子131可實質且電性接觸(physically and electrically contact)于導電柱112，以電性連接導電柱112及接點141。之后持續(xù)加熱讓非導電層120完全熟化至C階段，亦即是熱固性樹脂反應的最終階段，該材料不能熔融和溶解，其外觀呈現(xiàn)固態(tài)。在導電柱112的端面112u實質上共面的情況下，導電柱112與接點141的間距實質上相等，讓位在其間的導電粒子131受到實質相同的壓縮量，可確保每個電連接處都維持一定的質量，此使得工藝可穩(wěn)定地被控制且半導體封裝100與玻璃基板140的電性質量佳的。雖然上述以半導體封裝100應用于顯示面板領域為例說明，然本發(fā)明實施例的半導體封裝100的應用不限于顯示面板，其可應用于任何有需要使用到半導體封裝100的領域。請參照圖4，其繪示依照本發(fā)明另一實施例的半導體封裝的剖視圖。半導體封裝 200包括芯片110、多個導電柱112、非導電層120及包覆層。非導電層120覆蓋主動表面 IlOu且包覆各導電柱112的側面112s，并露出各導電柱112的端面112u。包覆層例如是抗氧化導電層250，其覆蓋導電柱112的端面112u。由于導電柱112受到非導電層120及導電層250的包覆，故可避免被腐蝕及氧化。請參照圖5A至5C，其繪示圖4的半導體封裝的制造流程圖。如圖5A所示，在形成導電柱112 (如圖2A所示)及形成非導電層120覆蓋導電柱 112后(如圖2D所示)，可采用例如是機械磨削或化學研磨方式，平坦化非導電層120及該些導電柱112，使非導電層120的上表面120u及各導電柱112的端面112u實質上對齊，例如是共面。本實施例中，圖2C的平坦化步驟可延后至非導電層120覆蓋導電柱112后執(zhí)行； 或者，于導電柱112形成后可執(zhí)行平坦化步驟，且于非導電層120覆蓋導電柱112后，可再執(zhí)行平坦化步驟。此外，在一實施例中，在平坦化非導電層120 的過程中亦可不磨削到導電柱112。 例如，在平坦化非導電層120的過程，只要導電柱112的端面112u從非導電層120露出即可停止平坦化動作，如此一來可不磨削到導電柱112或磨削到甚少量的導電柱112。如圖5B所示，形成導電層250覆蓋各導電柱112的端面112u。較佳但非限定地， 導電層250抗氧化層。導電層250例如是表面處理層(surface finishing)，其材質可選自于金(Au)、鈀(Pd)、錫(Sn)、銀(Ag)及其組合所構成的群組。另一實施例中，導電層250 也可為有機保焊層(Organic Solderability Preservative, 0SP)或等離子體處理層。導電層250的形成過程中，可利用化學氣相沉積、無電鍍法(electroless plating)、電解電鍍(electrolytic plating)、印刷、旋涂、噴涂、濺鍍(sputtering)或真空沉積法(vacuum deposition)形成。另一實施例中，可選擇性地搭配圖案化方法形成導電層250，其中圖案化方法例如是微影工藝(photolithography)、化學蝕刻(chemical etching)、激光鉆孑 L (laser drilling)或機械鉆孑 L (mechanical drilling)。如圖5C所示，單一化基板111 (基板111繪示于圖5B)。例如，可采用例如是激光或刀具，切割基板111及非導電層120，以形成至少一半導體封裝200。半導體封裝200例如是驅動芯片。由于導電柱112受到非導電層120及導電層250的包覆，故可避免被腐蝕及氧化。請參照圖6，其繪示依照本發(fā)明又一實施例的半導體封裝的剖視圖。半導體封裝 300包括芯片110、多個導電柱112、非導電層120及包覆層。包覆層例如是抗氧化導電層 350。本實施例中，導電層350完全包覆導電柱112，其中非導電層120完全包覆導電層350。 由于導電柱112受到導電層250的包覆，故可避免被腐蝕及氧化。請參照圖7A至7C，其繪示圖6的半導體封裝的制造流程圖。如圖7A所示，形成導電層350完全包覆各導電柱112。圖7A的導電層350的材質及形成方法相似于導電層250，容此不再贅述。導電層350覆蓋導電柱112的側面112s，如此可防止半導體封裝300 (繪示于圖 7C)在操作的過程中，相鄰二導電柱112之間發(fā)生電子遷移。如圖7B所示，形成非導電層120完全包覆該些導電柱112及導電層350。如圖7C所示，單一化基板111 (基板111繪示于圖7B)。例如，可采用例如是激光或刀具，切割基板111及非導電層120，以形成至少一半導體封裝300。—實施例中，于圖7A的導電層350形成之前，可平坦化導電柱112，使各導電柱 112形成一平坦化上表面。平坦化后，導電層350形成一平坦化上表面350u，各導電層350的平坦化的上表面350u實值上對齊，例如是共面；然后，形成非導電層120完全包覆平坦化的導電層350 ；然后，切割基板111及非導電層120，以形成至少一半導體封裝。請參照圖8，其繪示依照本發(fā)明又一實施例的半導體封裝的剖視圖。半導體封裝 400包括芯片110、多個導電柱112、非導電層120及包覆層。包覆層例如是抗氧化導電層 350。導電層350覆蓋各導電柱112的側面112s，非導電層120直接接觸并完全包覆導電柱 112的端面112u。由于導電柱112受到非導電層120及導電層350的包覆，故可避免被腐蝕及氧化。請參照圖9A至9C，其繪示圖8的半導體封裝的制造流程圖。如圖9A所示，于圖9A的導電層350形成后，可平坦化導電層350及導電柱112，使導電層350的上表面350u及導電柱112的端面112u實質上對齊，例如是共面。

另一實施例中，圖9A的導電層350也可以使用絕緣層取代，該絕緣層例如是對二甲苯(parylene)。對二甲苯層可使用例如是化學蒸鍍(CVD)方式形成。進一步地說，本實施例(圖9A)中覆蓋導電柱112的包覆層可以是導電層或絕緣層，其可覆蓋導電柱112的側面112s或端面112u。如圖9B所示，形成非導電層120完全包覆平坦化的導電層350及導電柱112。如圖9C所示，單一化基板111 (基板111繪示于圖9B)。例如，可采用例如是激光或刀具，切割基板111及非導電層120，以形成至少一半導體封裝400。綜合上述，導電柱112可被非導電層120與導電層(例如是導電層250或350)中至少一者包覆。例如，非導電層120可完全包覆導電柱112至少一部分；或者，非導電層120 可隔著導電層間接包覆導電柱112的至少一部分。或者，導電層可選擇性地包覆導電柱112 的至少一部分。綜上所述，雖然本發(fā)明已以實施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所屬技術領域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內，當可作各種的更動與潤飾。因此，本發(fā)明的保護范圍當視權利要求書所界定者為準。
權利要求
1.一種半導體封裝的制造方法，包括 提供一基板，該基板包括數(shù)個芯片；形成數(shù)個導電柱鄰近各該芯片的一主動表面； 形成一非導電層完全包覆該些導電柱；以及單一化該基板。
2.如權利要求1所述的制造方法，其中該非導電層為熱固性樹脂。
3.如權利要求2所述的制造方法，其中該熱固性樹脂處于B階段。
4.如權利要求1所述的制造方法，其中于形成該非導電層的該步驟之前，該制造方法更包括平坦化該些導電柱。
5.如權利要求1所述的制造方法，更包括平坦化該非導電層，以露出各該導電柱的一端面；以及形成一導電層覆蓋各該導電柱的該端面。
6.如權利要求5所述的制造方法，其中該導電層的材質選自于材質可選自于金、鈀、 錫、銀及其組合所構成的群組。
7.如權利要求1所述的制造方法，更包括 形成一導電層完全包覆各該導電柱；于形成該非導電層的該步驟中，該非導電層完全包覆該些導電柱及該導電層。
8.如權利要求1所述的制造方法，更包括 形成一對二甲苯層完全包覆各該導電柱。
9.如權利要求1所述的制造方法，其中該芯片更具有一背面，該背面相對該主動表面， 該制造方法更包括從該基板的該背面，薄化該基板。
10.一種半導體封裝，包括 一芯片，具有一主動表面；數(shù)個導電柱，鄰近該芯片的該主動表面設置；以及一非導電層，完全包覆該些導電柱。
11.如權利要求10所述的半導體封裝，其中各該導電柱具有一側面及一端面，該非導電層直接接觸并完全包覆各該導電柱的該側面及該端面。
12.如權利要求10所述的半導體封裝，其中該非導電層為熱固性樹脂。
13.如權利要求11所述的半導體封裝，其中該熱固性樹脂處于B階段。
14.如權利要求10所述的半導體封裝，更包括一導電層，完全包覆該些導電柱，其中該非導電層完全包覆該導電層。
15.如權利要求10所述的半導體封裝，其中各該導電柱具有一側面及一端面，更包括 一導電層，覆蓋各該導電柱的該側面，該非導電層直接接觸并完全包覆各該導電柱的該端面。
16.如權利要求10所述的半導體封裝，其中該非導電層的側面與該芯片側面實質上對齊。
17.如權利要求10所述的半導體封裝，其中各該導電柱具有一側面及一端面，更包括一包覆層，覆蓋各該導電柱的該側面，該非導電層直接接觸并完全包覆各該導電柱的該端面，其中該包覆層的材質包括對二甲苯。
18.一種半導體封裝，包括 一芯片，具有一主動表面；數(shù)個導電柱，鄰近該芯片的該主動表面設置，各該導電柱具有一端面及一側面； 一非導電層，包覆各該導電柱的該側面，且露出各該導電柱的該端面；以及一包覆層，覆蓋各該導電柱的該端面。
19.如權利要求18所述的半導體封裝，其中該包覆層抗氧化導電層。
20.如權利要求18所述的半導體封裝，其中該包覆層抗氧化導電層，該包覆層更覆蓋各該導電柱的該側面。
全文摘要
一種具有非導電層的半導體封裝及其制造方法。制造方法包括以下步驟。首先，提供基板，基板包括多個芯片。然后，形成多個導電柱鄰近芯片的主動表面。然后，形成非導電層完全包覆導電柱。然后，單一化基板。
文檔編號H01L21/56GK102226987SQ20111017090
公開日2011年10月26日 申請日期2011年6月14日 優(yōu)先權日2011年6月14日
發(fā)明者唐和明, 張效銓, 蔡宗岳, 賴逸少 申請人:日月光半導體制造股份有限公司