專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及由防靜電破壞保護二極管構(gòu)成的半導(dǎo)體裝置及其制造方法，特別涉及與連接電源線與地線之間的齊納二極管結(jié)構(gòu)相關(guān)的半導(dǎo)體裝置及其制造方法
背景技術(shù)：
近年來，在嵌入了半導(dǎo)體集成電路等半導(dǎo)體裝置的諸如電腦和數(shù)碼相機之類的機器之間，信號傳輸速度的高速化發(fā)展顯著。而且，為實現(xiàn)高速化發(fā)展，構(gòu)成半導(dǎo)體集成電路等的元器件等的精細化發(fā)展也日新月異。隨著元器件等的精細化發(fā)展，由于克服靜電的靜電破壞耐量也變小，所以在半導(dǎo)體集成電路等中內(nèi)置各種防靜電破壞保護二極管的半導(dǎo)體裝置也隨之產(chǎn)品化。圖6表示由第一保護二極管1、第二保護二極管2及齊納二極管TD等構(gòu)成的防靜電破壞保護二極管。Vp連接在電源線上，Vn連接在地線上，并且CHl CH4連接在半導(dǎo)體集成電路等的各個信號線上。另外，第一保護二極管1指的是負極與電源線Vp連接的Dll、D21、D31、 D41的各個二極管，第二保護二極管2指的是正極與地線Vn連接的D12、D22、D32、D42的各個二極管。第一保護二極管1與第二保護二極管2串聯(lián)連接在電源線Vp與地線Vn之間，來自各信號線的端子CHl等被連接在第一保護二極管1和第二保護二極管2之間，而且電源線Vp與地線Vn通過齊納二極管TD等相連接。在同圖中，與各個信號線連接的端子表示有 CHl CH4共四個端子，但實際上可以根據(jù)需要增減端子數(shù)。下面，對所述構(gòu)成中的防靜電破壞保護二極管的工作進行簡單的說明。例如，當(dāng)在 CHl所連接的信號線上出現(xiàn)了正的較大靜電時，通常情況下，由于電源線Vp為正電位，地線 Vn接地，所以該靜電經(jīng)由正向偏壓狀態(tài)的第一保護二極管D11，通過擊穿狀態(tài)的齊納二極管TD等流向地線Vn。當(dāng)在CHl所連接的信號線上出現(xiàn)了負的較大靜電時，該靜電經(jīng)由正向偏壓狀態(tài)的第二保護二極管D12直接流向地線Vn。即使在電源線Vp與地線Vn之間出現(xiàn)了較大靜電的情況下，該靜電也通過擊穿狀態(tài)的齊納二極管TD等在電源-地線間流動。因此，上述任何一種靜電都不會通過各信號線而破壞半導(dǎo)體集成電路等。作為防靜電破壞保護二極管的特性，因為靜電破壞耐量較大，寄生電容較小，而且瞬間通過大電流，所以要求寄生電阻要小等。為了增大靜電破壞耐量，只要通過增大防靜電破壞保護二極管的尺寸，減小通過PN結(jié)的電流密度即可。還有，為了信號傳輸速度的高速化，需要減小防靜電破壞保護二極管的寄生電容。 為此，重要的是減小防靜電破壞保護二極管的尺寸，即防靜電破壞保護二極管的靜電破壞耐量和寄生電容處于與該二極管的尺寸相關(guān)的一種權(quán)衡關(guān)系中。為了實現(xiàn)所述靜電破壞耐量大、寄生電容小且寄生電阻也小的所希望的保護二極管，需要在增大保護二極管面積的同時，在低電阻率的半導(dǎo)體基板上形成高電阻率的外延層，在保護二極管上施加逆向偏壓時充分擴大耗盡層，減小寄生電容，且減小寄生電阻。
近年來，對于滿足比以往更嚴格的上述諸特性的防靜電破壞保護二極管的要求越來越高。在這種情況下，與形成普通半導(dǎo)體集成電路等的半導(dǎo)體基板相比，需要低電阻的半導(dǎo)體基板，還有，為了隨機應(yīng)變地應(yīng)對在嵌入了半導(dǎo)體裝置的各機器之間的輸入輸出端子等信號端子上不規(guī)則地出現(xiàn)的靜電，對于由如圖6所示的防靜電破壞保護二極管構(gòu)成的專用半導(dǎo)體裝置的要求越來越高。關(guān)于防靜電破壞保護二極管的工作原理，已在下面的專利文獻1中進行了公開。 而且，為了保護內(nèi)部電路而減小在外延層所形成的防靜電破壞保護二極管等的形成面積的例子，與其剖面圖一并也在下面的專利文獻2中進行了公開。專利文獻1 (日本)特開平8-102518號公報 專利文獻2 (日本)特開平6-029466號公報為實現(xiàn)靜電耐量大、寄生電容小且寄生電阻也小的所希望的第一保護二極管1、第二保護二極管2，存在在低電阻率的半導(dǎo)體基板上形成高電阻率的外延層的方法。即采用將普通的雙極型集成電路的制造工藝進行部分修正的制造方法。這種情況下，通常如圖5所示的后述的比較例那樣，盡量不增加多余的工藝，通過普通的雙極型集成電路制造工藝，只修正光刻膠掩模圖形，形成防靜電破壞保護二極管。然而，在圖5中所示的比較例的防靜電破壞保護二極管是電壓限制元件，導(dǎo)通大電流的齊納二極管TD等在P+型半導(dǎo)體基板1的表面上所占的面積不得不變大。

發(fā)明內(nèi)容
于是，不需要為形成齊納二極管TD等而占用P+型半導(dǎo)體基板1表面的面積，形成總成本較低的防靜電破壞保護二極管就成為了課題。本發(fā)明的半導(dǎo)體裝置的特征在于，具有非摻雜的第一外延層，在低電阻率的第一導(dǎo)電型的半導(dǎo)體層上形成；高電阻率的第二導(dǎo)電型的第二外延層，在所述第一外延層上形成；第一導(dǎo)電型的分離層，將所述第二外延層分離為第一保護二極管形成區(qū)域和第二保護二極管形成區(qū)域；第二導(dǎo)電型的第二掩埋層及該第二掩埋層內(nèi)的第一掩埋層，該第二掩埋層從所述第一保護二極管形成區(qū)域的所述第一外延層表面延伸至該第一外延層內(nèi)及所述第二外延層內(nèi)；以及齊納二極管，具有從所述半導(dǎo)體層通過熱擴散延伸至所述第一外延層內(nèi)及除所述第二掩埋層的上層部以外的第二外延層內(nèi)而形成的第一導(dǎo)電型的向上擴散層， 該齊納二極管將延伸至所述第一外延層內(nèi)的所述第一掩埋層作為負極層，將從所述半導(dǎo)體層延伸至所述第一外延層且與所述第一掩埋層形成PN結(jié)的所述向上擴散層作為正極層。并且，本發(fā)明的半導(dǎo)體裝置的特征在于，多個所述第一保護二極管形成區(qū)域與所述第二保護二極管形成區(qū)域交替地配置。并且，本發(fā)明的半導(dǎo)體裝置的特征在于，具有第一保護二極管和第二保護二極管， 該第一保護二極管由第二導(dǎo)電型的負極層和第一導(dǎo)電型的正極層構(gòu)成，所述負極層從形成在所述第一保護二極管形成區(qū)域的所述第二掩埋層內(nèi)延伸至所述第二外延層表面，所述正極層與該負極層鄰接且形成在所述第二外延層上；該第二保護二極管由第二導(dǎo)電型的負極層和第一導(dǎo)電型的正極層構(gòu)成，所述負極層形成在所述第二保護二極管形成區(qū)域的所述第二外延層上，所述正極層與所述分離層成為一體。并且，本發(fā)明的半導(dǎo)體裝置的特征在于，所述第一保護二極管的所述負極層與電源線連接，所述第二保護二極管的所述正極層與地線連接，所述第一保護二極管的正極層與所述第二保護二極管的負極層連接在同一信號線上，所述齊納二極管的所述負極層與電源線連接，所述齊納二極管的所述正極層與地線連接。并且，本發(fā)明的半導(dǎo)體裝置的特征在于，所述半導(dǎo)體層是在第一導(dǎo)電型的半導(dǎo)體基本上從該半導(dǎo)體基板的表面擴散有雜質(zhì)的第一導(dǎo)電型的掩埋擴散層。
另外，本發(fā)明的半導(dǎo)體裝置的制造方法的特征在于，具有在低電阻率的第一導(dǎo)電型的半導(dǎo)體層上形成非摻雜的第一外延層的工序；在所述第一外延層上形成高電阻率的第二導(dǎo)電型的第二外延層的工序；形成將所述第二外延層分離為第一保護二極管形成區(qū)域和第二保護二極管形成區(qū)域的第一導(dǎo)電型的分離層的工序；形成第二導(dǎo)電型的第二掩埋層及該第二掩埋層內(nèi)的第一掩埋層的工序，該第二掩埋層從所述第一保護二極管形成區(qū)域的所述第一外延層表面延伸至該第一外延層內(nèi)及所述第二外延層內(nèi)；以及形成齊納二極管的工序，該齊納二極管具有從所述半導(dǎo)體層通過熱擴散延伸至所述第一外延層內(nèi)及除所述第二掩埋層的上層部以外的所述第二外延層內(nèi)的第一導(dǎo)電型的向上擴散層，并且具有將延伸至所述第一外延層內(nèi)的所述第一掩埋層作為負極層，將從所述半導(dǎo)體層延伸至第一外延層內(nèi)且與該第一掩埋層形成PN結(jié)的所述向上擴散層作為正極層。并且，本發(fā)明的半導(dǎo)體裝置的制造方法的特征在于，交替地形成多個所述第一保護二極管形成區(qū)域和所述第二保護二極管形成區(qū)域。并且，本發(fā)明的半導(dǎo)體裝置的制造方法的特征在于，形成第一保護二極管和第二保護二極管，該第一保護二極管由第二導(dǎo)電型的負極層和第一導(dǎo)電型的正極層構(gòu)成，所述負極層從所述第一保護二極管形成區(qū)域的所述第二掩埋層內(nèi)延伸至所述第二外延層表面而形成，所述正極層與該負極層相鄰并在所述第二外延層上形成；該第二保護二極管由第二導(dǎo)電型的負極層和第一導(dǎo)電型的正極層構(gòu)成，所述負極層形成在所述第二保護二極管形成區(qū)域的所述第二外延層上，所述正極層與所述分離層作為一體而形成。并且，本發(fā)明的半導(dǎo)體裝置的制造方法的特征在于，所述第一保護二極管的所述負極層與電源線連接，所述第二保護二極管的所述正極層與地線連接，所述第一保護二極管的正極層和所述第二保護二極管的負極層連接在同一信號線上，所述齊納二極管的所述負極層與電源線連接，所述齊納二極管的所述正極層與地線連接。并且，本發(fā)明的半導(dǎo)體裝置的制造方法的特征在于，所述半導(dǎo)體層是在第一導(dǎo)電型的半導(dǎo)體基板上從該半導(dǎo)體基板的表面擴散雜質(zhì)而形成的第一導(dǎo)電型的掩埋擴散層。根據(jù)本發(fā)明的半導(dǎo)體裝置及其制造方法，能夠在第一保護二極管1的下層形成作為電壓限制元件的齊納二極管TD等。因此，在P+型半導(dǎo)體基板1的表面上不需要齊納二極管TD等所占的面積，從而相應(yīng)地能夠縮小芯片尺寸，降低總制造成本。


圖1是表示本發(fā)明的實施方式的半導(dǎo)體裝置及其制造方法的剖面圖；圖2是表示本發(fā)明的實施方式的半導(dǎo)體裝置的制造方法的剖面圖；圖3是表示本發(fā)明的實施方式的半導(dǎo)體裝置的制造方法的剖面圖；圖4是表示本發(fā)明的實施方式的半導(dǎo)體裝置的制造方法的剖面圖；圖5是表示比較例的半導(dǎo)體裝置及其制造方法的剖面圖6是表示防靜電破壞保護二極管結(jié)構(gòu)的視圖。附圖標(biāo)記說明IP+型半導(dǎo)體基板；la，Id P型向上擴散層；Ib P+型掩埋擴散層；Ic P+型向上擴散層(這^上力、‘層)；2第一 N+型掩埋層；3第二 N+型掩埋層；4c外延層；4a第一外延層；4b第二外延層；6P+型分離層；7，8，9N+型負極層；IOP型正極層；11絕緣膜；12a，12b， 12d負電極；12c正電極；Vp電源線；Vn地線；CHl CH4信號線；Dll, D21, D31, D41第一保護二極管1 ；D12，D22，D32，D42第二保護二極管2 ；TD齊納二極管；50第一保護二極管形成區(qū)域；51第二保護二極管形成區(qū)域。
具體實施例方式關(guān)于本發(fā)明的實施方式，根據(jù)圖1進行說明。圖1是表示本實施方式的半導(dǎo)體裝置及其制造方法的剖面圖，另外，同圖還表示圖6所示的多個被并聯(lián)連接的第一保護二極管1 和第二保護二極管2組合中的一組，其中第一保護二極管1和第二保護二極管2是串聯(lián)連接的。根據(jù)需要防靜電的信號線數(shù)，在同圖的左右同樣地形成串聯(lián)連接的第一保護二極管 1和第二保護二極管2的組合。在從表面向內(nèi)部形成有P+型掩埋擴散層Ib的P+型半導(dǎo)體基板1上，形成非摻雜的第一外延層4a，而且在該第一外延層4a上形成高電阻率的第二外延層4b。所述第二外延層4b從其表面通過P+型分離層6被分離為形成第一保護二極管1的第一保護二極管形成區(qū)域50和形成第二保護二極管2的第二保護二極管形成區(qū)域51。還有，從所述P+型掩埋擴散層Ib擴散硼(B)，第一外延層4a內(nèi)完全變換為P+型向上擴散層lc，到第二外延層4b的中途形成P型向上擴散層Id。所述P+型分離層6也通過從P+型掩埋擴散層Ib所擴散的硼(B)而形成，與P+型向上擴散層Ic及P型向上擴散層Id連接。再有，通過離子注入和熱擴散，形成從第一保護二極管形成區(qū)域50的第一外延層 4a內(nèi)延伸至第二外延層4b的、由砷(As)構(gòu)成的第一 N+型掩埋層2和由磷(P)構(gòu)成的第二 N+型掩埋層3。由于砷(As)的擴散速度相比磷⑵的擴散速度慢，因此，第一 N+型掩埋層 2形成在第二 N+型掩埋層3的底部。該第一 N+型掩埋層2與P+型向上擴散層Ic形成PN結(jié)。另外，如同圖所示，P型向上擴散層Id未在第二 N+型掩埋層3的上層部的第二外延 層4b內(nèi)形成，因為P型向上擴散層Id的硼⑶被構(gòu)成第二 N+型掩埋層3的磷⑵相抵消了。在第一保護二極管形成區(qū)域50的第二外延層4b上，形成從其表面延伸至第二 N+ 型掩埋層3內(nèi)的第一保護二極管1的N+型負極層7。而且，在該第二外延層4b上，與該N+ 型負極層7相鄰接，形成第一保護二極管1的P型正極層10。在第二保護二極管形成區(qū)域 51的第二外延層4b上，形成第二保護二極管2的N+型負極層9。另外，在覆蓋上述第一保護二極管1的P型正極層10等所形成的第二外延層4b 等上的絕緣膜11形成接觸孔，經(jīng)由該接觸孔，形成與第一保護二極管1的N+型負極層7連接的負電極12b、與P型正極層10連接的正電極12c。同樣地，形成與第二保護二極管2的N+型負極層9連接的負電極12d、與構(gòu)成正極層的P+型分離層6連接的正電極12e。在形成有負電極12d等的P+型半導(dǎo)體基板1上，經(jīng)由未圖示的層間絕緣膜等形成多層配線結(jié)構(gòu)，在最上層形成由氮化硅膜構(gòu)成的鈍化膜。

結(jié)果是，在第一保護二極管形成區(qū)域50上，形成由N+型負極層7和P型正極層10 等構(gòu)成的第一保護二極管1。而且，在第一保護二極管1正下方的第一保護二極管形成區(qū)域50上形成如圖6所示的作為電壓限制元件的齊納二極管TD等，該齊納二極管TD等將第一 N+型掩埋層2作為N+型負極層，將P+型向上擴散層Ic作為P+型正極層。并且，在第二保護二極管形成區(qū)域51上，形成由N+型負極層9和由P+型分離層6構(gòu)成的P+型正極層構(gòu)成的第二保護二極管2。第一保護二極管1的負電極12b與電源線Vp連接，第二保護二極管2的正電極 12e與地線Vn連接。并且，第一保護二極管1的正電極12c與第二保護二極管2的負電極 12d被相互連接且連接在信號線CHl等上。其結(jié)果，形成由如圖6所示的防靜電破壞保護二極管構(gòu)成的半導(dǎo)體裝置。與如圖5所示的后述比較例的情況不同，不需要為了形成作為電壓限制元件的齊納二極管TD等而在第二外延層4b表面上占有齊納二極管TD等的面積。也就是說，為了形成齊納二極管TD等，有效利用了第一保護二極管形成區(qū)域50的第一保護二極管1的下層。其結(jié)果，在對應(yīng)每條信號線被串聯(lián)連接的第一保護二極管1和第二保護二極管2 的串聯(lián)連接保護二極管上，形成具有位于第一保護二極管形成區(qū)域50的第一保護二極管1 下層的齊納二極管TD等的防靜電破壞保護二極管。因此，如圖5所示，與在P+型分離層6 表面上形成齊納二極管TD等的比較例相比，相應(yīng)地縮了芯片尺寸。要保護的信號線越多， 芯片尺寸縮小的效果越好，這是本發(fā)明的第一特征。另外，在比較例中，通常不在每個被串聯(lián)的第一保護二極管1、第二保護二極管2 的組合中設(shè)置齊納二極管TD等，而是采用以一個齊納二極管TD等覆蓋多個串聯(lián)連接的第一保護二極管1、第二保護二極管2的組合的結(jié)構(gòu)。這種情況下，與一個齊納二極管TD等覆蓋一組被串聯(lián)連接的第一保護二極管1、第二保護二極管2的組合的這樣結(jié)構(gòu)的比較例相比，本發(fā)明芯片尺寸的縮小效果降低了。但是，在具有所述結(jié)構(gòu)的比較例中，在遠離齊納二極管TD等的、與被串聯(lián)連接的第一保護二極管1、第二保護二極管2的組合連接的信號線上出現(xiàn)了靜電時，可能會產(chǎn)生齊納二極管TD等的動作延遲。與此相對，在本實施方式中，由于在每個被串聯(lián)連接的第一保護二極管1、第二保護二極管2的組合中都配備了齊納二極管TD等，所以可以即時應(yīng)答。這是本發(fā)明的第二特征。 還有，在P+型半導(dǎo)體基板1上形成雜質(zhì)濃度高于該P+型半導(dǎo)體基板1的P+型掩埋擴散層lb，通過自該P+型掩埋擴散層Ib擴散的硼(B)，形成了高濃度的P+型向上擴散層lc。由此謀求降低保護二極管的寄生電阻為本發(fā)明的第三特征。再有，正如在后面將要描述的那樣，在形成了 P+型掩埋擴散層Ib的P+型半導(dǎo)體基板1上，形成非摻雜的第一外延層4a，在該第一外延層4a上形成由砷(As)構(gòu)成的第一 N+型掩埋層2及由磷(P)構(gòu)成的第二 N+型掩埋層3。如前所述，構(gòu)成第二 N+型掩埋層3 的磷(P)抵消從P+型掩埋擴散層Ib擴散硼(B)。其結(jié)果，防止了在第二 N+型掩埋層3的上層部的第二外延層4b上形成P型向上擴散層ld，這是本發(fā)明的第四特征。下面，根據(jù)圖1及圖2 圖4，對本實施方式的半導(dǎo)體裝置的制造方法進行說明。首先，如圖2所示，準(zhǔn)備P+型半導(dǎo)體基板1。該P+型半導(dǎo)體基板1的電阻率比通常在雙極型集成電路中所使用的電阻率為1的P+型半導(dǎo)體基板小100倍左右，這是為了減小保護二極管的寄生電阻。接著，從P+型半導(dǎo)體基板1的表面，以三溴化硼(BBr3)為雜質(zhì)源，在高溫爐中對硼(B)進行熱擴散，形成P+型掩埋擴散層lb。也可以用硼(B)替代BBr3等進行離子注入并在高溫爐中擴散。熱擴散后的P+型掩埋擴散層Ib的表面雜質(zhì)濃度是超過P+型半導(dǎo)體基板1的雜質(zhì)濃度的2倍左右的高濃度。形成高濃度的P+型掩埋擴散層Ib的目的在于除了降低保護二極管的寄生電阻夕卜，還要將由后述的第一 N+型掩埋層2等和通過自P+型掩埋擴散層Ib擴散的硼(B)而形成的P+型向上擴散層Ic形成的齊納二極管TD等的耐壓達到所希望的值。雖然也有在不形成P+型掩埋擴散層Ib的情況下進一步提高P+型半導(dǎo)體基板1的雜質(zhì)濃度的方法，但從齊納二極管TD等的耐壓偏差等方面來看，最好形成P+型掩埋擴散層lb。然后，在P+型掩埋擴散層Ib所形成的P+型半導(dǎo)體基板1上，根據(jù)規(guī)定的外延法， 形成未摻雜雜質(zhì)的規(guī)定膜厚的非摻雜第一外延層4a。接著，如圖3所示，在第一保護二極管形成區(qū)域50的第一外延層4a的規(guī)定區(qū)域， 以未圖示的硅熱氧化膜等為掩模，通過規(guī)定的方法離子注入高劑量的磷(P)，形成第一 N+ 型掩埋層3。進而，通過離子注入比磷(P)高10倍至20倍左右的高劑量的砷(As)，重疊形成第二 N+型掩埋層2。之后，通過在高溫爐中進行熱處理，在所述第一外延層4a內(nèi)擴散由砷(As)構(gòu)成的第一 N+型掩埋層2及由磷⑵構(gòu)成的第二 N+型掩埋層3。此時，硼⑶自所述P+型掩埋擴散層Ib也被熱擴散，在第一外延層4a內(nèi)形成P+型向上擴散層lc。從該第一外延層4a的上面熱擴散的第一 N+型掩埋層2和從下面熱擴散的P+型向上擴散層lc，在其相交面上形成PN結(jié)，形成作為防靜電破壞保護二極管的電壓限制元件的如圖6所示的齊納二極管TD等。與后述的比較例所示的情況相比，該齊納二極管TD等的擊穿電壓能夠被降低。也就是說，通過將構(gòu)成P+型向上擴散層Ic的擴散源的P+型掩埋擴散層Ib的雜質(zhì)濃度最優(yōu)化，能夠形成具有所希望的擊穿電壓的齊納二極管TD等。接著，如圖4所示，通過規(guī)定的外延法，形成N型高電阻率的第二外延層4b，該第二外延層4b全面覆蓋形成有第一 N+型掩埋層2等的第一外延層4a上。在形成第二外延層4b時，為了防止從高雜質(zhì)濃度的P+型半導(dǎo)體基板1釋放硼(B)而第二外延層4b被自摻雜，要留意利用絕緣膜等充分背封P+型半導(dǎo)體基板1的背面。然后，在第一保護二極管形成區(qū)域50的規(guī)定區(qū)域，形成從第二外延層4b的表面延伸至向該第二外延層4b的上方進行熱擴散的第二 N+型掩埋層3內(nèi)的N+型負極層7。N+ 型負極層7通過以硅熱氧化膜等為掩模離子注入磷(P)或者以三氯氧磷(POCl3)等為雜質(zhì)進行熱擴散而形成。與此同時，從第二外延層4b表面的規(guī)定區(qū)域，形成將該第二外延層4b分離為第一保護二極管形成區(qū)域50和第二保護二極管形成區(qū)域51的P+型分離層6。P+型分離層6 通過以未圖示的硅熱氧化膜等為掩模進行硼(B)的離子注入或者以三溴化硼(BBr3)為雜質(zhì)源對硼(B)進行熱擴散而形成。
另外，在同圖中，雖然只表示了一對第一保護二極管形成區(qū)域50和第二保護二極管形成區(qū)域51，但實際上，因為需要保護的信號端子數(shù)為多個，所以，為了與之相對應(yīng)，同樣的組合形成有多對。 在各熱處理工藝中，通過從P+型掩埋擴散層Ib向第一外延層4a擴散的硼(B)，非摻雜的第一外延層4a整體被變換為由高濃度的硼(B)構(gòu)成的P+型向上擴散層lc。進一步地，硼(B)也從P+型向上擴散層Ic向第二外延層4b擴散，在除第二 N+型掩埋層3的上層部以外的第二外延層4b上形成P型向上擴散層Id。通常，所述的P+型分離層6與從形成在第一外延層4a上的未圖示的掩埋硼(B) 層向上方擴散的硼擴散層相對應(yīng)而上下分離形成。但是，本實施方式的P型分離層6通過從形成在P+型半導(dǎo)體基板1上的高濃度P+型掩埋擴散層Ib向上方擴散的硼(B)，與P+型向上擴散層lc、P型向上擴散層Id同時形成。第一 N+型掩埋層2的砷(As)及第二 N+型掩埋層3的磷(P)也在第二外延層4b 內(nèi)擴散。在構(gòu)成該第二 N+型掩埋層3的磷(P)的作用下，從P+型向上擴散層Ic向上擴散而來的硼(B)被相抵消，因此，第二 N+型掩埋層3的上層部的第二外延層4b區(qū)域不會被P型化。接著，在第一保護二極管形成區(qū)域50的第二外延層4b上，以未圖示的硅氧化膜等絕緣膜為掩模，通過硼(B)的離子注入等，形成第一保護二極管1的P型正極層10。然后， 在第二保護二極管形成區(qū)域51的第二外延層4b上，以未圖示的硅氧化膜等絕緣膜為掩模， 通過磷(P)等的離子注入等，形成第二保護二極管2的N型負極層9。然后，如圖1所示，在形成有N型負極層9等的第二外延層4b上，形成硅熱氧化膜等絕緣膜11。之后，在該絕緣膜11上，通過進行規(guī)定的光蝕刻處理形成接觸孔，然后在其整個表面，通過規(guī)定的濺射法等，形成鋁(Al)等的金屬膜。之后，通過進行規(guī)定的光蝕刻處理，經(jīng)由該接觸孔，形成與第一保護二極管1的N+ 型負極層7連接的負電極12b、與P型正極層10連接的正電極12c、與第二保護二極管2的 N+型負極層9連接的負電極12d、與成為P型正極層的P+型分離層6連接的正電極12e。 最后，通過形成由氮化硅膜等構(gòu)成的用于鈍化的保護膜，完成晶圓狀態(tài)下的本實施方式的半導(dǎo)體裝置。另外，如前所述，負電極12b連接在電源線Vp上，正電極10與負電極9被連接成一體且連接在各信號線CHl等上，正電極12e連接在地線Vn上。還有，成為齊納二極管TD 等的負極層的第一 N+型掩埋層2，經(jīng)由第二 N+型掩埋層3及N+型負極層7連接在電源線 Vp上，成為正極層的P+型掩埋層Ic經(jīng)由P+型分離層6連接在地線Vn上。通過上述構(gòu)成， 形成規(guī)定的防靜電破壞二極管。比較例圖5是表示比較例的由防靜電破壞保護二極管構(gòu)成的半導(dǎo)體裝置及其制造方法的剖面圖，比較例中只改變了光刻膠掩模圖形，幾乎沿用了雙極型集成電路制造工藝。與本實施方式相同，與普通的雙極型集成電路制造工藝的差異在于，P+型半導(dǎo)體基板1的電阻率比通常在雙極型集成電路所使用的電阻率為1的P+型半導(dǎo)體基板相比低100倍左右以上、設(shè)置第二 N+型掩埋層3以及將外延層4c作為高電阻率層這幾方面。設(shè)置第二 N+型掩埋層3的理由是防止因來自P+型半導(dǎo)體基板1的硼(B)擴散而在第一保護二極管形成區(qū)域50的外延層4c上形成P型向上擴散層la。也就是說，通過構(gòu)成第二 N+型掩埋層3的磷(P)，抵消從P+型半導(dǎo)體基板1擴散而來的硼(B)，防止形成 P型向上擴散層la。與本實施方式不同的第一點是在P+型半導(dǎo)體基板1上不存在相當(dāng)于本實施方式的P+型掩埋擴散層Ib的區(qū)域。其結(jié)果，與采用由半導(dǎo)體集成電路等構(gòu)成的半導(dǎo)體裝置的各種機器所使用的電源電壓相比，由第一保護二極管形成區(qū)域50的第一 N+型掩埋層2等和 P+型半導(dǎo)體基板1形成的PN結(jié)的擊穿電壓為相當(dāng)高的值。因此，當(dāng)利用該PN結(jié)形成了成為電壓限制元件的齊納二極管TD等時，存在不能夠完全保護機器不受靜電破壞的可能性。雖然通過進一步提高P+型半導(dǎo)體基板1的雜質(zhì)濃度，可以形成所希望的耐壓的齊納二極管TD等。但這種情況下，會產(chǎn)生諸如增加從P+型半導(dǎo)體基板1向外延層4c擴散的硼(B)的量、在第二 N+型掩埋層3的上層部的外延層4c內(nèi)出現(xiàn)P型層之類的問題。而且， 存在通過自摻雜混入外延層4c的硼(B)增多的問題。于是，在比較例中，在普通的雙極型集成電路制造工藝上加以利用了上述修改點， 通過只改變光刻膠掩模圖形而形成齊納二極管TD等。即在成為齊納二極管TD等的正極層的P+型分離層6上，形成大面積的齊納二極管TD等的N+型負極層8。由P+型分離層6和 N+型負極層8構(gòu)成的齊納二極管TD等，針對各機器中所使用的電源電壓具有適合的耐壓。在這種情況下，對于齊納二極管TD等來說，因為有時會出現(xiàn)瞬間通過數(shù)十安培電流 的情況，所以不得不加大N+型負極層8的面積，形成N+型負極層8的保護二極管形成區(qū)域的P+型分離層6的幅度也變大。因此，具有相應(yīng)地加大了芯片尺寸的缺點。同時也必須要考慮到只要所要保護的信號線增多，就要增加齊納二極管TD等的數(shù)量這一問題。比較例的半導(dǎo)體裝置的制造方法只在不具有P+型掩埋擴散層Ib以及非摻雜的第一外延層4a方面，與本實施方式有所不同，其他工藝都是相同的。通過只改變光刻膠掩模圖形，N+型負極層8能夠與形成N+型負極層9的同時形成。
權(quán)利要求
1.一種由防靜電破壞保護二極管構(gòu)成的半導(dǎo)體裝置，其特征在于，具有 非摻雜的第一外延層，在低電阻率的第一導(dǎo)電型的半導(dǎo)體層上形成； 高電阻率的第二導(dǎo)電型的第二外延層，在所述第一外延層上形成；第一導(dǎo)電型的分離層，將所述第二外延層分離為第一保護二極管形成區(qū)域和第二保護二極管形成區(qū)域；第二導(dǎo)電型的第二掩埋層及第二掩埋層內(nèi)的第一掩埋層，該第二掩埋層從所述第一保護二極管形成區(qū)域的所述第一外延層表面延伸至該第一外延層內(nèi)及所述第二外延層內(nèi)；以及齊納二極管，具有從所述半導(dǎo)體層通過熱擴散延伸至所述第一外延層內(nèi)及除所述第二掩埋層的上層部以外的所述第二外延層內(nèi)而形成的第一導(dǎo)電型的向上擴散層，該齊納二極管將延伸至所述第一外延層內(nèi)的所述第一掩埋層作為負極層，將從所述半導(dǎo)體層延伸至所述第一外延層并與所述第一掩埋層形成PN結(jié)的所述向上擴散層作為正極層。
2.根據(jù)權(quán)利要求1所述的由防靜電破壞保護二極管構(gòu)成的半導(dǎo)體裝置，其特征在于， 多個所述第一保護二極管形成區(qū)域和所述第二保護二極管形成區(qū)域交替地配置。
3.根據(jù)權(quán)利要求1或2所述的由防靜電破壞保護二極管構(gòu)成的半導(dǎo)體裝置，其特征在于，具有第一保護二極管和第二保護二極管，該第一保護二極管由第二導(dǎo)電型的負極層和第一導(dǎo)電型的正極層構(gòu)成，所述負極層從形成在所述第一保護二極管形成區(qū)域的所述第二掩埋層內(nèi)延伸至所述第二外延層表面，所述正極層與該負極層相鄰并形成在所述第二外延層上；該第二保護二極管由第二導(dǎo)電型的負極層和第一導(dǎo)電型的正極層構(gòu)成，所述負極層形成在所述第二保護二極管形成區(qū)域的所述第二外延層上，所述正極層與所述分離層成為一體。
4.根據(jù)權(quán)利要求1至3中任一項所述的由防靜電破壞保護二極管構(gòu)成的半導(dǎo)體裝置， 其特征在于，所述第一保護二極管的所述負極層與電源線連接，所述第二保護二極管的所述正極層與地線連接，所述第一保護二極管的正極層和所述第二保護二極管的負極層連接在同一信號線上，所述齊納二極管的所述負極層與電源線連接，所述齊納二極管的所述正極層與地線連接。
5.根據(jù)權(quán)利要求1至4中任一項所述的由防靜電破壞保護二極管構(gòu)成的半導(dǎo)體裝置， 其特征在于，所述半導(dǎo)體層是在第一導(dǎo)電型的半導(dǎo)體基板上從該半導(dǎo)體基板的表面擴散有雜質(zhì)的第一導(dǎo)電型的掩埋擴散層。
6.一種由防靜電破壞保護二極管構(gòu)成的半導(dǎo)體裝置的制造方法，其特征在于，具有 在低電阻率的第一導(dǎo)電型的半導(dǎo)體層上形成非摻雜的第一外延層的工序；在所述第一外延層上形成高電阻率的第二導(dǎo)電型的第二外延層的工序； 形成將所述第二外延層分離為第一保護二極管形成區(qū)域和第二保護二極管形成區(qū)域的第一導(dǎo)電型的分離層的工序；形成第二導(dǎo)電型的第二掩埋層及該第二掩埋層內(nèi)的第一掩埋層的工序，該第二掩埋層從所述第一保護二極管形成區(qū)域的所述第一外延層表面延伸至該第一外延層內(nèi)及所述第二外延層內(nèi)；以及 形成齊納二極管的工序，該齊納二極管具有從所述半導(dǎo)體層通過熱擴散延伸至所述第一外延層內(nèi)及除所述第二掩埋層的上層部以外的所述第二外延層內(nèi)的第一導(dǎo)電型的向上擴散層，并且將延伸至所述第一外延層內(nèi)的所述第一掩埋層作為負極層，將從所述半導(dǎo)體層延伸至所述第一外延層內(nèi)且與該第一掩埋層形成PN結(jié)的所述向上擴散層為正極層。
7.根據(jù)權(quán)利要求6中所述的、由防靜電破壞保護二極管構(gòu)成的半導(dǎo)體裝置的制造方法，其特征在于，交替地形成多個所述第一保護二極管形成區(qū)域和所述第二保護二極管形成區(qū)域。
8.根據(jù)權(quán)利要求6或7所述的、由防靜電破壞保護二極管構(gòu)成的半導(dǎo)體裝置的制造方法，其特征在于，形成第一保護二極管和第二保護二極管，所述第一保護二極管由第二導(dǎo)電型的負極層和第一導(dǎo)電型的正極層構(gòu)成，所述負極層從所述第一保護二極管形成區(qū)域的所述第二掩埋層內(nèi)延伸至所述第二外延層表面而形成， 所述正極層與該負極層相鄰并在所述第二外延層上形成；所述第二保護二極管由第二導(dǎo)電型的負極層和第一導(dǎo)電型的正極層構(gòu)成，所述負極層形成在所述第二保護二極管形成區(qū)域的所述第二外延層上，所述正極層與所述分離層作為一體而形成。
9.根據(jù)權(quán)利要求6至8中任一項所述的由防靜電破壞保護二極管構(gòu)成的半導(dǎo)體裝置的制造方法，其特征在于，所述第一保護二極管的所述負極層與電源線連接，所述第二保護二極管的所述正極層與地線連接，所述第一保護二極管的正極層和所述第二保護二極管的負極層連接在同一信號線上，所述齊納二極管的所述負極層與電源線連接，所述齊納二極管的所述正極層與地線連接。
10.根據(jù)權(quán)利要求6至9中任一項所述的由防靜電破壞保護二極管構(gòu)成的半導(dǎo)體裝置的制造方法，其特征在于，所述半導(dǎo)體層是在第一導(dǎo)電型的半導(dǎo)體基板上從該半導(dǎo)體基板的表面擴散雜質(zhì)而形成的第一導(dǎo)電型的掩埋擴散層。
全文摘要
一種半導(dǎo)體裝置及其制造方法，在由采用低容量保護二極管的防靜電破壞保護二極管構(gòu)成的半導(dǎo)體裝置中，在半導(dǎo)體基板的表面上不需要為形成作為電壓限制元件的齊納二極管而占用面積。在P+型半導(dǎo)體基板(1)上形成P+型掩埋擴散層(1b)，接著使非摻雜的第一外延層(4a)覆蓋在其上，然后在該第一外延層上形成N型高電阻率的第二外延層(4b)，利用P+型分離層(6)將該第二外延層分離為第一保護二極管形成區(qū)域(50)和第二保護二極管形成區(qū)域(51)，并形成從第一保護二極管形成區(qū)域的第一外延層表面延伸至第一外延層及第二外延層的N+型掩埋層(2)等，由從P+型掩埋擴散層(1b)延伸的P+型向上擴散層(1c)和N+型掩埋層形成齊納二極管(TD)等。
文檔編號H01L21/82GK102290415SQ201110161980
公開日2011年12月21日 申請日期2011年6月16日 優(yōu)先權(quán)日2010年6月17日
發(fā)明者三田惠司, 大家健太郎 申請人:安森美半導(dǎo)體貿(mào)易公司