專利名稱：金屬源漏soi mos晶體管及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，特別涉及一種金屬源漏SOI MOS晶體管及其形成方法。
背景技術(shù)：
隨著半導(dǎo)體工藝的不斷發(fā)展，絕緣體上娃(SOI, Silicon On Insulator)技術(shù)得到了越來(lái)越廣泛的使用。在SOI技術(shù)中，SOI襯底被用來(lái)替代傳統(tǒng)的硅襯底。使用SOI襯底可以降低器件的寄生電容、削弱短溝道效應(yīng)，因而能夠改善器件的整體性能。SOI襯底是硅-絕緣體-硅的疊層結(jié)構(gòu)，絕緣體的材料一般是氧化硅。SOI技術(shù)的第一次工業(yè)應(yīng)用是由IBM在1998年成功實(shí)現(xiàn)的。圖I示出了現(xiàn)有技術(shù)的一種部分耗盡型(partially depleted) SOI MOS晶體管，包括基底10 ;覆蓋基底10的絕緣層11，其材料一般為氧化硅；覆蓋絕緣層11的半導(dǎo)體層12，其材料一般為單晶硅；形成于半導(dǎo)體層12上的柵極結(jié)構(gòu)15，柵極結(jié)構(gòu)15包括柵介質(zhì)層15a和位于柵介質(zhì)層15a上的柵電極15b ;位于柵極結(jié)構(gòu)15a兩側(cè)半導(dǎo)體層14內(nèi)的源區(qū)13和漏區(qū)14，以及源區(qū)13和漏區(qū)14之間的溝道區(qū)16。對(duì)于部分耗盡型SOI MOS晶體管，溝道區(qū)16的深度小于半導(dǎo)體層12的厚度，即在器件導(dǎo)通時(shí)，柵極結(jié)構(gòu)15下方的半導(dǎo)體層12部分耗盡。圖2示出了現(xiàn)有技術(shù)的一種全耗盡型(fully depleted) SOI MOS晶體管，其結(jié)構(gòu)與圖I所示的部分耗盡型SOI MOS晶體管基本類似，這里不再贅述。區(qū)別在于，對(duì)于全耗盡型SOI MOS晶體管，其溝道區(qū)16的深度等于半導(dǎo)體層12的厚度，即在器件導(dǎo)通時(shí)，柵極結(jié)構(gòu)15下方的半導(dǎo)體層12被完全耗盡。另外，22nm工藝節(jié)點(diǎn)以下的半導(dǎo)體工藝中，往往采用金屬源漏(metalliesilicide S/D)MOS晶體管，又稱為肖特基勢(shì)壘源漏(Schottky barrier S/D)MOS晶體管。在金屬源漏MOS晶體管中，采用金屬或金屬硅化物來(lái)取代傳統(tǒng)的高摻雜的源漏。金屬源漏MOS晶體管的加工工藝較簡(jiǎn)單，而且能夠很好的適用于小尺寸器件，因而得到了廣泛的關(guān)注。圖3示出了現(xiàn)有技術(shù)中的一種金屬源漏MOS晶體管，包括半導(dǎo)體襯底20 ;形成在半導(dǎo)體襯底20上的柵極結(jié)構(gòu)21，包括柵介質(zhì)層21a和位于柵介質(zhì)層21a上的柵電極21b ；嵌于柵極結(jié)構(gòu)21兩側(cè)的半導(dǎo)體襯底20中的源區(qū)22和漏區(qū)23，源區(qū)22和漏區(qū)23的材料為金屬或金屬硅化物。圖4示出了現(xiàn)有技術(shù)中的一種金屬源漏SOI MOS晶體管，包括半導(dǎo)體襯底20 ;覆蓋半導(dǎo)體襯底20的絕緣層24 ;覆蓋絕緣層24的半導(dǎo)體層25 ;位于半導(dǎo)體層25上的柵極結(jié)構(gòu)21,包括柵介質(zhì)層21a和位于柵介質(zhì)層21a上的柵電極21b ;嵌于柵極結(jié)構(gòu)21兩側(cè)的半導(dǎo)體層25中的源區(qū)22和漏區(qū)23。其中，半導(dǎo)體襯底20、絕緣層24和半導(dǎo)體層25組成了SOI襯底。圖4的器件為SOI技術(shù)和金屬源漏MOS晶體管的結(jié)合，兼具二者的優(yōu)點(diǎn)，有利于改善器件的性能，是半導(dǎo)體工藝發(fā)展的重要方向。
但是，現(xiàn)有技術(shù)的金屬源漏SOI MOS晶體管是形成在SOI襯底上的，而現(xiàn)有技術(shù)的SOI襯底的制備方法往往比較復(fù)雜，成本較高，如SMOX技術(shù)、晶圓鍵和技術(shù)、智能剝離(smart cut)等,無(wú)法滿足工業(yè)生產(chǎn)的需求。關(guān)于SOI襯底的形成方法的更多詳細(xì)內(nèi)容，請(qǐng)參考專利號(hào)為5888297、5061642、4771016,5417180的美國(guó)專利文獻(xiàn)。

發(fā)明內(nèi)容
本發(fā)明解決的問(wèn)題是提供一種金屬源漏SOI MOS晶體管及其形成方法，降低其工藝復(fù)雜度和生產(chǎn)成本。為解決上述問(wèn)題，本發(fā)明提供了一種金屬源漏SOI MOS晶體管的形成方法，包括
提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底中形成介質(zhì)層，所述介質(zhì)層嵌入所述半導(dǎo)體襯底且其表面與所述半導(dǎo)體襯底的表面齊平；在所述介質(zhì)層兩側(cè)的半導(dǎo)體襯底上形成金屬硅化物層；在所述介質(zhì)層上形成半導(dǎo)體層；在所述半導(dǎo)體層上形成柵極結(jié)構(gòu)。可選地，所述在所述介質(zhì)層兩側(cè)的半導(dǎo)體襯底上形成金屬硅化物層包括形成金屬層，所述金屬層覆蓋所述介質(zhì)層及其兩側(cè)的半導(dǎo)體襯底的表面；對(duì)所述半導(dǎo)體襯底和金屬層進(jìn)行熱處理，使所述金屬層與半導(dǎo)體襯底反應(yīng)后生成金屬娃化物層；去除所述介質(zhì)層上的金屬層，暴露出所述介質(zhì)層。 可選地，所述金屬層的材料選自鎳、鉬、鈷或其任意組合?？蛇x地，所述金屬層的材料為鎳，其厚度小于等于4nm，所述熱處理的溫度為500。。至 800。。?？蛇x地，使用濕法刻蝕去除所述介質(zhì)層上的金屬層。可選地，所述在所述介質(zhì)層上形成半導(dǎo)體層包括以所述金屬硅化物層為籽晶層進(jìn)行外延生長(zhǎng)形成半導(dǎo)體層，所述半導(dǎo)體層覆蓋所述金屬硅化物層和介質(zhì)層；去除所述金屬硅化物層上的半導(dǎo)體層?？蛇x地，所述在所述半導(dǎo)體襯底中形成介質(zhì)層包括在所述半導(dǎo)體襯底上形成掩膜層并對(duì)其圖形化，定義出所述介質(zhì)層的圖形；以所述圖形化后的掩膜層為掩膜，對(duì)暴露出的半導(dǎo)體襯底進(jìn)行氧化，形成所述介質(zhì)層?？蛇x地，使用熱氧化法對(duì)所述暴露出的半導(dǎo)體襯底進(jìn)行氧化。本發(fā)明還提供了一種金屬源漏SOI MOS晶體管，包括半導(dǎo)體襯底；介質(zhì)層，嵌入所述半導(dǎo)體襯底中，所述介質(zhì)層的表面與所述半導(dǎo)體襯底的表面齊平;金屬硅化物層，位于所述介質(zhì)層兩側(cè)的半導(dǎo)體襯底上；
半導(dǎo)體層，位于所述介質(zhì)層上；柵極結(jié)構(gòu)，位于所述半導(dǎo)體層上?？蛇x地，所述金屬硅化物層的材料為鎳、鉬、鈷其中一種或幾種的硅化物?？蛇x地，所述金屬硅化物層的材料為NiSi2_x，其中O < X < I?？蛇x地，所述金屬硅化物層中具有摻雜離子?？蛇x地，所述摻雜離子選自B、Al、S、Cl、F、As、P或In?？蛇x地，所述金屬源漏SOI MOS晶體管為全耗盡型MOS晶體管或部分耗盡型MOS
晶體管。
與現(xiàn)有技術(shù)相比，本發(fā)明的實(shí)施例有如下優(yōu)點(diǎn)本發(fā)明實(shí)施例的金屬源漏MOS晶體管及其形成方法中，首先在半導(dǎo)體襯底上形成介質(zhì)層，之后在介質(zhì)層兩側(cè)的半導(dǎo)體襯底上形成金屬硅化物層，再在介質(zhì)層上形成半導(dǎo)體層并在半導(dǎo)體層上形成柵極結(jié)構(gòu)。由于本發(fā)明實(shí)施例的技術(shù)方案是直接在傳統(tǒng)的半導(dǎo)體襯底上進(jìn)行的，避免了傳統(tǒng)的SOI襯底的制備過(guò)程，或是不需要使用已經(jīng)制備好的SOI襯底，因而降低了工藝復(fù)雜度和成本。


圖I是現(xiàn)有技術(shù)的一種部分耗盡型SOI MOS晶體管的剖面結(jié)構(gòu)示意圖；圖2是現(xiàn)有技術(shù)的一種全耗盡型SOI MOS晶體管的剖面結(jié)構(gòu)示意圖；圖3是現(xiàn)有技術(shù)的一種金屬源漏MOS晶體管的剖面結(jié)構(gòu)示意圖；圖4是現(xiàn)有技術(shù)的一種金屬源漏SOI MOS晶體管的剖面結(jié)構(gòu)示意圖；圖5是本發(fā)明實(shí)施例的金屬源漏SOI MOS晶體管的形成方法的流程示意圖；圖6至圖13是本發(fā)明實(shí)施例的金屬源漏SOI MOS晶體管的形成方法的中間結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖。
具體實(shí)施例方式現(xiàn)有技術(shù)中的金屬源漏SOI MOS晶體管一般都是形成在SOI襯底上的，而SOI襯底的制備過(guò)程較為復(fù)雜，成本較高。本發(fā)明實(shí)施例的金屬源漏MOS晶體管及其形成方法中，首先在半導(dǎo)體襯底上形成介質(zhì)層，之后在介質(zhì)層兩側(cè)的半導(dǎo)體襯底上形成金屬硅化物層，再在介質(zhì)層上形成半導(dǎo)體層并在半導(dǎo)體層上形成柵極結(jié)構(gòu)。由于本發(fā)明實(shí)施例的技術(shù)方案是直接在傳統(tǒng)的半導(dǎo)體襯底上進(jìn)行的，避免了傳統(tǒng)的SOI襯底的制備過(guò)程，或是不需要使用已經(jīng)制備好的SOI襯底，因而降低了工藝復(fù)雜度和成本。為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
做詳細(xì)的說(shuō)明。在以下描述中闡述了具體細(xì)節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以多種不同于在此描述的其它方式來(lái)實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣。因此本發(fā)明不受下面公開(kāi)的具體實(shí)施方式
的限制。圖5示出了本實(shí)施例的金屬源漏SOI MOS晶體管的形成方法，包括步驟S31，提供半導(dǎo)體襯底；
步驟S32，在所述半導(dǎo)體襯底中形成介質(zhì)層，所述介質(zhì)層嵌入所述半導(dǎo)體襯底且其表面與所述半導(dǎo)體襯底的表面齊平；步驟S33，在所述介質(zhì)層兩側(cè)的半導(dǎo)體襯底上形成金屬硅化物層；步驟S34，在所述介質(zhì)層上形成半導(dǎo)體層；步驟S35，在所述半導(dǎo)體層上形成柵極結(jié)構(gòu)。圖6至圖13示出了本實(shí)施例的金屬源漏SOI MOS晶體管的形成方法的中間結(jié)構(gòu)的剖面示意圖，下面結(jié)合圖5和圖6至圖13詳細(xì)說(shuō)明。結(jié)合圖5和圖6，執(zhí)行步驟S31，提供半導(dǎo)體襯底30。所述半導(dǎo)體襯底30可以是硅襯底、鍺硅襯底、III-V族元素化合物襯底、碳化硅襯底或其疊層結(jié)構(gòu)，或本領(lǐng)域技術(shù)人員公知的其他半導(dǎo)體材料襯底，本實(shí)施例中為硅襯底。
結(jié)合圖5和圖7，執(zhí)行步驟S32，在所述半導(dǎo)體襯底30中形成介質(zhì)層31，所述介質(zhì)層31嵌入所述半導(dǎo)體襯底30且其表面與所述半導(dǎo)體襯底30的表面齊平。具體的，所述介質(zhì)層31的形成方法可以包括在所述半導(dǎo)體襯底30上形成掩膜層(未示出)并對(duì)其進(jìn)行圖形化，定義出所述介質(zhì)層31的圖形，所述掩膜層可以是光刻膠層，也可以是氮化硅等硬掩膜層，圖形化的方法可以包括光刻、刻蝕等；之后以所述圖形化的掩膜層為掩膜，對(duì)暴露出的半導(dǎo)體襯底30進(jìn)行氧化，形成介質(zhì)層31，所述氧化的方法可以是熱氧化、氧離子注入等；之后，將所述圖形化的掩膜層去除。由于本實(shí)施例中半導(dǎo)體襯底30為硅襯底，因而介質(zhì)層31的材料相應(yīng)的為氧化硅。需要說(shuō)明的是，本文中術(shù)語(yǔ)“齊平”指的是兩個(gè)表面的高度差在工藝誤差范圍內(nèi)。結(jié)合圖5和圖8至圖10，執(zhí)行步驟S33，在所述介質(zhì)層31兩側(cè)的半導(dǎo)體襯底30上形成金屬娃化物層33。具體的，首先參考圖8，形成金屬層32，金屬層32覆蓋介質(zhì)層31及其兩側(cè)的半導(dǎo)體襯底30的表面。所述金屬層32的材料選自鎳、鉬、鈷或其任意組合，其形成方法可以是物理氣相沉積(PVD)、化學(xué)氣相沉積(CVD)等。本實(shí)施例中采用物理氣相沉積形成金屬層32，其材料為鎳，厚度小于等于4nm，當(dāng)然，在其他具體實(shí)施例中，也可以根據(jù)所要形成的器件的特征尺寸，對(duì)金屬層32的厚度進(jìn)行適當(dāng)?shù)恼{(diào)整。之后參考圖9，對(duì)所述半導(dǎo)體襯底30和金屬層32進(jìn)行熱處理，使所述金屬層32與半導(dǎo)體襯底30反應(yīng)后生成金屬娃化物層33。本實(shí)施例中，半導(dǎo)體襯底30為娃襯底,金屬層32的材料為鎳，相應(yīng)的熱處理的溫度為500°C至800°C，反應(yīng)形成的金屬硅化物層33的材料為NiSi2_x，其中O < X < I。在一具體實(shí)施例中，所述介質(zhì)層31兩側(cè)的半導(dǎo)體襯底30中可以形成有摻雜離子，如B、Al、S、Cl、F、As、P或In等，因此，形成的金屬硅化物層33也可以相應(yīng)的包括有上述摻雜離子。經(jīng)過(guò)熱處理后，與半導(dǎo)體襯底30的表面所接觸的金屬層與半導(dǎo)體襯底30發(fā)生反應(yīng)，而介質(zhì)層31上方的金屬層32并不與介質(zhì)層31發(fā)生反應(yīng)。接下來(lái)參考圖10,去除所述介質(zhì)層31上的金屬層,暴露出所述介質(zhì)層31的表面。具體的，使用濕法刻蝕去除所述介質(zhì)層31上的金屬層。當(dāng)然，在熱處理中未與半導(dǎo)體襯底30發(fā)生反應(yīng)的那部分金屬層也被一并去除。結(jié)合圖5和圖11至圖12，執(zhí)行步驟S34，在所述介質(zhì)層31上形成半導(dǎo)體層34。具體的，首先參考圖11，以所述金屬硅化物層33為籽晶層進(jìn)行外延生長(zhǎng)，形成半導(dǎo)體層34，所述半導(dǎo)體層34覆蓋所述金屬硅化物層33和介質(zhì)層31。所述半導(dǎo)體層34的材料可以是硅、硅鍺、III-V族元素化合物等，本實(shí)施例中為硅。在外延生長(zhǎng)過(guò)程中，金屬硅化物層33相當(dāng)于籽晶層(NiSi2_x的晶格常數(shù)與硅的晶格常數(shù)大致相等)，半導(dǎo)體層34首先形成于金屬硅化物層33 ;之后橫向生長(zhǎng)至介質(zhì)層31上，使得最終形成的半導(dǎo)體層34覆蓋介質(zhì)層31。對(duì)于20nm以下的工藝節(jié)點(diǎn)，在外延生長(zhǎng)過(guò)程中，半導(dǎo)體層34可以較優(yōu)地橫向生長(zhǎng)來(lái)覆蓋介質(zhì)層31。需要說(shuō)明的是，在其他實(shí)施例中，半導(dǎo)體層34的形成方法還可以是分子束外延(MBE)、PVD、CVD、原子層沉積(ALD)等。之后參考圖12，去除所述金屬硅化物層33上的半導(dǎo)體層34，去除的方法可以是化學(xué)機(jī)械拋光(CMP)等，從而暴露出所述金屬硅化物層33的表面。至此、介質(zhì)層31與其下方的半導(dǎo)體襯底30以及半導(dǎo)體層34共同形成了 SOI結(jié)構(gòu)，由于本實(shí)施例中，該SOI結(jié)構(gòu)是通過(guò)外延生長(zhǎng)在本地生成的，不需要使用傳統(tǒng)的SOI襯底，因而避免了傳統(tǒng)SOI襯底復(fù)雜的形成過(guò)程，有利于降低生產(chǎn)成本。 結(jié)合圖5和圖13，執(zhí)行步驟S35，在所述半導(dǎo)體層34上形成柵極結(jié)構(gòu)35。本實(shí)施例中，柵極結(jié)構(gòu)35包括覆蓋半導(dǎo)體層34的柵介質(zhì)層35a、覆蓋柵介質(zhì)層35a的柵電極35b以及位于柵介質(zhì)層35a和柵電極35b側(cè)壁上的側(cè)墻35c。柵極結(jié)構(gòu)35的形成方法及材料可以是本領(lǐng)域技術(shù)人員公知的方法和材料，這里不再贅述。至此，本實(shí)施例形成的金屬源漏SOI MOS晶體管的結(jié)構(gòu)如圖13所示，包括半導(dǎo)體襯底30 ;介質(zhì)層31，嵌入所述半導(dǎo)體襯底30中，所述介質(zhì)層31的表面與所述半導(dǎo)體襯底30的表面齊平；金屬硅化物層33，位于所述介質(zhì)層31兩側(cè)的半導(dǎo)體襯底30上；半導(dǎo)體層34，位于所述介質(zhì)層31上；柵極結(jié)構(gòu)35，位于所述半導(dǎo)體層34上。其中，介質(zhì)層31與其下方的半導(dǎo)體襯底30以及半導(dǎo)體層34共同形成了 SOI結(jié)構(gòu)，而半導(dǎo)體層34兩側(cè)的金屬硅化物層33則作為金屬源區(qū)和漏區(qū)。該金屬源漏SOI MOS晶體管可以是全耗盡型MOS晶體管或部分耗盡型MOS晶體管。其中，各層的材料請(qǐng)參見(jiàn)之前的描述，這里不再贅述。本技術(shù)方案能夠較優(yōu)地應(yīng)用于20nm以下的工藝節(jié)點(diǎn)，削弱小尺寸器件的短溝道效應(yīng)問(wèn)題，并能以簡(jiǎn)單的工藝形成SOI結(jié)構(gòu)和金屬源漏，降低了工藝復(fù)雜度和生產(chǎn)成本。本發(fā)明雖然已以較佳實(shí)施例公開(kāi)如上，但其目的并不是用來(lái)限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案做出可能的變動(dòng)和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。
權(quán)利要求
1.一種金屬源漏SOI MOS晶體管的形成方法，其特征在于，包括 提供半導(dǎo)體襯底； 在所述半導(dǎo)體襯底中形成介質(zhì)層，所述介質(zhì)層嵌入所述半導(dǎo)體襯底且其表面與所述半導(dǎo)體襯底的表面齊平； 在所述介質(zhì)層兩側(cè)的半導(dǎo)體襯底上形成金屬硅化物層； 在所述介質(zhì)層上形成半導(dǎo)體層； 在所述半導(dǎo)體層上形成柵極結(jié)構(gòu)。
2.根據(jù)權(quán)利要求I所述的金屬源漏SOIMOS晶體管的形成方法，其特征在于，所述在所述介質(zhì)層兩側(cè)的半導(dǎo)體襯底上形成金屬硅化物層包括 形成金屬層，所述金屬層覆蓋所述介質(zhì)層及其兩側(cè)的半導(dǎo)體襯底的表面； 對(duì)所述半導(dǎo)體襯底和金屬層進(jìn)行熱處理，使所述金屬層與半導(dǎo)體襯底反應(yīng)后生成金屬娃化物層； 去除所述介質(zhì)層上的金屬層，暴露出所述介質(zhì)層。
3.根據(jù)權(quán)利要求2所述的金屬源漏SOIMOS晶體管的形成方法，其特征在于，所述金屬層的材料選自鎳、鉬、鈷或其任意組合。
4.根據(jù)權(quán)利要求2所述的金屬源漏SOIMOS晶體管的形成方法，其特征在于，所述金屬層的材料為鎳，其厚度小于等于4nm，所述熱處理的溫度為500°C至800°C。
5.根據(jù)權(quán)利要求2所述的金屬源漏SOIMOS晶體管的形成方法，其特征在于，使用濕法刻蝕去除所述介質(zhì)層上的金屬層。
6.根據(jù)權(quán)利要求I所述的金屬源漏SOIMOS晶體管的形成方法，其特征在于，所述在所述介質(zhì)層上形成半導(dǎo)體層包括 以所述金屬硅化物層為籽晶層進(jìn)行外延生長(zhǎng)形成半導(dǎo)體層，所述半導(dǎo)體層覆蓋所述金屬硅化物層和介質(zhì)層； 去除所述金屬硅化物層上的半導(dǎo)體層。
7.根據(jù)權(quán)利要求I所述的金屬源漏SOIMOS晶體管的形成方法，其特征在于，所述在所述半導(dǎo)體襯底中形成介質(zhì)層包括 在所述半導(dǎo)體襯底上形成掩膜層并對(duì)其圖形化，定義出所述介質(zhì)層的圖形； 以所述圖形化后的掩膜層為掩膜，對(duì)暴露出的半導(dǎo)體襯底進(jìn)行氧化，形成所述介質(zhì)層。
8.根據(jù)權(quán)利要求7所述的金屬源漏SOIMOS晶體管的形成方法，其特征在于，使用熱氧化法對(duì)所述暴露出的半導(dǎo)體襯底進(jìn)行氧化。
9.一種金屬源漏SOI MOS晶體管，其特征在于，包括 半導(dǎo)體襯底； 介質(zhì)層，嵌入所述半導(dǎo)體襯底中，所述介質(zhì)層的表面與所述半導(dǎo)體襯底的表面齊平； 金屬硅化物層，位于所述介質(zhì)層兩側(cè)的半導(dǎo)體襯底上； 半導(dǎo)體層，位于所述介質(zhì)層上； 柵極結(jié)構(gòu)，位于所述半導(dǎo)體層上。
10.根據(jù)權(quán)利要求9所述的金屬源漏SOIMOS晶體管，其特征在于，所述金屬硅化物層的材料為鎳、鉬、鈷其中一種或幾種的硅化物。
11.根據(jù)權(quán)利要求9所述的金屬源漏SOIMOS晶體管，其特征在于，所述金屬硅化物層的材料為NiSi2_x，其中O彡X < I。
12.根據(jù)權(quán)利要求9所述的金屬源漏SOIMOS晶體管，其特征在于，所述金屬硅化物層中具有摻雜離子。
13.根據(jù)權(quán)利要求12所述的金屬源漏SOIMOS晶體管，其特征在于，所述摻雜離子選自B、Al、S、Cl、F、As、P 或 In。
14.根據(jù)權(quán)利要求9所述的金屬源漏SOIMOS晶體管，其特征在于，所述金屬源漏SOIMOS晶體管為全耗盡型MOS晶體管或部分耗盡型MOS晶體管。
全文摘要
一種金屬源漏SOI MOS晶體管及其形成方法，所述形成方法包括提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底中形成介質(zhì)層，所述介質(zhì)層嵌入所述半導(dǎo)體襯底且其表面與所述半導(dǎo)體襯底的表面齊平；在所述介質(zhì)層兩側(cè)的半導(dǎo)體襯底上形成金屬硅化物層；在所述介質(zhì)層上形成半導(dǎo)體層；在所述半導(dǎo)體層上形成柵極結(jié)構(gòu)。本發(fā)明有利于降低工藝復(fù)雜度和生產(chǎn)成本，并克服小尺寸器件的短溝道效應(yīng)。
文檔編號(hào)H01L29/78GK102832127SQ20111016123
公開(kāi)日2012年12月19日 申請(qǐng)日期2011年6月15日 優(yōu)先權(quán)日2011年6月15日
發(fā)明者趙超, 羅軍, 鐘匯才, 王文武 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所