專利名稱：銅大馬士革工藝金屬-絕緣層-金屬電容制造工藝及結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種銅大馬士革工藝及結(jié)構(gòu)，尤其涉及銅大馬士革工藝金屬-絕緣層-金屬電容制造工藝及結(jié)構(gòu)。
背景技術(shù)：
隨著半導(dǎo)體器件特征尺寸的減小，半導(dǎo)體后段銅制程取代鋁制程成為主流工藝。 在混合信號(hào)和射頻電路中，開(kāi)發(fā)能夠完全兼容CMOS邏輯電路及電感的銅大馬士革工藝的 (Metal-Insulator-Metal，簡(jiǎn)稱MIM)電容結(jié)構(gòu)及制造流程成為必要。這不僅改善了工藝的復(fù)雜性；而且使用低電阻銅作為電極板可改善MIM電容性能。專利US63^234，銅工藝兼容CMOS金屬-絕緣層-金屬電容器的結(jié)構(gòu)及工藝流程， 其所采用的技術(shù)方案是在雙大馬士革結(jié)構(gòu)中制作單層大馬士革MIM電容。專利US6670237，銅工藝兼容CMOS金屬-絕緣層-金屬電容器的結(jié)構(gòu)及工藝流程， 其所采用的技術(shù)方案是在單大馬士革通孔結(jié)構(gòu)中制作單層大馬士革MIM電容。而且隨著半導(dǎo)體尺寸的減小，必須減小MIM電容面積。這就要求必須增加電容密度。本發(fā)明提出的雙層MIM電容結(jié)構(gòu)及銅大馬士革制造工藝，能夠完全兼容CMOS邏輯電路及電感的銅大馬士革工藝，并增大MIM電容密度。

發(fā)明內(nèi)容
本發(fā)明公開(kāi)了一種銅大馬士革工藝金屬-絕緣層-金屬電容制造工藝，其中，使雙層金屬-絕緣層-金屬電容結(jié)構(gòu)及其銅大馬士革制造工藝，能夠完全兼容CMOS邏輯電路及電感，并增大金屬-絕緣層-金屬電容的電容密度，其工藝方法包括如下步驟
采用大馬士革工藝，在一基體介電層上刻蝕形成第一電極溝槽和基體互連線溝槽，在所述第一電極溝槽和所述基體互連線溝槽中形成第一電極和基體互連線；
依次淀積第一介電阻擋層和第一介電層形成通孔介電層；刻蝕所述通孔介電層至所述第一電極，形成第二電極溝槽，其中所述第二電極溝槽與所述第一電極之間形成有錯(cuò)位區(qū)域；
再依次淀積第一金屬阻擋層、第一絕緣層；通過(guò)單大馬士革工藝光刻和刻蝕制作通孔， 使所述通孔穿過(guò)位于所述基體互連線上方的所述第一絕緣層、第一金屬阻擋層及通孔介電層至所述基體互連線；之后，依次淀積第二金屬阻擋層和銅籽晶層，并電鍍填充金屬銅充滿第二電極溝槽和通孔后，化學(xué)機(jī)械研磨進(jìn)行平坦化處理以去除多余金屬，形成第二電極和通孔；
之后依次淀積第二介電阻擋層和第二介電層形成溝槽介電層；刻蝕所述溝槽介電層至所述第二電極，形成第三電極溝槽，且所述第三電極溝槽位于所述第一電極和所述第二電極交疊部分的正上方；
再依次淀積第三金屬阻擋層和第二絕緣層；通過(guò)單大馬士革工藝光刻和刻蝕制作連接第二電極互連線溝槽和連接通孔互連線溝槽，使所述連接第二電極互連線溝槽穿過(guò)所述第二絕緣層、第三金屬阻擋層及溝槽介電層，連接所述第二電極；使所述連接通孔互連線溝槽穿過(guò)所述第二絕緣層、第三金屬阻擋層以及所述溝槽介電層，連接所述通孔；
之后依次淀積第四金屬阻擋層和銅籽晶層，電鍍填充金屬銅充滿第三電極溝槽、連接第二電極互連線溝槽及連接通孔互連線溝槽；化學(xué)機(jī)械研磨進(jìn)行平坦化處理，去除多余金屬，形成第三電極、連接第二電極互連線及連接通孔互連線。上述的銅大馬士革工藝金屬-絕緣層-金屬電容制造工藝，其中，在所述第一電極溝槽和所述基體互連線溝槽中，依次淀積基體金屬阻擋層和銅籽晶層，所述基體金屬阻擋層覆蓋所述第一電極溝槽的底部和側(cè)壁、所述基體互連線溝槽的底部和側(cè)壁及剩余的基體介電層，填充金屬銅使之充滿第一電極溝槽和基體互連線溝槽，之后進(jìn)行平坦化處理以去除多余金屬，形成第一電極和基體互連線。上述的銅大馬士革工藝金屬-絕緣層-金屬電容制造工藝，其中，所述基體介電層、所述第一介電層和所述第二介電層的材質(zhì)采用二氧化硅、碳?xì)溲趸杌驌诫s氟的硅玻璃中任意一種。上述的銅大馬士革工藝金屬-絕緣層-金屬電容制造工藝，其中，所述基體金屬阻擋層、所述第一金屬阻擋層、所述第二金屬阻擋層、所述第三金屬阻擋層和所述第四金屬阻擋層采用的材質(zhì)為氮化鉭、鉭、氮化鈦、鈦中的任意一種或多種。 上述的銅大馬士革工藝金屬-絕緣層-金屬電容制造工藝，其中，所述淀積銅籽晶層均采用物理氣相淀積工藝，填充金屬銅均采用電化學(xué)鍍銅工藝進(jìn)行填充。上述的銅大馬士革工藝金屬-絕緣層-金屬電容制造工藝，其中，所述平坦化處理均采用化學(xué)機(jī)械研磨工藝進(jìn)行平坦化處理。上述的銅大馬士革工藝金屬-絕緣層-金屬電容制造工藝，其中，所述刻蝕形成第一電極溝槽和基體互連線溝槽，即通過(guò)光刻工藝形成所述第一電極溝槽和所述基體互連線溝槽形狀的第一光阻，之后以所述第一光阻為掩膜進(jìn)行刻蝕，形成所述第一電極溝槽和所述基體互連線溝槽，并去除剩余光阻。上述的銅大馬士革工藝金屬-絕緣層-金屬電容制造工藝，其中，所述通孔介電層和所述溝槽介電層均采用化學(xué)氣相淀積工藝形成。上述的銅大馬士革工藝金屬-絕緣層-金屬電容制造工藝，其中，所述第一介電阻擋層和所述第二介電阻擋層的材質(zhì)為氮化硅或碳氮化硅。上述的銅大馬士革工藝金屬-絕緣層-金屬電容制造工藝，其中，所述刻蝕所述通孔介電層至所述第一電極，即通過(guò)光刻工藝形成所述第二電極溝槽形狀的第二光阻，之后以所述第二光阻為掩膜進(jìn)行刻蝕，形成所述第二電極溝槽，并去除剩余光阻。上述的銅大馬士革工藝金屬-絕緣層-金屬電容制造工藝，其中，淀積所述第一金屬阻擋層、所述第一絕緣層、所述第三金屬阻擋層和所述第二絕緣層均采用原子層淀積或保型薄膜淀積工藝進(jìn)行制備。上述的銅大馬士革工藝金屬-絕緣層-金屬電容制造工藝，其中，所述第一絕緣層和所述第二絕緣層材質(zhì)為氮化硅、二氧化硅或高介電常數(shù)材料。上述的銅大馬士革工藝金屬-絕緣層-金屬電容制造工藝，其中，所述高介電常數(shù)材料為鉿氧化物、鋯氧化物、鋁氧化物或鑭氧化物。
上述的銅大馬士革工藝金屬-絕緣層-金屬電容制造工藝，其中，所述刻蝕所述溝槽介電層至所述第二電極，即通過(guò)光刻工藝形成所述第三電極溝槽形狀的第三光阻，之后以所述第三光阻為掩膜進(jìn)行刻蝕，形成所述第三電極溝槽，并去除剩余光阻。
本發(fā)明還公開(kāi)了一種銅大馬士革工藝金屬-絕緣層-金屬電容結(jié)構(gòu)，其中，包括 一基體介電層，所述基體介電層上從下至上順序依次設(shè)置有第一介電阻擋層、第一介電層、第二介電阻擋層和第二介電層；所述第一介電阻擋層和所述第一介電層構(gòu)成通孔介電層，所述第二介電阻擋層和所述第二介電層構(gòu)成溝槽介電層；
第一電極和至少一基體互連線完全嵌入設(shè)置在所述基體介電層之中，且其上表面均部分與所述第一介電阻擋層接觸，所述第一電極與所述基體介電層之間、所述互連線與所述基體介電層之間均設(shè)置有基體金屬阻擋層；
第二電極完全嵌入設(shè)置在所述通孔介電層之中，且其上表面部分與所述第二介電阻擋層接觸，所述第二電極與所述通孔介電層之間從外向內(nèi)順序依次設(shè)置有第一金屬阻擋層、 第一絕緣層和第二金屬阻擋層；所述第一金屬阻擋層下表面分別與所述第一電極和所述基體介電層的部分上表面接觸；所述第二電極和所述第一電極之間形成有錯(cuò)位區(qū)域；
第三電極和連接第二電極互連線完全嵌入設(shè)置在所述溝槽介電層之中，所述第三電極與所述溝槽介電層之間從外向內(nèi)順序依次設(shè)置有第三金屬阻擋層、第二絕緣層和第四金屬阻擋層，所述第三金屬阻擋層的下表面與所述第二電極的部分上表面接觸；所述連接第二電極互連線與所述溝槽介電層之間同樣設(shè)置有第四金屬阻擋層，且其下表面與所述錯(cuò)位區(qū)域中的第二電極的部分上表面接觸；
連接通孔互連線完全嵌入設(shè)置在位于所述基體互連線上方的所述溝槽介電層之中，通孔對(duì)應(yīng)基體互連線位置完全嵌入設(shè)置在位于所述基體互連線上方，且位于所述溝槽介電層的下方的所述通孔介電層之中；所述連接通孔互連線與所述溝槽介電層之間設(shè)置有第四金屬阻擋層，通孔及通孔介電層之間設(shè)置有第二金屬阻擋層。上述的的銅大馬士革工藝金屬-絕緣層-金屬電容結(jié)構(gòu)，其中，所述基體金屬阻擋層、所述第一金屬阻擋層、所述第二金屬阻擋層、所述第三金屬阻擋層和所述第四金屬阻擋層采用的材質(zhì)為氮化鉭、鉭、氮化鈦、鈦中的任意一種或多種。上述的的銅大馬士革工藝金屬-絕緣層-金屬電容結(jié)構(gòu)，其中，所述基體介電層、 所述第一介電層和所述第二介電層的材質(zhì)采用二氧化硅、碳?xì)溲趸杌驌诫s氟的硅玻璃中任意一種。上述的的銅大馬士革工藝金屬-絕緣層-金屬電容結(jié)構(gòu)，其中，所述第一電極、所述第二電極、所述第三電極、所述通孔、所述連接第二電極互連線及所述連接通孔互連線金屬銅，均通過(guò)淀積銅籽晶層并采用電化學(xué)鍍銅工藝形成。上述的的銅大馬士革工藝金屬-絕緣層-金屬電容結(jié)構(gòu)，其中，所述通孔介電層和所述溝槽介電層均采用化學(xué)氣相淀積工藝形成。上述的的銅大馬士革工藝金屬-絕緣層-金屬電容結(jié)構(gòu)，其中，所述第一介電阻擋層和所述第二介電阻擋層的材質(zhì)為氮化硅或碳氮化硅。上述的的銅大馬士革工藝金屬-絕緣層-金屬電容結(jié)構(gòu)，其中，所述第一金屬阻擋層、所述第一絕緣層、所述第三金屬阻擋層和所述第二絕緣層均采用原子層淀積或保型薄膜淀積工藝進(jìn)行制備。
上述的的銅大馬士革工藝金屬-絕緣層-金屬電容結(jié)構(gòu)，其中，所述第一絕緣層和所述第二絕緣層材質(zhì)為氮化硅、二氧化硅或高介電常數(shù)材料。上述的的銅大馬士革工藝金屬-絕緣層-金屬電容結(jié)構(gòu)，其中，所述高介電常數(shù)材料為鉿氧化物、鋯氧化物、鋁氧化物或鑭氧化物。綜上所述，由于采用了上述技術(shù)方案，本發(fā)明銅大馬士革工藝金屬-絕緣層-金屬電容的結(jié)構(gòu)及其制造工藝，通過(guò)使用單大馬士革工藝同時(shí)制作金屬-絕緣層-金屬雙層電容和電感，第二電極和第三電極分別與通孔結(jié)構(gòu)和其他溝槽結(jié)構(gòu)同時(shí)制作，并在第二電極與第三電極制作過(guò)程中去除介電阻擋層，重新淀積高介電常數(shù)材質(zhì)的介電層作為金屬間絕緣層，使得通過(guò)本發(fā)明的技術(shù)方案生產(chǎn)出的金屬-絕緣層-金屬雙層電容結(jié)構(gòu)能夠完全兼容CMOS邏輯電路及電感的銅大馬士革工藝，并增大金屬-絕緣層-金屬電容密度。


圖la-n是本發(fā)明銅大馬士革工藝金屬-絕緣層-金屬電容制造工藝的流程示意圖2是本發(fā)明銅大馬士革工藝金屬-絕緣層-金屬電容結(jié)構(gòu)的示意圖。
具體實(shí)施例方式下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
作進(jìn)一步的說(shuō)明
如圖la-n所示，本發(fā)明提供了一種銅大馬士革工藝金屬-絕緣層-金屬電容制造工藝，其中，使雙層金屬-絕緣層-金屬電容結(jié)構(gòu)及其銅大馬士革制造工藝，能夠完全兼容 CMOS邏輯電路及電感，并增大金屬-絕緣層-金屬電容的電容密度，其工藝方法包括如下步驟
采用大馬士革工藝，在材質(zhì)為二氧化硅(Si02)、碳?xì)溲趸?SiOCH)或摻雜氟的硅玻璃 (Fluorinated Silicate Glass，簡(jiǎn)稱FSG)中任意一種的基體介電層102上，通過(guò)光刻工藝形成位于基體介電層上的第一電極溝槽和基體互連線溝槽形狀的第一光阻，之后以第一光阻為掩膜進(jìn)行刻蝕基體介電層，形成第一電極溝槽14和基體互連線溝槽131、132，并去除剩余光阻；依次淀積基體金屬阻擋層103和銅籽晶層覆蓋第一電極溝槽14的底部和側(cè)壁、基體互連線溝槽131、132的底部和側(cè)壁及剩余的基體介電層1021，采用電化學(xué)鍍銅工藝 (Electrochemical plating copper process，簡(jiǎn)稱 ECP)進(jìn)行電鍍金屬銅 104 使之充滿第一電極溝槽14和基體互連線溝槽131、132，采用化學(xué)機(jī)械研磨工藝(Chemical mechanical Polishing，簡(jiǎn)稱CMP)進(jìn)行平坦化處理以去除多余金屬，形成第一電極1041、第一電極1041 與剩余的基體介電層1021之間的剩余的基體金屬阻擋層1031、基體互連線1051、基體互連線1051與剩余的基體介電層1021之間的剩余的基體金屬阻擋層1032、基體互連線1052、基體互連線1052與剩余的基體介電層1021之間的剩余的基體金屬阻擋層1033。其中，由于通過(guò)本發(fā)明提供的技術(shù)方案制作出的電容具有獨(dú)立的電路結(jié)構(gòu)，故基體介電層102可以淀積在基體上，也可以單獨(dú)在模腔(tool)內(nèi)制作。采用化學(xué)氣相淀積工藝(Chemical Vapor D印osition，簡(jiǎn)稱CVD)依次淀積第一介電阻擋層106和第一介電層107，第一介電阻擋層106的材質(zhì)為氮化硅(SiN)或碳氮化硅(SiCN)，其覆蓋第一電極1041、基體互連線1051、基體互連線1052和剩余的基體介電層1021，第一介電層107覆蓋第一介電阻擋層106，第一介電層107和第一介電阻擋層106構(gòu)成通孔介電層120。通過(guò)光刻工藝形成第二電極溝槽形狀的第二光阻，之后以第二光阻為掩膜進(jìn)行刻蝕通孔介電層120至第一電極1041和基體介電層1021，形成所述第二電極溝槽133、剩余第一介電阻擋層1061和剩余的第一介電層1071，并去除剩余光阻；其中，第二電極溝槽133與第一電極1041之間形成錯(cuò)位區(qū)域134。采用原子層淀積工藝(Atomic Layer D印osition，簡(jiǎn)稱ALD)依次淀積第一金屬阻擋層108和第一絕緣層109，第一金屬阻擋層108覆蓋剩余的第一介電層1071、剩余的第二電極溝槽1331底部上的第一電極及其側(cè)壁，第一絕緣層109覆蓋第一金屬阻擋層108，其中，第一絕緣層109的材質(zhì)為氮化硅(SiN)、二氧化硅(SiO2)或鉿氧化物(HfO)、鋯氧化物 (ZrO)、鋁氧化物(AW)、鑭氧化物(LaO)等高介電常數(shù)材料。再次通過(guò)光刻工藝形成通孔形狀的通孔光阻，之后以通孔光阻為掩膜進(jìn)行刻蝕位于互連線105\1052上方的第一絕緣層109、第一金屬阻擋層108及剩余的通孔介電層1201 至互連線105\1052，分別形成通孔138、139及再次刻蝕后剩余的通孔介電層1202、剩余的第一金屬阻擋層1081、第一絕緣層1091，并去除剩余光阻；為了避免所述光刻和刻蝕工藝對(duì)第一絕緣層的損傷，可以在第一絕緣層109上物理氣相淀積或化學(xué)氣相淀積一層TiN、Ti、 TaN,Ta等可導(dǎo)電金屬保護(hù)層，所述可導(dǎo)電金屬保護(hù)層可在所述單大馬士革工藝刻蝕形成通孔138、139后濕法去除，也可以在后續(xù)的所述化學(xué)機(jī)械研磨去除多余金屬過(guò)程中去除多余的可導(dǎo)電金屬保護(hù)層。。之后依次淀積第二金屬阻擋層110和銅籽晶層，第二金屬阻擋層110覆蓋剩余的第一絕緣層1091、通孔138、139的底部及其側(cè)壁，銅籽晶層覆蓋第二金屬阻擋層110，同樣采用電化學(xué)鍍銅工藝進(jìn)行電鍍填充金屬銅111充滿剩余的第二電極溝槽1331及通孔138、 139，采用化學(xué)機(jī)械研磨工藝進(jìn)行平坦化處理以去除多余金屬，形成第二電極1111、第二電極Ill1與剩余的通孔介電層1202之間的金屬阻擋層1082、第一絕緣層1092、第二金屬阻擋層1101、通孔118、通孔118與剩余的通孔介電層1202之間的金屬阻擋層1102、通孔119和通孔119與剩余的通孔介電層1202之間的金屬阻擋層1103。采用化學(xué)氣相淀積工藝依次淀積第二介電阻擋層112和第二介電層113，第二介電阻擋層112材質(zhì)為氮化硅(SiN)或碳氮化硅(SiCN)，其覆蓋第二電極Ill1及經(jīng)過(guò)再次刻蝕后剩余的通孔介電層1202，第二介電層113覆蓋第二介電阻擋層112，第二介電阻擋層 112與第二介電層113形成溝槽介電層121。繼續(xù)通過(guò)光刻工藝形成第三電極溝槽形狀的第三光阻，之后以第三光阻為掩膜進(jìn)行刻蝕溝槽介電層121至第二電極1111，形成所述第三電極溝槽135及剩余的溝槽介電層 1211，并去除剩余光阻；其中，第三電極溝槽135位于第二電極Ill1與第一電極1041的交疊部分上。采用原子層淀積工藝，依次淀積第三金屬阻擋層114和第二絕緣層115，第三金屬阻擋層114覆蓋剩余的溝槽介電層1211、第三電極溝槽135底部的第二電極及其側(cè)壁，第二絕緣層115覆蓋第三金屬阻擋層114 ；其中，第三金屬阻擋層114采用的材質(zhì)為氮化鉭、鉭、 氮化鈦、鈦中的任意一種或多種，第二絕緣層115的材質(zhì)為氮化硅(SiN)、二氧化硅(SiO2) 或鉿氧化物(HfO)、鋯氧化物(ZrO)、鋁氧化物(AW)、鑭氧化物(LaO)等高介電常數(shù)材料。頁(yè)通過(guò)單大馬士革工藝光刻和刻蝕制作連接第二電極互連線溝槽136和連接通孔互連線溝槽137 ；即光刻形成連接第二電極互連線溝槽和連接通孔互連線溝槽圖形，刻蝕其下方的第二絕緣層115、第三金屬阻擋層114和剩余的溝槽介電層1211，形成連接第二電極互連線溝槽136和連接通孔互連線溝槽137 ；使所述連接第二電極互連線溝槽136和連接通孔互連線溝槽137穿過(guò)所述第二絕緣層115、所述第三金屬阻擋層114及所述溝槽介電層1211，分別連接所述第二電極Ill1和所述通孔118、119 ；為了避免所述單大馬士革光刻和刻蝕工藝對(duì)第二絕緣層的損傷，可以在第二絕緣層115上物理氣相淀積或化學(xué)氣相淀積一層TiN、Ti、TaN, Ta等可導(dǎo)電金屬保護(hù)層，所述可導(dǎo)電金屬保護(hù)層可在所述單大馬士革工藝刻蝕形成連接第二電極互連線溝槽136及連接通孔互連線溝槽137后濕法去除，也可以在后續(xù)的所述化學(xué)機(jī)械研磨去除多余金屬過(guò)程中去除多余的可導(dǎo)電金屬保護(hù)層。之后依次淀積第四金屬阻擋層116和銅籽晶層，第四金屬阻擋層116覆蓋剩余第二絕緣層1151、連接第二電極互連線溝槽136的側(cè)壁及其底部、連接通孔互連線溝槽137的側(cè)壁及其底部；銅籽晶層覆蓋第四金屬阻擋層116，采用電化學(xué)鍍銅工藝進(jìn)行電鍍填充金屬銅117充滿剩余第三電極溝槽1351、連接第二電極互連線溝槽136及連接通孔互連線溝槽 137。最后采用化學(xué)機(jī)械研磨工藝進(jìn)行平坦化處理以去除多余金屬，形成第三電極 1171、連接第二電極互連線1172及溝槽1173。其中，基體介電層102、第一介電層107和第二介電層113的材質(zhì)采用二氧化硅 (Si02)、碳?xì)溲趸?SiOCH)或摻雜氟的硅玻璃(FSG)中任意一種。進(jìn)一步的，基體金屬阻擋層103、第一金屬阻擋層108、第二金屬阻擋層110、第三金屬阻擋層114和第四金屬阻擋層116的材質(zhì)均采用氮化鉭(TaN)、鉭(Ta)、氮化鈦(TiN)、 鈦(Ti)中的任意一種或多種。其中，上述的第一電極厚度與當(dāng)層金屬連線厚度相當(dāng)，第二極板厚度與通孔深度相當(dāng)，第三極板厚度與溝槽深度相當(dāng)。如圖2所示，本發(fā)明還提供了一種銅大馬士革工藝金屬-絕緣層-金屬電容結(jié)構(gòu)， 其中，包括一基體介電層202上從下至上順序依次設(shè)置有第一介電阻擋層206、第一介電層207、第二介電阻擋層212和第二介電層213 ；第一介電阻擋層206和第一介電層207構(gòu)成通孔介電層220，第二介電阻擋層212和第二介電層213構(gòu)成溝槽介電層221。第一電極204和基體互連線205,2051完全嵌入設(shè)置在基體介電層202之中，且其上表面均部分與第一介電阻擋層206接觸，第一電極204與基體介電層202之間、互連線 205,2051與基體介電層202之間均設(shè)置有基體金屬阻擋層203 ；
第二電極211完全嵌入設(shè)置在通孔介電層220之中，且其上表面部分與第二介電阻擋層212接觸，第二電極211與通孔介電層220之間從外向內(nèi)順序依次設(shè)置有第一金屬阻擋層208、第一絕緣層209和第二金屬阻擋層210 ；第一金屬阻擋層208下表面分別與第一電極204和基體介電層202的部分上表面接觸；第二電極211和第一電極204之間形成有錯(cuò)位區(qū)域222。第三電極2171和連接第二電極互連線2172完全嵌入設(shè)置在溝槽介電層221之中， 第三電極2171與溝槽介電層221之間從外向內(nèi)順序依次設(shè)置有第三金屬阻擋層214、第二絕緣層215和第四金屬阻擋層2161，第三金屬阻擋層214的下表面與第二電極211的部分上表面接觸；連接第二電極互連線2172與溝槽介電層221之間設(shè)置有第四金屬阻擋層2162， 且其下表面與錯(cuò)位區(qū)域222中的第二電極211的部分上表面接觸。連接通孔互連線2173完全嵌入設(shè)置在位于基體互連線205,2051上方的溝槽介電層221之中，通孔218、219對(duì)應(yīng)基體互連線205,2051位置完全嵌入設(shè)置在位于基體互連線 205,2051上方通孔介電層220之中，通孔218位于基體互連線205和連接通孔互連線2173 之間，通孔219位于基體互連線2051和連接通孔互連線2173之間；連接通孔互連線2173與溝槽介電層221之間設(shè)置有第四金屬阻擋層2163，其底部表面與通孔218、219的上表面及通孔介電層220的上表面接觸，通孔218、219與通孔介電層220之間設(shè)置有第二金屬阻擋層210，其底部下表面與互連線205,2051接觸，側(cè)壁頂部表面與第四金屬阻擋層2163的底部表面接觸。其中，基體金屬阻擋層203、第一金屬阻擋層208、第二金屬阻擋層210、第三金屬阻擋層214和第四金屬阻擋層216\2162、2163的材質(zhì)均采用的材質(zhì)為氮化鉭(TaN)、鉭 (Ta)、氮化鈦(TiN)、鈦(Ti)等中的任意一種或多種。進(jìn)一步的，基體介電層202、第一介電層207和第二介電層213的材質(zhì)采用二氧化硅(Si02)、碳?xì)溲趸?SiOCH)或摻雜氟的硅玻璃(Fluorinated Silicate Glass，簡(jiǎn)稱 FSG)中任意一種。進(jìn)一步的，第一電極204、第二電極211、第三電極2171、連接第二電極互連線2172、 連接通孔互連線2173及通孔218、219金屬銅，均通過(guò)淀積銅籽晶層并采用電化學(xué)鍍銅工藝 (Electrochemical plating copper process，簡(jiǎn)禾爾 ECP)形成。進(jìn)一步的，通孔介電層220和溝槽介電層221均采用化學(xué)氣相淀積工藝(Chemical Vapor Deposition,簡(jiǎn)稱 CVD)形成。進(jìn)一步的，第一介電阻擋層206和第二介電阻擋層212的材質(zhì)為氮化硅(SiN)或碳氮化硅(SiCN)。進(jìn)一步的，第一金屬阻擋層208、第一絕緣層209、第三金屬阻擋層214和第二絕緣層215均采用原子層淀積工藝(Atomic Layer D印osition，簡(jiǎn)稱ALD)或保型薄膜淀積 (Conformal Film D印osition，簡(jiǎn)稱 CFD)工藝進(jìn)行制備。進(jìn)一步的，第一絕緣層209和第二絕緣層215材質(zhì)為氮化硅(SiN)、二氧化硅 (SiO2)或鉿氧化物(HfO)、鋯氧化物(ZrO)、鋁氧化物(AW)、鑭氧化物(LaO)等高介電常數(shù)材料。其中，上述的第一電極厚度與當(dāng)層金屬連線厚度相當(dāng)，第二極板厚度與通孔深度相當(dāng)，第三極板厚度與溝槽深度相當(dāng)。本發(fā)明所公開(kāi)的工藝步驟和結(jié)構(gòu)是在單層金屬層內(nèi)制作多層金屬-絕緣層-金屬電容，當(dāng)然本發(fā)明并不僅僅局限于單層金屬，本發(fā)明所公開(kāi)的方法和結(jié)構(gòu)也同樣適用于多層金屬內(nèi)制作更多層的金屬-絕緣層-金屬電容。綜上所述，由于采用了上述技術(shù)方案，本發(fā)明銅大馬士革工藝金屬-絕緣層-金屬電容制造工藝及結(jié)構(gòu)，通過(guò)使用大馬士革工藝同時(shí)制作金屬-絕緣層-金屬電容和電感，第二電極和第三電極分別與通孔結(jié)構(gòu)和其他溝槽結(jié)構(gòu)同時(shí)制作，并在第二電極與第三電極制作過(guò)程中去除介電阻擋層，重新淀積高介電常數(shù)材質(zhì)的介電層作為金屬間絕緣層，使得通過(guò)本發(fā)明的技術(shù)方案生產(chǎn)出的金屬-絕緣層-金屬雙層電容結(jié)構(gòu)能夠完全兼容CMOS邏輯電路及電感的銅大馬士革工藝，并增大金屬-絕緣層-金屬電容密度。
以上對(duì)本發(fā)明的具體實(shí)施例進(jìn)行了詳細(xì)描述，但其只是作為范例，本發(fā)明并不限制于以上描述的具體實(shí)施例。對(duì)于本領(lǐng)域技術(shù)人員而言，任何對(duì)本發(fā)明進(jìn)行的等同修改和替代也都在本發(fā)明的范疇之中。因此，在不脫離本發(fā)明的精神和范圍下所作的均等變換和修改，都應(yīng)涵蓋在本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種銅大馬士革工藝金屬-絕緣層-金屬電容制造工藝，其特征在于，使雙層金屬-絕緣層-金屬電容結(jié)構(gòu)及其銅大馬士革制造工藝，能夠完全兼容CMOS邏輯電路及電感，并增大金屬-絕緣層-金屬電容的電容密度，其工藝方法包括如下步驟采用大馬士革工藝，在一基體介電層上刻蝕形成第一電極溝槽和基體互連線溝槽，在所述第一電極溝槽和所述基體互連線溝槽中形成第一電極和基體互連線；依次淀積第一介電阻擋層和第一介電層形成通孔介電層；刻蝕所述通孔介電層至所述第一電極，形成第二電極溝槽，其中所述第二電極溝槽與所述第一電極之間形成有錯(cuò)位區(qū)域；再依次淀積第一金屬阻擋層、第一絕緣層，光刻和刻蝕制作通孔，使所述通孔穿過(guò)位于所述基體互連線上方的所述第一絕緣層、第一金屬阻擋層及通孔介電層至所述基體互連線；之后，依次淀積第二金屬阻擋層和銅籽晶層，并電鍍填充金屬銅充滿第二電極溝槽和通孔后，化學(xué)機(jī)械研磨進(jìn)行平坦化處理以去除多余金屬，形成第二電極和通孔；之后依次淀積第二介電阻擋層和第二介電層形成溝槽介電層；刻蝕所述溝槽介電層至所述第二電極，形成第三電極溝槽，且所述第三電極溝槽位于所述第一電極和所述第二電極交疊部分的正上方；再依次淀積第三金屬阻擋層和第二絕緣層；通過(guò)單大馬士革工藝光刻和刻蝕制作連接第二電極互連線溝槽和連接通孔互連線溝槽，使所述連接第二電極互連線溝槽穿過(guò)所述第二絕緣層、第三金屬阻擋層及溝槽介電層，連接所述第二電極；使所述連接通孔互連線溝槽穿過(guò)所述第二絕緣層、第三金屬阻擋層以及所述溝槽介電層，連接所述通孔；之后依次淀積第四金屬阻擋層和銅籽晶層，電鍍填充金屬銅充滿第三電極溝槽、連接第二電極互連線溝槽及連接通孔互連線溝槽；化學(xué)機(jī)械研磨進(jìn)行平坦化處理，去除多余金屬，形成第三電極、連接第二電極互連線及連接通孔互連線。
2.根據(jù)權(quán)利要求1所述的銅大馬士革工藝金屬-絕緣層-金屬電容制造工藝，其特征在于，在所述第一電極溝槽和所述基體互連線溝槽中，依次淀積基體金屬阻擋層和銅籽晶層，所述基體金屬阻擋層覆蓋所述第一電極溝槽的底部和側(cè)壁、所述基體互連線溝槽的底部和側(cè)壁及剩余的基體介電層，填充金屬銅使之充滿第一電極溝槽和基體互連線溝槽，之后進(jìn)行平坦化處理以去除多余金屬，形成第一電極和基體互連線。
3.根據(jù)權(quán)利要求1所述的銅大馬士革工藝金屬-絕緣層-金屬電容制造工藝，其特征在于，所述基體介電層、所述第一介電層和所述第二介電層的材質(zhì)采用二氧化硅、碳?xì)溲趸杌驌诫s氟的硅玻璃中任意一種。
4.根據(jù)權(quán)利要求1所述的銅大馬士革工藝金屬-絕緣層-金屬電容制造工藝，其特征在于，所述基體金屬阻擋層、所述第一金屬阻擋層、所述第二金屬阻擋層、所述第三金屬阻擋層和所述第四金屬阻擋層采用的材質(zhì)為氮化鉭、鉭、氮化鈦、鈦中的任意一種或多種。
5.根據(jù)權(quán)利要求1所述的銅大馬士革工藝金屬-絕緣層-金屬電容制造工藝，其特征在于，所述淀積銅籽晶層均采用物理氣相淀積工藝，填充金屬銅均采用電化學(xué)鍍銅工藝進(jìn)行填充。
6.根據(jù)權(quán)利要求1所述的銅大馬士革工藝金屬-絕緣層-金屬電容制造工藝，其特征在于，所述平坦化處理均采用化學(xué)機(jī)械研磨工藝進(jìn)行平坦化處理。
7.根據(jù)權(quán)利要求1所述的銅大馬士革工藝金屬-絕緣層-金屬電容制造工藝，其特征在于，所述刻蝕形成第一電極溝槽和基體互連線溝槽，即通過(guò)光刻工藝形成所述第一電極溝槽和所述基體互連線溝槽形狀的第一光阻，之后以所述第一光阻為掩膜進(jìn)行刻蝕，形成所述第一電極溝槽和所述基體互連線溝槽，并去除剩余光阻。
8.根據(jù)權(quán)利要求1所述的銅大馬士革工藝金屬-絕緣層-金屬電容制造工藝，其特征在于，所述通孔介電層和所述溝槽介電層均采用化學(xué)氣相淀積工藝形成。
9.根據(jù)權(quán)利要求1所述的銅大馬士革工藝金屬-絕緣層-金屬電容制造工藝，其特征在于，所述第一介電阻擋層和所述第二介電阻擋層的材質(zhì)為氮化硅或碳氮化硅。
10.根據(jù)權(quán)利要求1所述的銅大馬士革工藝金屬-絕緣層-金屬電容制造工藝，其特征在于，所述刻蝕所述通孔介電層至所述第一電極，即通過(guò)光刻工藝形成所述第二電極溝槽形狀的第二光阻，之后以所述第二光阻為掩膜進(jìn)行刻蝕，形成所述第二電極溝槽，并去除剩余光阻。
11.根據(jù)權(quán)利要求1所述的銅大馬士革工藝金屬-絕緣層-金屬電容制造工藝，其特征在于，淀積所述第一金屬阻擋層、所述第一絕緣層、所述第三金屬阻擋層和所述第二絕緣層均采用原子層淀積或保型薄膜淀積工藝進(jìn)行制備。
12.根據(jù)權(quán)利要求1所述的銅大馬士革工藝金屬-絕緣層-金屬電容制造工藝，其特征在于，所述第一絕緣層和所述第二絕緣層材質(zhì)為氮化硅、二氧化硅或高介電常數(shù)材料。
13.根據(jù)權(quán)利要求12所述的銅大馬士革工藝金屬-絕緣層-金屬電容制造工藝，其特征在于，所述高介電常數(shù)材料為鉿氧化物、鋯氧化物、鋁氧化物或鑭氧化物。
14.根據(jù)權(quán)利要求1所述的銅大馬士革工藝金屬-絕緣層-金屬電容制造工藝，其特征在于，所述刻蝕所述溝槽介電層至所述第二電極，即通過(guò)光刻工藝形成所述第三電極溝槽形狀的第三光阻，之后以所述第三光阻為掩膜進(jìn)行刻蝕，形成所述第三電極溝槽，并去除剩余光阻。
15.一種銅大馬士革工藝金屬-絕緣層-金屬電容結(jié)構(gòu)，其特征在于，包括一基體介電層，所述基體介電層上從下至上順序依次設(shè)置有第一介電阻擋層、第一介電層、第二介電阻擋層和第二介電層；所述第一介電阻擋層和所述第一介電層構(gòu)成通孔介電層，所述第二介電阻擋層和所述第二介電層構(gòu)成溝槽介電層；第一電極和至少一基體互連線完全嵌入設(shè)置在所述基體介電層之中，且其上表面均部分與所述第一介電阻擋層接觸，所述第一電極與所述基體介電層之間、所述互連線與所述基體介電層之間均設(shè)置有基體金屬阻擋層；第二電極完全嵌入設(shè)置在所述通孔介電層之中，且其上表面部分與所述第二介電阻擋層接觸，所述第二電極與所述通孔介電層之間從外向內(nèi)順序依次設(shè)置有第一金屬阻擋層、 第一絕緣層和第二金屬阻擋層；所述第一金屬阻擋層下表面分別與所述第一電極和所述基體介電層的部分上表面接觸；所述第二電極和所述第一電極之間形成有錯(cuò)位區(qū)域；第三電極和連接第二電極互連線完全嵌入設(shè)置在所述溝槽介電層之中，所述第三電極與所述溝槽介電層之間從外向內(nèi)順序依次設(shè)置有第三金屬阻擋層、第二絕緣層和第四金屬阻擋層，所述第三金屬阻擋層的下表面與所述第二電極的部分上表面接觸；所述第二電極互連線與所述溝槽介電層之間同樣設(shè)置有第四金屬阻擋層，且其下表面與所述錯(cuò)位區(qū)域中的第二電極的部分上表面接觸；連接通孔互連線完全嵌入設(shè)置在位于所述基體互連線上方的所述溝槽介電層之中，通孔對(duì)應(yīng)基體互連線位置完全嵌入設(shè)置在位于所述基體互連線上方，且位于所述溝槽介電層的下方的所述通孔介電層之中；所述連接通孔互連線與所述溝槽介電層之間設(shè)置有第四金屬阻擋層，通孔及通孔介電層之間設(shè)置有第二金屬阻擋層。
16.根據(jù)權(quán)利要求15所述的的銅大馬士革工藝金屬-絕緣層-金屬電容結(jié)構(gòu)，其特征在于，所述基體金屬阻擋層、所述第一金屬阻擋層、所述第二金屬阻擋層、所述第三金屬阻擋層和所述第四金屬阻擋層采用的材質(zhì)為氮化鉭、鉭、氮化鈦、鈦中的任意一種或多種。
17.根據(jù)權(quán)利要求15所述的的銅大馬士革工藝金屬-絕緣層-金屬電容結(jié)構(gòu)，其特征在于，所述基體介電層、所述第一介電層和所述第二介電層的材質(zhì)采用二氧化硅、碳?xì)溲趸杌驌诫s氟的硅玻璃中任意一種。
18.根據(jù)權(quán)利要求15所述的的銅大馬士革工藝金屬-絕緣層-金屬電容結(jié)構(gòu)，其特征在于，所述第一電極、所述第二電極、所述第三電極、所述通孔、所述連接第二電極互連線及所述連接通孔互連線金屬銅，均通過(guò)淀積銅籽晶層并采用電化學(xué)鍍銅工藝形成。
19.根據(jù)權(quán)利要求15所述的的銅大馬士革工藝金屬-絕緣層-金屬電容結(jié)構(gòu)，其特征在于，所述通孔介電層和所述溝槽介電層均采用化學(xué)氣相淀積工藝形成。
20.根據(jù)權(quán)利要求15所述的的銅大馬士革工藝金屬-絕緣層-金屬電容結(jié)構(gòu)，其特征在于，所述第一介電阻擋層和所述第二介電阻擋層的材質(zhì)為氮化硅或碳氮化硅。
21.根據(jù)權(quán)利要求15所述的的銅大馬士革工藝金屬-絕緣層-金屬電容結(jié)構(gòu)，其特征在于，所述第一金屬阻擋層、所述第一絕緣層、所述第三金屬阻擋層和所述第二絕緣層均采用原子層淀積或保型薄膜淀積工藝進(jìn)行制備。
22.根據(jù)權(quán)利要求15所述的的銅大馬士革工藝金屬-絕緣層-金屬電容結(jié)構(gòu)，其特征在于，所述第一絕緣層和所述第二絕緣層材質(zhì)為氮化硅、二氧化硅或高介電常數(shù)材料。
23.根據(jù)權(quán)利要求22所述的的銅大馬士革工藝金屬-絕緣層-金屬電容結(jié)構(gòu)，其特征在于，所述高介電常數(shù)材料為鉿氧化物、鋯氧化物、鋁氧化物或鑭氧化物。
全文摘要
本發(fā)明涉及一種銅大馬士革工藝及結(jié)構(gòu)，尤其涉及銅大馬士革工藝金屬-絕緣層-金屬電容制造工藝及結(jié)構(gòu)。本發(fā)明銅大馬士革工藝金屬-絕緣層-金屬電容的結(jié)構(gòu)及其制造工藝，通過(guò)使用單大馬士革工藝同時(shí)制作金屬-絕緣層-金屬雙層電容和電感，且在第二電極與第三電極制作過(guò)程中，去除介電阻擋層，重新淀積高介電常數(shù)材質(zhì)的介電層作為金屬間絕緣層，使得通過(guò)本發(fā)明的技術(shù)方案生產(chǎn)出的金屬-絕緣層-金屬雙層電容結(jié)構(gòu)能夠完全兼容CMOS邏輯電路及電感的銅大馬士革工藝，并增大金屬-絕緣層-金屬電容密度。
文檔編號(hào)H01L23/522GK102420107SQ20111016030
公開(kāi)日2012年4月18日 申請(qǐng)日期2011年6月15日 優(yōu)先權(quán)日2011年6月15日
發(fā)明者姬峰, 張亮, 李磊, 胡有存, 陳玉文 申請(qǐng)人:上海華力微電子有限公司