專利名稱：封裝結(jié)構(gòu)及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種封裝結(jié)構(gòu)及其制作方法，且特別是涉及一種具有較薄厚度的封裝結(jié)構(gòu)及其制作方法。
背景技術(shù)：
芯片封裝的目的在于保護(hù)裸露的芯片、降低芯片接點(diǎn)的密度及提供芯片良好的散熱。常見的封裝方法是芯片通過打線接合(wire bonding)或覆晶接合(flip chipbonding)等方式而安裝至一封裝載板，以使芯片上的接點(diǎn)可 電連接至封裝載板。因此，芯片的接點(diǎn)分布可通過封裝載板重新配置，以符合下一層級(jí)的外部元件的接點(diǎn)分布。一般來說，封裝載板的制作通常是以核心(core)介電層作為蕊材，并利用全加成法(fully additive process)、半力口成法(semi-additive process)、減成法(subtractiveprocess)或其他方式，將圖案化線路層與圖案化介電層交錯(cuò)堆疊于核心介電層上。如此一來，核心介電層在封裝載板的整體厚度上便會(huì)占著相當(dāng)大的比例。因此，若無法有效地縮減核心介電層的厚度，勢(shì)必會(huì)使封裝結(jié)構(gòu)于厚度縮減上產(chǎn)生極大的障礙。

發(fā)明內(nèi)容
本發(fā)明提供一種封裝結(jié)構(gòu)，具有較薄的封裝厚度。本發(fā)明提供一種封裝結(jié)構(gòu)的制作方法，用以制作上述的封裝結(jié)構(gòu)。本發(fā)明提出一種封裝結(jié)構(gòu)的制作方法，其包括下述步驟。提供一金屬基板。金屬基板具有彼此相對(duì)的一第一表面、一第二表面以及一連接第一表面與第二表面的側(cè)表面，且金屬基板上已形成有一包覆第一表面、第二表面以及側(cè)表面的種子層。形成一圖案化線路層于位于金屬基板的第一表面上的種子層的一部分上。形成一第一圖案化干膜層于位于金屬基板的第一表面上的種子層的另一部分上。以第一圖案化干膜層為一電鍍掩膜，以電鍍一表面處理層于圖案化線路層上。移除第一圖案化干膜層。進(jìn)行一芯片接合制作工藝，以電連接一芯片至表面處理層上。形成一封裝膠體于金屬基板上。封裝膠體包覆芯片、表面處理層及圖案化線路層。移除金屬基板及種子層，以暴露出封裝膠體的一底面與圖案化線路層的一下表面。在本發(fā)明的一實(shí)施例中，上述的形成圖案化線路層的的步驟，包括以第一圖案化干膜層為一電鍍掩膜，以電鍍圖案化線路層于第一圖案化干膜層所暴露出的種子層的一部分上。在本發(fā)明的一實(shí)施例中，上述的形成圖案化線路層的步驟，包括形成一金屬層于種子層上，其中金屬層包覆種子層；形成一第二圖案化干膜層于位于第一表面上的部分金屬層上；以第二圖案化干膜層為一蝕刻掩膜，移除部分金屬層，以暴露出位于第一表面上的種子層的另一部分，并形成圖案化線路層；以及移除第二圖案化干膜層。在本發(fā)明的一實(shí)施例中，上述的表面處理層包括一鎳層、一金層、一銀層或一鎳鈀金層。
在本發(fā)明的一實(shí)施例中，上述的芯片接合制作工藝包括一打線接合制作工藝或一覆晶接合制作工藝。本發(fā)明提出一種封裝結(jié)構(gòu)，其包括一圖案化線路層、一芯片以及一封裝膠體。芯片電連接至圖案化線路層。封裝膠體包覆芯片及圖案化線路層，且暴露出圖案化線路層的一下表面。在本發(fā)明的一實(shí)施例中，上述的封裝結(jié)構(gòu)更包括一表面處理層，配置于圖案化線路層上。在本發(fā)明的一實(shí)施例中，上述的表面處理層包括一鎳層、一金層、一銀層或一鎳鈀金層。在本發(fā)明的一實(shí)施例中，上述的芯片通過打線接合或覆晶接合技術(shù)與圖案化線路 層電連接。在本發(fā)明的一實(shí)施例中，上述的圖案化線路層的下表面與封裝膠體的一底面實(shí)質(zhì)上齊平?；谏鲜觯捎诒景l(fā)明是先以金屬基板做為載體，通過電鍍法(plating)或減成法來(subtractive process)形成圖案化線路層,且待芯片進(jìn)行完封裝后,再將金屬基板及種子層移除。如此一來，相比較于現(xiàn)有具有核心介電層的封裝結(jié)構(gòu)而言，本發(fā)明的封裝結(jié)構(gòu)因可具有較薄的封裝厚度。再者，由于芯片配置于圖案化線路層上，且封裝膠體暴露出圖案化線路層的下表面。因此，芯片所發(fā)出的熱可經(jīng)由圖案化線路層而快速地傳遞至外界。故，本發(fā)明的封裝結(jié)構(gòu)可具有較佳的散熱效果。為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附附圖作詳細(xì)說明如下。


圖IA至圖IE為本發(fā)明的一實(shí)施例的一種封裝結(jié)構(gòu)的制作方法的剖面示意圖；圖IF為本發(fā)明的另一實(shí)施例的一種封裝結(jié)構(gòu)的剖面示意圖；圖2A至圖2D為本發(fā)明的另一實(shí)施例的一種封裝結(jié)構(gòu)的制作方法的剖面示意圖。主要元件符號(hào)說明100a、100b、IOOc :封裝結(jié)構(gòu)110:金屬基板112 :第一表面114:第二表面116:側(cè)表面118:定位孔120、120a:種子層130、130c :圖案化干膜層130d :干膜層140、140b、140c :圖案化線路層140a :金屬層142 :芯片墊
144 :接墊146、146c:下表面150 :表面處理層160a、160b、160b :芯片170 :焊線180 :封裝膠體182 :底面
具體實(shí)施方式

圖IA至圖IE為本發(fā)明的一實(shí)施例的一種封裝結(jié)構(gòu)的制作方法的剖面示意圖。請(qǐng)先參考圖1A，依照本實(shí)施例的封裝結(jié)構(gòu)的制作方法，首先，提供一金屬基板110，其中金屬基板110上已形成有一種子層120。詳細(xì)來說，在本實(shí)施例中，金屬基板110具有彼此相對(duì)的一第一表面112與一第二表面114、一連接第一表面112與第二表面114的側(cè)表面116以及至少一貫穿第一表面112與第二表面114的定位孔118 (tooling hole)。金屬基板110的材質(zhì)包括具有高導(dǎo)熱性的金屬，例如是銅或鋁，合金，例如是銅合金或鋁合金，但不以此為限。種子層120例如是一化學(xué)銅層，其是通過電鍍法電鍍于金屬基板110的第一表面112、第二表面114、側(cè)表面116以及定位孔118的內(nèi)壁上。接著，請(qǐng)參考圖1B，形成一圖案化干膜層130于種子層120上，其中圖案化干膜層130暴露出部分種子層120。詳細(xì)來說，圖案化干膜層130完全覆蓋位于金屬基板110的第二表面114上方的種子層120以及定位孔118的兩端，并暴露出位于金屬基板110的第一表面112上方的部分種子層120。接著，請(qǐng)?jiān)賲⒖紙D1B，形成一圖案化線路層140于圖案化干膜層130所暴露出的部分種子層120上。在本實(shí)施例中，例如是通過圖案化干膜層130來進(jìn)行一電鍍制作工藝，以電鍍圖案化線路層140于金屬基板110的第一表面112上方被圖案化干膜層130所暴露出的種子層120上。其中，本實(shí)施例可通過圖案化干膜層130來控制圖案化線路層140的線寬與厚度。于此，圖案化線路層140的線寬例如是小于30微米，因此相比較于一般線路層的線寬而言，本實(shí)施例的圖案化線路層140可視為一微細(xì)線路層。接著，請(qǐng)參考圖1C，形成一表面處理層150于圖案化線路層140上，其中表面處理層150例如是一鎳層、一金層、一銀層、一鎳鈀金層或其他適當(dāng)?shù)牟牧蠈樱诖瞬⒉患右韵拗?。接著，移除圖案化干膜層130,以暴露出位于金屬基板110的第一表面112上、第二表面114上及定位孔118的內(nèi)壁上的種子層120。接著，請(qǐng)參考圖1D，進(jìn)行一芯片接合制作工藝，以電連接一芯片160a至位于圖案化線路層140上方的表面處理層150，其中本實(shí)施例的芯片接合制作工藝?yán)缡且淮蚓€接合制作工藝。詳細(xì)來說，圖案化線路層140包括一芯片墊142以及至少一接墊144，其中芯片160a配置于芯片墊142上，且芯片160a通過一焊線170電連接至接墊144上。芯片160a例如是一發(fā)光二極管芯片、一激光二極管芯片、一繪圖芯片、一存儲(chǔ)器芯片、一半導(dǎo)體芯片等單一芯片或是一芯片模塊。然后，請(qǐng)?jiān)賲⒖紙D1D，形成一封裝膠體180于金屬基板110上，其中封裝膠體180包覆芯片160a、焊線170、表面處理層150、圖案化線路層140以及種子層120。
最后，請(qǐng)同時(shí)參考圖ID與圖1E，進(jìn)行一單體化制作工藝，以沿著定位孔118切割金屬基板110。并且，移除金屬基板110及覆蓋于金屬基板110的第一表面112上、第二表面114上以及定位孔118的內(nèi)壁上的種子層120，以暴露出封裝膠體180的一底面182與圖案化線路層140的一下表面146。至此，已完成封裝結(jié)構(gòu)IOOa的制作。在結(jié)構(gòu)上，請(qǐng)?jiān)賲⒖紙D1E，本實(shí)施例的封裝結(jié)構(gòu)IOOa包括圖案化線路層140、表面處理層150、芯片160a、焊線170以及封裝膠體180。圖案化線路層140包括芯片墊142以及接墊144。芯片160a配置于芯片墊142上且通過焊線170電連接至圖案化線路層140。表面處理層150配置于圖案化線路層140上，且部分表面處理層150位于芯片160a與芯片墊142之間，而焊線170連接于芯片160a與接墊144上方的表面處理層150之間。表面處理層150例如是一鎳層、一金層、一銀層、一鎳鈀金層或其他適當(dāng)?shù)牟牧蠈印７庋b膠體180包覆芯片160a、焊線170、表面處理層150及圖案化線路層140，且暴露出圖案化線路層140的下表面146。特別是，圖案化線路層140的下表面146與封裝膠體180的底面182實(shí)質(zhì)上齊平。由于本實(shí)施例的封裝結(jié)構(gòu)IOOa的制作方法是進(jìn)行完芯片160a的封裝后，意即形 成封裝膠體180，再移除金屬基板110及覆蓋金屬基板110上的種子層120。如此一來，相較于現(xiàn)有具有核心介電層的封裝結(jié)構(gòu)而言，本實(shí)施例的封裝結(jié)構(gòu)IOOa因不具有金屬基板110，因而可具有較薄的封裝厚度。此外，移除后的金屬基板110也可重復(fù)利用，相較于現(xiàn)有采用核心介電層的封裝結(jié)構(gòu)而言，本實(shí)施例的封裝結(jié)構(gòu)IOOa也有降低材料成本的優(yōu)勢(shì)。再者，由于芯片160a配置于圖案化線路層140上，且封裝膠體180暴露出圖案化線路層140的下表面146。因此，芯片160a所發(fā)出的熱可經(jīng)由圖案化線路層140而快速地傳遞至外界。故，本實(shí)施例的封裝結(jié)構(gòu)IOOa可具有較佳的散熱效果。此外，由于本實(shí)施例可通過圖案化干膜層130來控制圖案化線路層140的線寬與厚度，因此可制作出所需的微細(xì)線路層。值得一提的是，本發(fā)明并不限定芯片160a與圖案化線路層140的接合形態(tài)，雖然此處所提及的芯片160a具體化是通過打線接合而電連接至接墊144 (即圖案化線路層140)上方的表面處理層150上。不過，在另一實(shí)施例中，請(qǐng)參考圖IF的封裝結(jié)構(gòu)100b，其中芯片160b也可通過覆晶接合的方式而電連接至位于圖案化線路層140b上方的表面處理層150上。由此可知，上述的芯片160a與圖案化線路層140的接合形態(tài)僅為舉例說明之用，并非用以限定本發(fā)明。以下將再利用一實(shí)施例來說明封裝結(jié)構(gòu)IOOc及其制作方法。在此必須說明的是，下述實(shí)施例沿用前述實(shí)施例的元件標(biāo)號(hào)與部分內(nèi)容，其中采用相同的標(biāo)號(hào)來表示相同或近似的元件，并且省略了相同技術(shù)內(nèi)容的說明。關(guān)于省略部分的說明可參考前述實(shí)施例，下述實(shí)施例不再重復(fù)贅述。圖2A至圖2D為本發(fā)明的另一實(shí)施例的一種封裝結(jié)構(gòu)的制作方法的剖面示意圖。請(qǐng)先參考圖2A，依照本實(shí)施例的封裝結(jié)構(gòu)的制作方法，首先，首先，提供一金屬基板110，其中金屬基板110上已形成有一種子層120a，且種子層120a是由一電鍍種子層122以及一包覆電鍍種子層122的鎳層124所組成。于此，種子層120a包覆金屬基板110的第一表面112、第二表面114以及側(cè)表面116。接著，請(qǐng)?jiān)賲⒖紙D2A，形成一金屬層140a于種子層120a的鎳層124上，其中金屬層140a包復(fù)種子層120a，且金屬層140a的厚度大于種子層120a的厚度。
接著，請(qǐng)同時(shí)參考圖2A與2B，形成一圖案化干膜層130c于位于金屬基板110的第一表面112上的部分金屬層140a上。并且，以圖案化干膜層130c為一蝕刻掩膜，移除部分金屬層140a，以暴露出位于第一表面112上的種子層120a的一部分，并形成一圖案化線路層140c。意即，本實(shí)施例使采用減成法的方式來形成圖案化線路層140c。接著，移除圖案化干膜層130c以暴露出圖案化線路層140c。然后，請(qǐng)參考圖2C，形成一圖案化干膜層130于圖案化線路層140c所暴露出位于第一表面112上的種子層120a的部分上，以及形成一干膜層130d于位于第二表面114上的種子層120a上。其中，干膜層130d完全覆蓋位于第二表面114上的種子層120a。并且，以圖案化干膜層130為一電鍍掩膜，以電鍍一表面處理層150于圖案化線路層上140c。最后，依據(jù)進(jìn)行移除圖案化干膜層130及干膜層130d、進(jìn)行一芯片接合制作工藝(其例如是打線接合制作工藝)，以電連接一芯片160c至表面處理層150上、形成一封裝膠體180于金屬基板110上，以包覆芯片160c、表面處理層150以及圖案化線路層140c以及移除金屬基板110及種子層120a，以暴露出封裝膠體180的底面182與圖案化線路層140c 的一下表面146c，而完成圖2D的封裝結(jié)構(gòu)IOOc的制作。此時(shí)，圖案化線路層140c的下表面146c與封裝膠體180的底面182實(shí)質(zhì)上齊平。由于本實(shí)施例的封裝結(jié)構(gòu)IOOc的制作方法是進(jìn)行完芯片160c的封裝后，意即形成封裝膠體180，再移除金屬基板110及覆蓋金屬基板110上的種子層120a。如此一來，相比較于現(xiàn)有具有核心介電層的封裝結(jié)構(gòu)而言，本實(shí)施例的封裝結(jié)構(gòu)IOOc因不具有金屬基板110，因而可具有較薄的封裝厚度。此外，移除后的金屬基板110也可重復(fù)利用，相較于現(xiàn)有采用核心介電層的封裝結(jié)構(gòu)而言，本實(shí)施例的封裝結(jié)構(gòu)IOOc也有降低材料成本的優(yōu)勢(shì)。再者，由于芯片160c配置于圖案化線路層140c上，且封裝膠體180暴露出圖案化線路層140c的下表面146c。因此，芯片160c所發(fā)出的熱可經(jīng)由圖案化線路層140c而快速地傳遞至外界。故，本實(shí)施例的封裝結(jié)構(gòu)IOOc可具有較佳的散熱效果。綜上所述，由于本發(fā)明是先以金屬基板做為載體，通過電鍍法(plating)或減成法來(subtractive process)形成圖案化線路層,且待芯片進(jìn)行完封裝后,再將金屬基板及種子層移除。如此一來，相比較于現(xiàn)有具有核心介電層的封裝結(jié)構(gòu)而言，本發(fā)明的封裝結(jié)構(gòu)因不具有載體，因而可具有較薄的封裝厚度。再者，由于芯片配置于圖案化線路層上，且封裝膠體暴露出圖案化線路層的下表面。因此，芯片所發(fā)出的熱可經(jīng)由圖案化線路層而快速地傳遞至外界。故，本發(fā)明的封裝結(jié)構(gòu)可具有較佳的散熱效果。此外，本發(fā)明可通過圖案化干膜層來控制圖案化線路層的線寬與厚度，以可制作出所需的微細(xì)線路層。雖然結(jié)合以上實(shí)施例揭露了本發(fā)明，然而其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域中熟悉此技術(shù)者，在不脫離本發(fā)明的精神和范圍內(nèi)，可作些許的更動(dòng)與潤(rùn)飾，故本發(fā)明的保護(hù)范圍應(yīng)以附上的權(quán)利要求所界定的為準(zhǔn)。
權(quán)利要求
1.一種封裝結(jié)構(gòu)的制作方法，包括 提供一金屬基板，該金屬基板具有彼此相対的一第一表面、一第二表面以及ー連接該第一表面與該第二表面的側(cè)表面，且該金屬基板上已形成有一包覆該第一表面、該第二表面以及該側(cè)表面的種子層； 形成ー圖案化線路層于位于該金屬基板的該第一表面上的該種子層的一部分上； 形成一第一圖案化干膜層于該金屬基板的該第一表面上的該種子層的另一部分上； 以該第一圖案化干膜層為ー電鍍掩膜，以電鍍一表面處理層于該圖案化線路層上； 移除該第一圖案化干膜層； 進(jìn)行ー芯片接合制作エ藝，以電連接ー芯片至該表面處理層上； 形成一封裝膠體于該金屬基板上，該封裝膠體包覆該芯片、該表面處理層以及該圖案化線路層；以及 移除該金屬基板及該種子層，以暴露出該封裝膠體的一底面與該圖案化線路層的一下表面。
2.如權(quán)利要求I所述的封裝結(jié)構(gòu)的制作方法，其中形成該圖案化線路層的步驟，包括 以該第一圖案化干膜層為ー電鍍掩膜，以電鍍?cè)搱D案化線路層于該第一圖案化干膜層所暴露出的該種子層的該一部分上。
3.如權(quán)利要求I所述的封裝結(jié)構(gòu)的制作方法，其中形成該圖案化線路層的步驟，包括 形成一金屬層于該種子層上，其中該金屬層包覆該種子層； 形成一第二圖案化干膜層于位于該第一表面上的部分該金屬層上； 以該第二圖案化干膜層為ー蝕刻掩膜，移除部分該金屬層，以暴露出位于該第一表面上的該種子層的該另一部分，并形成該圖案化線路層；以及移除該第二圖案化干膜層。
4.如權(quán)利要求I所述的封裝結(jié)構(gòu)的制作方法，其中該表面處理層包括ー鎳層、一金層、一銀層或ー鎳鈕金層。
5.如權(quán)利要求I所述的封裝結(jié)構(gòu)的制作方法，其中該芯片接合制作エ藝包括一打線接合制作エ藝或ー覆晶接合制作エ藝。
6.一種以權(quán)利要求I所述的封裝結(jié)構(gòu)的制作方法所制作的封裝結(jié)構(gòu)，包括 圖案化線路層； 芯片，電連接至該圖案化線路層；以及 封裝膠體，包覆該芯片及該圖案化線路層，且暴露出該圖案化線路層的一下表面。
7.如權(quán)利要求6所述的封裝結(jié)構(gòu)，還包括一表面處理層，配置于該圖案化線路層上。
8.如權(quán)利要求6所述的封裝結(jié)構(gòu)，其中該表面處理層包括ー鎳層、一金層、一銀層或一鎳鈀金層。
9.如權(quán)利要求6所述的封裝結(jié)構(gòu)，其中該芯片通過打線接合或覆晶接合技術(shù)與該圖案化線路層電連接。
10.如權(quán)利要求6所述的封裝結(jié)構(gòu)，其中該圖案化線路層的該下表面與該封裝膠體的一底面實(shí)質(zhì)上齊平。
全文摘要
本發(fā)明公開一種封裝結(jié)構(gòu)的制作方法。提供一已形成有一種子層于其上的金屬基板。形成一圖案化線路層于種子層的一部分上。形成一第一圖案化干膜層于種子層的另一部分上。以第一圖案化干膜層為一電鍍掩膜，以電鍍一表面處理層于圖案化線路層上。移除第一圖案化干膜層。進(jìn)行一芯片接合制作工藝，以電連接一芯片至表面處理層上。形成一封裝膠體于金屬基板上。封裝膠體包覆芯片、表面處理層以及圖案化線路層。移除金屬基板及種子層，以暴露出封裝膠體的一底面與圖案化線路層的一下表面。
文檔編號(hào)H01L21/56GK102768960SQ201110158589
公開日2012年11月7日 申請(qǐng)日期2011年6月14日 優(yōu)先權(quán)日2011年5月3日
發(fā)明者孫世豪, 陳昌甫 申請(qǐng)人:旭德科技股份有限公司