專利名稱：集成電路裝置的反熔絲組件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路技術(shù)，且特別涉及適用于集成電路裝置的一種電子可編程反溶絲組件(electrical-programmable antifuse element)。
背景技術(shù)：
集成電路裝置通常在制造程序中形成了經(jīng)設(shè)定的內(nèi)部連結(jié)情形。然而，基于集成電路的高研發(fā)成本、長(zhǎng)制作時(shí)間及高制造機(jī)臺(tái)成本，使用者通常希望電路可在工廠中完成安裝或編程。這樣的電路稱為可編程電路(programmable circuits),且其通常包括可編程連接物(programmable links)。可編程連接物為在集成電路裝置已制作完成且經(jīng)過封裝之后，為使用者在經(jīng)選定的節(jié)點(diǎn)處崩潰或形成的導(dǎo)電內(nèi)連物，以啟動(dòng)或關(guān)閉各個(gè)經(jīng)選擇的電 子節(jié)點(diǎn)?？删幊踢B接物其中的一個(gè)類型為熔絲組件(fuse element)。在集成電路裝置內(nèi)的可編程連接物可通過燒斷在經(jīng)選定交叉點(diǎn)的此熔絲組件而形成斷路(open circuit)。經(jīng)燒斷及未經(jīng)燒斷的連接物則顯現(xiàn)出了使用者希望儲(chǔ)存于集成電路裝置內(nèi)的具有數(shù)個(gè)I與0所組成的數(shù)字位圖案的有意義數(shù)據(jù)。此外，可編程連接物其中的另一類型則為反熔絲組件(antifuse element),且其已經(jīng)應(yīng)用于集成電路裝置中。與熔絲組件內(nèi)的造成斷路的編程機(jī)制不同，在反熔絲組件內(nèi)的編程機(jī)制則是在其內(nèi)形成短路或相對(duì)低電阻值的連接物。如圖I所示，在US 5163180號(hào)美國(guó)專利中公開了一種已知的反熔絲10，其具有已知晶體管的結(jié)構(gòu)。此反熔絲10包括了具有第一導(dǎo)電形態(tài)的硅基板12、形成于硅基板12上的閘介電層14、形成于閘介電層14上的閘極16、具有第二導(dǎo)電形態(tài)之第一區(qū)域18與第二區(qū)域20、形成于閘極16邊緣的間隔物22與24、具有第二導(dǎo)電形態(tài)的第三區(qū)域26與第四區(qū)域28、形成于硅基板12上的絕緣區(qū)30、形成于絕緣區(qū)30內(nèi)并接觸第三區(qū)域26與第四區(qū)域28的接觸物32與34，以及形成于絕緣區(qū)30內(nèi)并接觸閘極16的接觸物36。在編程之前,反熔絲10為斷路(open circuit),其中位于娃基板12內(nèi)區(qū)域18、20、26與28與門極16間的電阻值高于I X IO9歐姆。當(dāng)閘極16為接地或處于例如相對(duì)于基板為約介于0-2伏特范圍的微正偏壓(slightly positive voltage)時(shí),通過在第四區(qū)域28處施加相較于基板為介于8-16伏特的編程電壓及使得第三區(qū)域26處于基板勢(shì)能(substratepotential)，如此可在介于第二區(qū)域20和/或第四區(qū)域28與閘極16之間形成低電阻細(xì)絲38。通過接地第三區(qū)域26、使得閘電極16處于例如2伏特的低電壓以及在第四區(qū)域28處施加約為12伏特的高電壓便可編程如圖I所示的反熔絲10。上述所有電壓的量測(cè)皆相對(duì)于娃基板12。在這些條件下,上述組件可被導(dǎo)引至驟回崩潰(snapback breakdown)。驟回崩潰為已知現(xiàn)象，其特征在于如圖I所示結(jié)構(gòu)通過開啟具有區(qū)域18與26做為其射極(emitter)、娃基板12做為基極(base)以及區(qū)域20與28做為集極(collector)的寄生NPN雙極晶體管。驟回崩潰的特征還在于通過在流進(jìn)區(qū)域20與28電流的增加及通過存在或接近于介于區(qū)域20與28及基板12之間接面處的高電場(chǎng)。高電流密度與高電場(chǎng)強(qiáng)度的結(jié)合經(jīng)由沖擊離子化(avalanche-impact ionization)而導(dǎo)致了電洞的產(chǎn)生以及這些電動(dòng)的后續(xù)加速情形。部份的帶能量的電洞(energetic holes或通稱熱電洞)則發(fā)射進(jìn)入至介電層14內(nèi)?？梢岳斫獾氖前l(fā)射進(jìn)入至例如二氧化硅之介電層內(nèi)會(huì)造成或加速介電崩潰程序(dielectric breakdown process)。在上述驟回崩潰狀態(tài)之下，如圖I的反熔絲10的介電層14將會(huì)在千分之一秒或者更短時(shí)間內(nèi)產(chǎn)生崩潰(breakdown)。在崩潰之后，經(jīng)由位于區(qū)域20和/或28之上的介電層14內(nèi)的破裂情形，接觸物36將會(huì)透過閘極16而電性連結(jié)于接觸物34。從而對(duì)反熔絲10進(jìn)行了編程。然而，如US5163180的美國(guó)專利所示的反熔絲10具有復(fù)雜的結(jié)構(gòu)且在硅基板12上占據(jù)了極大面積。此外，其需使用高電流密度與高電場(chǎng)強(qiáng)度以編程反熔絲10。隨著集成電路的尺寸與組件密度進(jìn)一步縮減，上述條件為不期望的
發(fā)明內(nèi)容
依據(jù)一實(shí)施例，本發(fā)明提供了一種集成電路裝置的反熔絲組件，包括導(dǎo)電區(qū)，位于半導(dǎo)體基板內(nèi)，該導(dǎo)電區(qū)沿第一方向延伸；介電層，位于該導(dǎo)電區(qū)之一部上；第一導(dǎo)電插拴，位于該介電層上；第二導(dǎo)電插拴，位于該導(dǎo)電區(qū)的另一部份上；一導(dǎo)電構(gòu)件，形成于該第一導(dǎo)電插拴之上，該第一導(dǎo)電構(gòu)件沿垂直于該第一方向之第二方向延伸；第二導(dǎo)電構(gòu)件，形成于該第二導(dǎo)電插拴之上，該第二導(dǎo)電構(gòu)件沿著該第二方向延伸，其中該第一導(dǎo)電構(gòu)件與該導(dǎo)電區(qū)相重疊且其間具有第一重疊區(qū)域，而該介電層與該導(dǎo)電區(qū)之間具有第二重疊區(qū)域，而該第一重疊區(qū)域與該第二重疊區(qū)域之間具有介于約
I.5 1-3 I 的比例。為讓本發(fā)明之上述目的、特征及優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳實(shí)施例，并配合所附的圖式，作詳細(xì)說明如下。


圖I為一剖面圖，顯示了一種習(xí)知反熔絲；圖2為一剖面圖，顯示了依據(jù)本發(fā)明的一實(shí)施例的一種集成電路裝置的反熔絲組件；圖3顯示了如圖2所示的反熔絲組件的上視圖；圖4顯示了沿圖3內(nèi)的線段4-4所示的反熔絲組件的剖面圖；圖5為一剖面情形，顯示了如圖2所示的反熔絲組件在經(jīng)編程后的情形。主要組件符號(hào)說明10 反熔絲； 12 硅基板；14 閘介電層；16 閘極；18 第一區(qū)域；20 第二區(qū)域；22、24 間隔物；26 第三區(qū)域；28 第四區(qū)域；30 絕緣區(qū)；32、34 接觸物；36 接觸物；
38 低電阻細(xì)絲；200 半導(dǎo)體基板；202 隔離結(jié)構(gòu)；204 導(dǎo)電區(qū)；206 介電層； 208 導(dǎo)電插拴；210 層間介電層；212 導(dǎo)電構(gòu)件；214 導(dǎo)電插拴；300 導(dǎo)電細(xì)絲；A、B 重疊區(qū)域。
具體實(shí)施例方式圖2為一剖面圖，顯示了依據(jù)本發(fā)明的一實(shí)施例的一種集成電路裝置的反熔絲組件，其包括了半導(dǎo)體基板200、形成于半導(dǎo)體基板200內(nèi)的導(dǎo)電區(qū)204、形成于半導(dǎo)體基板200上的一層間介電層210、形成于層間介電層210內(nèi)的導(dǎo)電插拴208及介電層206、形成于·層間介電層210內(nèi)的導(dǎo)電插拴214、以及形成于層間介電層210上的兩個(gè)導(dǎo)電構(gòu)件212，其分別覆蓋形成于層間介電層210內(nèi)的導(dǎo)電插拴208與導(dǎo)電插拴214。在一實(shí)施例中，半導(dǎo)體基板200例如為硅基板，其具有例如P型導(dǎo)電特性的導(dǎo)電特性例。在半導(dǎo)體基板200內(nèi)可形成例如淺溝槽隔離(STI)結(jié)構(gòu)的數(shù)個(gè)隔離結(jié)構(gòu)202 (參見圖3-4)，進(jìn)而限定出此導(dǎo)電區(qū)204。此導(dǎo)電區(qū)204可為例如具有與半導(dǎo)體基板200的第一導(dǎo)電特性不同的第二導(dǎo)電特性的區(qū)域，例如為具有摻雜濃度約為1E17-1E19原子/平方公分的N型摻雜區(qū)。在一實(shí)施例中，導(dǎo)電區(qū)204可做為用于組件的主動(dòng)區(qū)或用于集成電路的反熔絲。而導(dǎo)電插栓208與214形成于導(dǎo)電區(qū)204的不同部份之上,且其被層間介電層210所電性相隔離。如圖2所示的介電層206與導(dǎo)電插拴208可在制作屬于閘結(jié)構(gòu)的閘氧化物與閘電極時(shí)形成，而可接著形成層間介電層210以環(huán)繞此介電層206及此導(dǎo)電插拴208。如圖2所示的導(dǎo)電插拴214則可在形成導(dǎo)電接觸物時(shí)同時(shí)形成，且其可在層間介層物210形成后才形成。介電層206可包括氧化硅且具有約為2-3奈米的厚度。導(dǎo)電插拴208可包括經(jīng)摻雜多晶硅，且具有約為150-200奈米的厚度。導(dǎo)電插拴214可包括經(jīng)N型摻雜的硅材料或者鎢，且具有約為50-200奈米的厚度。層間介電層210可包括硼硅玻璃(BSG)、磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)。形成于層間介電層210上的導(dǎo)電構(gòu)件212則可為例如最低層的導(dǎo)線，且其具有約為10-50奈米的厚度，且其可包括鎢。圖3顯示了如圖2所示的反熔絲組件的上視圖。如圖3所示,導(dǎo)電區(qū)204具有條狀物形態(tài)，其沿著如圖3內(nèi)所示的Y方向之第一方向延伸于半導(dǎo)體基板200之上。而這些導(dǎo)電構(gòu)件212也具有條狀物形態(tài)，其沿著如圖3內(nèi)的X方向的第二方向延伸于層間介電層210之上。因此，這些導(dǎo)電構(gòu)件212之一分別與導(dǎo)電區(qū)204相交錯(cuò)，進(jìn)而在其間形成有重疊區(qū)域A。此外，由于導(dǎo)電插拴208形成在導(dǎo)電區(qū)204的一部份上，而介電層206形成在導(dǎo)電插拴208與導(dǎo)電區(qū)204之間，因此在介電層206與導(dǎo)電區(qū)204之間形成有重疊區(qū)域B。在一實(shí)施例中，基于編程如圖2所示的反熔絲組件的目的，重疊區(qū)域A與重疊區(qū)域B之間具有約為1.5 : 1-3 : I的比例。圖4顯示了沿圖3內(nèi)的線段4-4所示的反熔絲組件的剖面圖。在圖4中，僅顯示了形成于半導(dǎo)體基板200上的導(dǎo)電插拴208與介電層206。此外，在通過形成于半導(dǎo)體基板200內(nèi)的兩相鄰隔離結(jié)構(gòu)202所限定形成的導(dǎo)電區(qū)204之上形成導(dǎo)電插拴208及介電層206。圖5為一剖面圖，顯示了如圖2所示的反熔絲組件在編程后的情形。如圖2所示的反熔絲組件在編程時(shí)(圖中未示出)，將在位于導(dǎo)電插拴208上的導(dǎo)電構(gòu)件212處施加約為4-6伏特的編程電壓，以及在位于導(dǎo)電插拴214上的導(dǎo)電構(gòu)件212處維持接地或使其處于基底勢(shì)能(substrate potential)。因此,通過導(dǎo)電插栓208的材料的電致變遷現(xiàn)象而在介電層206內(nèi)形成了一個(gè)或多個(gè)導(dǎo)電細(xì)絲300，進(jìn)而使得集成電路裝置內(nèi)的斷路情形變成短路(short)情形。因此形成在導(dǎo)電插拴208上的導(dǎo)電構(gòu)件212便可通過導(dǎo)電插拴208及形成于介電層206內(nèi)的導(dǎo)電細(xì)絲300而電性連結(jié)于導(dǎo)電區(qū)204，進(jìn)而改變了使用者所欲儲(chǔ)存在集成電路裝置內(nèi)的具有數(shù)個(gè)I與O所組成的數(shù)字位圖案的有意義數(shù)據(jù)。在如圖2-4所示的反熔絲組件中，已降低了施加在形成于導(dǎo)電插拴208上的導(dǎo)電構(gòu)件212處的編程電壓，且上述編程電壓相較于如圖I所示的晶體管型反熔絲組件的編程電壓而言為相對(duì)較低的。此外，如圖2-4所示的反熔絲組件具有較簡(jiǎn)化的形態(tài)，且其相較于如圖I所示的晶體管型反熔絲組件而言在半導(dǎo)體基板200上占據(jù)的面積較少。因此，隨著集成電路尺寸的持續(xù)減少，如圖2-4所示的反熔絲組件將為較期望的反熔絲組件。雖然本發(fā)明已公開了上述較佳實(shí)施例，但本發(fā)明并不限于此，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，在不脫離本發(fā)明精神和范圍的情況下，對(duì)本發(fā)明可作更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求書所界定的范圍為準(zhǔn)。權(quán)利要求
1.一種集成電路裝置的反熔絲組件，包括 導(dǎo)電區(qū)，位于半導(dǎo)體基板內(nèi)，所述導(dǎo)電區(qū)沿第一方向延伸； 介電層，位于所述導(dǎo)電區(qū)的一部份上； 第一導(dǎo)電插拴，位于所述介電層上； 第二導(dǎo)電插拴，位于所述導(dǎo)電區(qū)的另一部份上； 第一導(dǎo)電構(gòu)件，形成于所述第一導(dǎo)電插拴之上，所述第一導(dǎo)電構(gòu)件沿垂直于所述第一方向的第二方向延伸； 第二導(dǎo)電構(gòu)件，形成于所述第二導(dǎo)電插拴之上，所述第二導(dǎo)電構(gòu)件沿著所述第二方向延伸，其中所述第一導(dǎo)電構(gòu)件與所述導(dǎo)電區(qū)相重疊且其間具有第一重疊區(qū)域，而所述介電層與所述導(dǎo)電區(qū)之間具有第二重疊區(qū)域，而所述第一重疊區(qū)域與所述第二重疊區(qū)域之間具有介于約I. 5 1-3 I的比例。
2.根據(jù)權(quán)利要求I所述的集成電路裝置的反熔絲組件，其中所述半導(dǎo)體基板為P型硅基板，而所述導(dǎo)電區(qū)摻雜有濃度約為1E17-1E19原子/平方公分的N型摻質(zhì)。
3.根據(jù)權(quán)利要求I或2所述的集成電路裝置的反熔絲組件，其中所述第一導(dǎo)電插拴包括經(jīng)摻雜多晶硅。
4.根據(jù)權(quán)利要求I或2所述的集成電路裝置的反熔絲組件，其中所述第一導(dǎo)電構(gòu)件與所述第二導(dǎo)電構(gòu)件包括鎢。
5.根據(jù)權(quán)利要求I或2所述的集成電路裝置的反熔絲組件，其中所述第一導(dǎo)電構(gòu)件與所述第二導(dǎo)電構(gòu)件為形成于所述半導(dǎo)體基板上的最低層導(dǎo)線。
6.根據(jù)權(quán)利要求I或2所述的集成電路裝置的反熔絲組件，其中所述介電層包括氧化硅。
7.根據(jù)權(quán)利要求I或2所述的集成電路裝置的反熔絲組件，其中所述介電層具有2-3奈米的厚度。
8.根據(jù)權(quán)利要求I或2所述的集成電路裝置的反熔絲組件，還包括形成于所述半導(dǎo)體基板之內(nèi)的多個(gè)隔離結(jié)構(gòu)以限定出所述導(dǎo)電區(qū)。
9.根據(jù)權(quán)利要求8所述的集成電路裝置的反熔絲組件，其中所述多個(gè)隔離結(jié)構(gòu)為淺溝槽隔離結(jié)構(gòu)。
10.根據(jù)權(quán)利要求1、2或9中任意一項(xiàng)所述的集成電路裝置的反熔絲組件，其中所述介電層與所述第一導(dǎo)電插栓具有位于所述半導(dǎo)體基板上的相同表面區(qū)域。
全文摘要
一種集成電路裝置的反熔絲組件，包括導(dǎo)電區(qū)，位于半導(dǎo)體基板內(nèi)，該導(dǎo)電區(qū)沿第一方向延伸；介電層，位于該導(dǎo)電區(qū)的一部份上；第一導(dǎo)電插拴，位于該介電層上；第二導(dǎo)電插拴，位于該導(dǎo)電區(qū)的另一部份上；第一導(dǎo)電構(gòu)件，形成于該第一導(dǎo)電插拴之上，該第一導(dǎo)電構(gòu)件沿垂直于該第一方向的第二方向延伸；第二導(dǎo)電構(gòu)件，形成于該第二導(dǎo)電插拴之上，該第二導(dǎo)電構(gòu)件沿著該第二方向延伸，其中該第一導(dǎo)電構(gòu)件與該導(dǎo)電區(qū)相重疊且其間具有第一重疊區(qū)域，而該介電層與該導(dǎo)電區(qū)之間具有第二重疊區(qū)域，而該第一重疊區(qū)域與該第二重疊區(qū)域之間具有介于約1.5∶1-3∶1的比例。
文檔編號(hào)H01L23/525GK102760719SQ201110154229
公開日2012年10月31日 申請(qǐng)日期2011年6月2日 優(yōu)先權(quán)日2011年4月28日
發(fā)明者何家銘, 劉獻(xiàn)文, 陳逸男 申請(qǐng)人:南亞科技股份有限公司