專利名稱：工作在多級電壓上帶有保護(hù)電路的i/o緩沖器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路中的I/O緩沖器，特別是一種能工作在多級電壓上的I/O緩沖器。
(2)背景技術(shù)集成電路的發(fā)展趨勢是降低成本、減少功耗和提高性能。成本降低主要方式是把產(chǎn)品移植到越來越小的體積之中，減小沖模尺寸和提高產(chǎn)量。器件幾何尺寸的不斷縮小要求工作電壓也同樣要降低。集成電路的工作電壓已經(jīng)從5伏特、3.3伏特、1.8伏特降到現(xiàn)在的1.3伏特。其結(jié)果是--系統(tǒng)要能在混合電壓下工作。換句話說，一個集成電路必須能夠和其它工作在不同電壓的集成電路接口。然而，這就意味著其中接口電路，通常是I/O緩沖器，必須能工作在1.3伏特到5伏特的多級電壓范圍。
隨著器件尺寸的縮小，晶體管長度和門電路的氧化物材料厚度現(xiàn)在已經(jīng)是非常小了。這適合于低電壓的應(yīng)用環(huán)境。然而，當(dāng)把這種器件用于高電壓環(huán)境時，就會產(chǎn)生不期望的高壓，造成晶體管的毀壞。
另外，現(xiàn)在許多集成電路的應(yīng)用環(huán)境要考慮到功耗。所以，I/O電路不但要避免高壓的損壞，其功耗還要盡量的低。
(3)發(fā)明內(nèi)容本發(fā)明的目的是提供一種可避免高壓損壞和降低功耗的適于工作在多級電壓上的帶有保護(hù)電路的輸入輸出(I/O)緩沖器。
為實現(xiàn)上述目的，本發(fā)明提供一種由輸出使能信號控制和用于輸出輸入信號的輸出緩沖器，其特點是，包括一個輸出部分，含有一個P溝道金屬氧化物半導(dǎo)體輸出晶體管和兩個N溝道金屬氧化物半導(dǎo)體輸出晶體管，相互串聯(lián)在高壓門限和低壓門限之間，輸出部分并有一個輸出端在P溝道金屬氧化物半導(dǎo)體輸出晶體管和N溝道金屬氧化物半導(dǎo)體輸出晶體管之間，輸出端輸出一個PADI信號；一個保護(hù)電路，提供一個PGO信號給所述P溝道金屬氧化物半導(dǎo)體輸出晶體管的柵極，保護(hù)電路有一個輸入PGI信號，當(dāng)輸出使能信號和緩存器的輸入信號都為高時，PGI為低；保護(hù)電路還包括a)一個傳輸門，接收PGI信號和選擇地輸出PGO信號。
b)第一控制部分，激活所述的傳輸門，在輸出使能為高時，使得PGI信號能通過傳輸門，到PGO信號上。
c)一個短路P溝道金屬氧化物半導(dǎo)體晶體管，連接在輸出端和P溝道金屬氧化物半導(dǎo)體輸出晶體管的柵極之間，如果輸出端電壓高于高壓門限，此短路P溝道金屬氧化物半導(dǎo)體晶體管導(dǎo)通。
為更清楚理解本發(fā)明的目的、特點和優(yōu)點，下面將結(jié)合附圖對本發(fā)明的較佳實施例進(jìn)行詳細(xì)說明。
(4)


圖1是本發(fā)明的I/O緩沖器的原理圖。
圖2是一個詳細(xì)原理圖，為圖1中電路的一部分。
(5)具體實施方式
下面具體說明本發(fā)明各個部分。下述文字為理解和描述本發(fā)明的實施提供了足夠的細(xì)節(jié)，當(dāng)然，一個熟練的同行不需要這些細(xì)節(jié)就可以明白本發(fā)明。在另外一些情況下，在描述本發(fā)明的各部分實施時，為避免不必要的喧賓奪主，我們使用了一些眾所周知的結(jié)構(gòu)和函數(shù)，而沒有去詳細(xì)地展示和描述它們。為了理解和方便，在描述任一處實施方式中，相同的引用序號和縮略詞指定了同一的元件或行為。
在這里描述的電路提供的I/O緩沖器能夠使用不同的供電電壓，特別是I/O緩沖器必須能達(dá)到與一個薄氧化物制造的晶體管門接口時，在5、3.3、1.8和1.3伏特工作電壓的限制下所需的可靠性。
圖1所示一個I/O緩沖器電路101，其主要用于輸出信號并包含一個輸出部分103。輸出部分103有一個P溝道金屬氧化物半導(dǎo)體(PMOS)晶體管113串接在供電電壓Vddx上，兩個N溝道金屬氧化物半導(dǎo)體(NMOS)晶體管115a和115b將PMOS晶體管113和地電壓Vssx串接起來。PMOS晶體管113和NMOS晶體管115a之間的節(jié)點為輸出端，注意NMOS晶體管115a是輸出端在高電壓情形下為提供電壓保護(hù)而設(shè)的。
標(biāo)志為Vssx和Vddx是所謂輸出端需要的″外部″電壓。例如，緩沖器電路101的輸入部分是工作在1.5或1.8伏特作為″Vdd″或高的；而緩沖器電路101要求去驅(qū)動一個3.3或5.0伏特輸出端信號，也就是Vddx，各種電平的″外部″高電壓信號都可以放在輸出端上。
I/O輸出電路101還包含一個保護(hù)電路105、一個與非門107、一個或非門109、一個反相器111和兩個電平轉(zhuǎn)換器117和119。兩個輸入信號提供給緩沖器電路101輸入信號(標(biāo)記為A)和一個輸出使能信號(標(biāo)記為OE)。信號A是緩沖器電路101要輸出的信號。在一實施例中，信號A為高時電壓可以取1.5或1.8伏特。OE信號指示緩沖器電路101必須作出響應(yīng)去處理信號A。第三個信號OEN是從OE信號得到的，即簡單的取反。
信號A和OE的反相信號(通過反相器111)作為或非門109的輸入?；蚍情T109僅當(dāng)信號A為低且OE為高(OEN為低)時，輸出一個″高″或″1 ″。其他情況下或非門109總是輸出″低″或″0″。其他等價的、有相同邏輯功能的電路也可以在此處使用。
或非門109的輸出送到電平轉(zhuǎn)換器119，電平轉(zhuǎn)換器能夠把一個高的信號A從標(biāo)稱的A點″高″電平上抬到標(biāo)稱的外部″高″電平。例如，如果一個A信號為″高″即1.5伏特，電平轉(zhuǎn)換器將輸出電壓抬到到3.3或5.0伏特，取決于特定的應(yīng)用環(huán)境。因為電平轉(zhuǎn)換器119的輸出為NMOS晶體管115柵極提供了柵極控制信號，從而當(dāng)信號A為低且OE信號為高時，緩沖器電路101的輸出為低。
與非門107的輸入信號為信號A和OE，僅當(dāng)信號A為高且OE信號也為高時其輸出為低。其他情況下，與非門107的輸出均為高。這個與非門的輸出信號送到電平轉(zhuǎn)換器117，同樣的其電平也被上抬到″外部″高電壓。其他的等價電路也可以在此處使用，只要能完成相同的邏輯功能。電平轉(zhuǎn)換器117的輸出作為保護(hù)電路115的輸入(命名為PGI)。
保護(hù)電路105還用到了輸入信號OE和OEN。低壓門限Vddx和高壓門限Vssx也要輸入給保護(hù)電路105。另外，輸出部分103的輸出端也作為保護(hù)電路105的輸入PADI信號。
圖2給出了保護(hù)電路105的詳細(xì)說明，它實際上是由一些PMOS、NMOS晶體管按照一定的方式排列組合而成的。為描述的簡化起見，我們把特定的單個或幾個晶體管根據(jù)它們的功能劃分成若干組。
例如，PMOS晶體管M28連接到M1和M29之間連接的節(jié)點X處，注意M28是作為一個電容器，起到濾波器的作用，對M1和M29之間的信號進(jìn)行高頻濾波，來消除短時脈沖信號的影響。對保護(hù)電路105來說，晶體管M28不是嚴(yán)格必需的，然而它提供了有利的濾波作用。
晶體管N0和P0組成一個傳輸門201，傳輸門201控制信號PGO是否等于信號PGI。注意傳輸門201中NMOS N0和PMOS P0是一個″面對面″的并行結(jié)構(gòu)。這是在保護(hù)和調(diào)整從共源極到共漏極的電壓時常用的技術(shù)。僅當(dāng)晶體管P0被打開時，傳輸門201才容許PGO跟隨PGI變化。假設(shè)PGI為高，如果P0關(guān)閉，即使晶體管N0為開，PGO也不會隨PGI變化，因為通過N0上的電勢差等于它的閾值電壓。在一些實施例中，這個閾值電壓為0.7或0.45伏特。如果晶體管P0導(dǎo)通，通過P0的電勢差將消失，PGO電壓就會充分接近于PGI。
如圖2所示，門P0是受節(jié)點X的電壓所控制的。節(jié)點X的電壓的變化很大部分是由控制部分203所決定的，控制部分203由晶體管M29和M30組成。晶體管M29的柵極連接到Vddx，因此晶體管M29一直是導(dǎo)通的。而晶體管M30由OE信號控制，在緩沖器電路101工作時OE正常為高，從而節(jié)點X將保持在Vssx，即通常應(yīng)用中的地電位。相應(yīng)的晶體管P0(或傳輸門201)將被導(dǎo)通，允許PGI″導(dǎo)通到″PGO。注意控制部分203還有晶體管M29，它不是多余的。它的作用是保護(hù)控制部分203，避免在節(jié)點X和Vssx之間有一個大的電勢差時擊穿單個晶體管的氧化物門，特別是先進(jìn)工藝制造的超薄氧化物門。
第二個控制部分205包含晶體管N1和N2。除了晶體管N1由OEN信號控制之外，它和前面的控制部分203是一樣的。當(dāng)OEN信號為高(即OE信號為低)時，節(jié)點X上的電壓將會從Vssx變?yōu)镻ADI的電壓值。
為進(jìn)一步來解釋緩沖器101，我們考察特定的信號組合情形。首先，假設(shè)信號A為低且OE為高。如前所述，這將引起輸出部分103的NMOS晶體管115導(dǎo)通，輸出端保持在Vssx。另外，從與非門107來的信號PGI為高，而且OE為高，控制部分203的兩個晶體管全都被打開。結(jié)果會激活傳輸門201中的晶體管P0，允許信號PGO跟隨PGI變化。換句話說，PGO也為高，又將輸出部分103中的晶體管113關(guān)閉，確保輸出端保持在Vssx。在上述情形下，一個低的信號A被緩沖器電路101緩沖到輸出端，也輸出一個低信號。
接下來，假設(shè)信號A和信號OE都為高。輸出部分103中的NMOS晶體管115將被關(guān)閉。從與非門107過來的信號PGI為低。由于信號OE為高，控制部分203的晶體管全部導(dǎo)通，使得節(jié)點X電平為Vssx。結(jié)果會激活傳輸門201中的晶體管P0，允許信號PGO跟隨PGI變化。換句話說，PGO為低，將輸出部分103中的晶體管113打開，輸出端保持在Vddx。在上述情形下，一個高的信號A被緩沖器電路101緩沖到輸出端，也輸出一個高信號。
再接著假設(shè)信號A和信號OE都為低，輸出部分103中的NMOS晶體管115將被關(guān)閉。從與非門107過來的信號PGI為高。由于信號OE為低，控制部分205的晶體管全部導(dǎo)通，使得信號PADI控制了P0的柵極(低于一個閾值電壓)。結(jié)果節(jié)點X電壓會稍稍低于PGI，引起P0導(dǎo)通，PGO電壓和PDI相同(高)。參見圖1，這將關(guān)閉PMOS 113以防止泄漏電流。即使PADI比Vddx高出一個閾值電壓，即P0不再導(dǎo)通，晶體管M2導(dǎo)通，允許PGO跟隨PADI的電壓。這仍將使得PMOS 113關(guān)閉。
最后，假設(shè)信號A為高而信號OE為低，輸出部分103中的NMOS晶體管115將被關(guān)閉，從與非門107過來的信號PGI為高。因為信號OE為低，控制部分205中的晶體管全部導(dǎo)通，使得信號PADI控制了P0的柵極(低一個閾值電壓)。結(jié)果節(jié)點X電壓會稍稍低于PGI，引起P0導(dǎo)通，PGO電壓和PDI相同(高)。參見圖1，這將關(guān)閉PMOS 113以防止泄漏電流。即使PADI比Vddx高出一個閾值電壓，即P0不再導(dǎo)通，晶體管M2導(dǎo)通，允許PGO跟隨PADI的電壓。這仍將使得PMOS 113關(guān)閉。
我們能觀察到，控制部分203和205不僅確保信號A能被正確地緩沖到輸出端，還提供了一個很好的電壓電平保護(hù)作用。晶體管M29和N2為晶體管M30和N1提供了過壓保護(hù)。晶體管115a也防止晶體管11b在過壓情形下的毀壞。
不僅如此，晶體管M1和M2的工作方式使得信號在PADI上(即輸出端)既不損壞電路，又不造成不必要的功率消耗。如果PADI上的電壓高過Vddx，也就是PADI電壓相對較高，這將引起晶體管M2的導(dǎo)通和PDO與PADI的電壓足夠接近。PGO為高，將關(guān)閉晶體管113來防止任何的電流流過，沒有電流就沒有功率消耗。
簡而言之，PGO等于或高于PADI可以避免電流泄漏，這是個關(guān)健所在，可從圖1看出。如果PGO低于PADI(輸出端)，PMOS晶體管113導(dǎo)通，引起不期望的電流出現(xiàn)。
綜上所述，我們給出了一個詳細(xì)的關(guān)于本發(fā)明實施方法的描述。但是，在不違背從本發(fā)明的精神和在本發(fā)明的范圍內(nèi)，還可以有各種各樣的變化形式。因此，本發(fā)明并不僅限于所述實施例，其保護(hù)范圍是由所附權(quán)利要求所限定。
權(quán)利要求
1.一種由輸出使能信號控制和用于輸出輸入信號的輸出緩沖器，其特征在于，包括一個輸出部分，含有一個P溝道金屬氧化物半導(dǎo)體輸出晶體管和兩個N溝道金屬氧化物半導(dǎo)體輸出晶體管，相互串聯(lián)在高壓門限和低壓門限之間，輸出部分并有一個輸出端在P溝道金屬氧化物半導(dǎo)體輸出晶體管和N溝道金屬氧化物半導(dǎo)體輸出晶體管之間，輸出端輸出一個PADI信號；一個保護(hù)電路，提供一個PGO信號給所述P溝道金屬氧化物半導(dǎo)體輸出晶體管的柵極，保護(hù)電路有一個輸入PGI信號，當(dāng)輸出使能信號和緩存器的輸入信號都為高時，PGI為低；保護(hù)電路還包括a)一個傳輸門，接收PGI信號和選擇地輸出PGO信號。b)第一控制部分，激活所述的傳輸門，在輸出使能為高時，使得PGI信號能通過傳輸門，到PGO信號上。c)一個短路P溝道金屬氧化物半導(dǎo)體晶體管，連接在輸出端和P溝道金屬氧化物半導(dǎo)體輸出晶體管的柵極之間，如果輸出端電壓高于高壓門限，此短路P溝道金屬氧化物半導(dǎo)體晶體管導(dǎo)通。
2.如權(quán)利要求1所述的輸出緩存器，其特征在于，輸出部分還包括一個保護(hù)N溝道金屬氧化物半導(dǎo)體晶體管，處在P溝道金屬氧化物半導(dǎo)體輸出晶體管和N溝道金屬氧化物半導(dǎo)體輸出晶體管之間。
3.如權(quán)利要求1所述的輸出緩沖器，其特征在于，還包含一個與非門和一個或非門，與非門的輸出為PGI信號，輸入是輸出使能信號和輸入信號，或非門的輸出去控制N溝道金屬氧化物半導(dǎo)體輸出晶體管，其輸入為輸出使能信號的反相和輸入信號。
4.如權(quán)利要求3所述的輸出緩存器，其特征在于，還有兩個電平搬移器；第一個把與非門的信號輸出電壓上抬，第二個則把或非門的信號輸出電壓上抬。
5.如權(quán)利要求1所述的輸出緩存器，其特征在于，所述的傳輸門包含一個P溝道金屬氧化物半導(dǎo)體傳輸門和一個N溝道金屬氧化物半導(dǎo)體傳輸門，兩者為并列組合。
6.如權(quán)利要求1所述的輸出緩沖器，其特征在于，還包含一個第二控制部分，當(dāng)輸出使能信號為低時，將使傳輸門不動作。
7.如權(quán)利要求1所述的輸出緩沖器，其特征在于，還包含一個濾波晶體管，連接在第一控制部分的輸出上。
8.一種通過一個輸出緩沖器將輸入信號輸出的方法是提供一個輸出使能信號給輸出緩沖器，所述輸出緩沖器包含a)一個輸出部分，包括一個P溝道金屬氧化物半導(dǎo)體輸出晶體管和兩個N溝道金屬氧化物半導(dǎo)體輸出晶體管，兩者串聯(lián)在高壓門限和低壓門限之間，輸出部分還有一個處于P溝道金屬氧化物半導(dǎo)體輸出晶體管和N溝道金屬氧化物半導(dǎo)體輸出晶體管之間的輸出端，傳送PAIDI信號；b)一個保護(hù)電路，其輸出一個PGO信號給P溝道金屬氧化物半導(dǎo)體輸出晶體管的柵極，其輸入信號為PGI；當(dāng)輸入信號和輸出使能信號都為高時，產(chǎn)生一個低的PGI信號；而輸入和使能信號中任一個為低時，產(chǎn)生的PGI信號都為高；當(dāng)輸出使能為高時，保護(hù)電路把PGI信號傳輸?shù)絇GO，去控制P溝道金屬氧化物半導(dǎo)體輸出晶體管的柵極；如果輸出端的電壓高于高壓門限，保護(hù)電路則把PADI信號傳輸?shù)絇溝道金屬氧化物半導(dǎo)體輸出晶體管的柵極；僅當(dāng)輸出使能為高且輸入信號為低時，N溝道金屬氧化物半導(dǎo)體輸出晶體管才導(dǎo)通。
全文摘要
本發(fā)明是一個帶有保護(hù)電路的輸入輸出(I/O)緩沖器，它能夠承受多級的工作電壓，并且泄漏電流很小甚至沒有。其輸出部分由一個P溝道金屬氧化物半導(dǎo)體(PMOS)晶體管和兩個N溝道金屬氧化物半導(dǎo)體(NMOS)晶體管串聯(lián)組成，這個P溝道金屬氧化物半導(dǎo)體(PMOS)晶體管受一個保護(hù)電路控制，用來防泄漏電流的產(chǎn)生。
文檔編號H03K19/003GK1444336SQ0312028
公開日2003年9月24日 申請日期2003年3月10日 優(yōu)先權(quán)日2002年3月8日
發(fā)明者范仁永, 肖照華 申請人:展訊通信(上海)有限公司