專利名稱：深槽高壓終端結構的制作方法以及高壓半導體器件的制作方法
技術領域：
本發(fā)明涉及半導體制造技術領域，具體來說，本發(fā)明涉及一種截斷型深槽高壓終端結構的制作方法以及一種具有該截斷型深槽高壓終端結構的高壓半導體器件。
背景技術：
高壓半導體器件為了實現(xiàn)很高的擊穿電壓，必須使用終端結構(Termination Structure)來減小器件的表面電場，使擊穿電壓盡可能地接近平面結。一般來說，終端結構大致可以分為延伸型和截斷型兩大類。圖1為現(xiàn)有技術中一個延伸型的終端結構的剖面結構示意圖。如圖所示，例如在P 型襯底上形成有主結(位于圖中左側)，而延伸型終端結構具體來說是在主結的邊緣處(此處耗盡區(qū)的輪廓通常是彎曲的，電力線比較密集)設置一些延伸結構(圖中為兩個，均位于主結右側)。這些延伸結構實際上起到將主結耗盡區(qū)向外展寬的作用，將電力線比較密集 (如圖中箭頭所示)的耗盡區(qū)輪廓延伸到右側那個終端結構的外側邊緣處。這樣，位于半導體器件下方的耗盡區(qū)的輪廓基本呈平直線狀，電力線在此處也比較均勻，從而能降低器件表面處的電場強度，提高擊穿電壓。這類終端結構通常用于類似于CMOS的平面工藝，如場板、場限環(huán)等。圖2為現(xiàn)有技術中一個截斷型的終端結構的剖面結構示意圖。如圖所示，線J1上方或J2下方均為P+摻雜區(qū)域，線J1和J2之間為N摻雜區(qū)域。虛線1和3之間的區(qū)域為由線J1分開的PN結的耗盡區(qū)的邊緣；虛線2和4之間的區(qū)域為由線J2分開的PN結的耗盡區(qū)的邊緣。如圖2左側及左上側所示，該PN結的耗盡區(qū)的邊緣出現(xiàn)彎曲的部分被物理截斷， 此處電力線比較密集(如圖中箭頭所示)，其具體手段可以采用濕法腐蝕曲面槽、劃片及引線焊接后的邊緣腐蝕、圓片的邊緣磨角、干法刻蝕深槽等。即截斷型的終端結構將PN結邊緣截斷并利用截斷的形貌影響器件表面電場分布，再結合良好的表面鈍化工藝實現(xiàn)表面擊穿的改善。這類終端結構通常適用于臺面或刻槽工藝。但是，上述現(xiàn)有技術分別還存在如下缺陷延伸型終端結構無法實現(xiàn)較高的擊穿電壓，并且其需要占據(jù)大量的芯片面積，造成芯片利用率不高，增加了生產成本；而截斷型終端結構與通用的集成電路工藝不太兼容， 生產成本太高。

發(fā)明內容
本發(fā)明所要解決的技術問題是提供一種截斷型深槽高壓終端結構以及一種具有該截斷型深槽高壓終端結構的高壓半導體器件，減小所占用的芯片面積并與通用的集成電路工藝相兼容。為解決上述技術問題，本發(fā)明提供一種深槽高壓終端結構的制作方法，包括步驟提供半導體襯底，其上依次形成有高壓半導體器件、覆蓋所述高壓半導體器件的氧化層以及圖形化的互連線；依次刻蝕所述氧化層和半導體襯底，在所述高壓半導體器件兩側分別形成深槽， 所述深槽刻蝕掉一部分阱區(qū)并延伸至所述半導體襯底中；在所述氧化層表面涂覆阻擋材料，所述深槽也會被同步填滿；在所述高壓半導體器件的引線孔的位置刻蝕所述阻擋材料，露出底部的互連線?？蛇x地，所述半導體襯底為N型硅襯底，所述阱區(qū)為P阱?？蛇x地，所述氧化層采用干法刻蝕法去除，刻蝕氣體包括CF4。可選地，所述N型硅襯底采用深反應離子刻蝕法去除，刻蝕氣體包括CF4、SF6和02。可選地，所述高壓半導體器件為VDMOS或者IGBT?？蛇x地，所述阻擋材料為聚酰亞胺。相應地，本發(fā)明還提供一種高壓半導體器件，形成于半導體襯底上，高壓半導體器件高壓半導體器件包括位于所述半導體襯底上的柵極；分別位于所述柵極兩側的器件阱區(qū)；覆蓋所述半導體襯底和柵極的氧化層，其上布有圖形化的互連線；分別位于所述器件阱區(qū)兩側的深槽，所述深槽刻蝕一部分阱區(qū)并延伸至所述半導體襯底中；涂覆所述氧化層和填充所述深槽的阻擋材料，其中所述器件引線孔位置處的阻擋材料被去除并露出所述互連線?？蛇x地，所述半導體襯底為N型硅襯底，所述阱區(qū)為P阱?？蛇x地，所述N型硅襯底采用深反應離子刻蝕法刻蝕，刻蝕氣體包括CF4、SF6和02。可選地，所述高壓半導體器件為VDMOS或者IGBT?？蛇x地，所述阻擋材料為聚酰亞胺。與現(xiàn)有技術相比，本發(fā)明具有以下優(yōu)點本發(fā)明在高壓半導體器件的兩側刻蝕出深槽，當器件受到高壓偏置時，其阱區(qū)的耗盡層在橫向方向被填滿阻擋材料的深槽阻擋，故只能縱向延伸。由此，器件下方的電勢等位線基本上沒有彎曲，電力線比較均勻，擊穿電壓接近于平面結，避免了電力線密集處電壓易擊穿的問題。本發(fā)明可以顯著減小終端結構的芯片面積，減少生產成本，并且與通用集成電路工藝相兼容，提高了可靠性。


本發(fā)明的上述的以及其他的特征、性質和優(yōu)勢將通過下面結合附圖和實施例的描述而變得更加明顯，其中圖1為現(xiàn)有技術中一個延伸型的終端結構的剖面結構示意圖；圖2為現(xiàn)有技術中一個截斷型的終端結構的剖面結構示意圖；圖3為本發(fā)明一個實施例的截斷型深槽高壓終端結構的制作方法的流程示意圖；圖4至圖7為本發(fā)明一個實施例的截斷型深槽高壓終端結構的制作過程的剖面結構示意圖。
具體實施例方式下面結合具體實施例和附圖對本發(fā)明作進一步說明，但不應以此限制本發(fā)明的保護范圍。圖3為本發(fā)明一個實施例的截斷型深槽高壓終端結構的制作方法的流程示意圖。 如圖所示，該制作方法可以包括執(zhí)行步驟S301，提供半導體襯底，其上依次形成有高壓半導體器件、覆蓋高壓半導體器件的氧化層以及圖形化的互連線；執(zhí)行步驟S302，依次刻蝕氧化層和半導體襯底，在高壓半導體器件兩側分別形成深槽，深槽刻蝕掉一部分阱區(qū)并延伸至半導體襯底中；執(zhí)行步驟S303，在氧化層表面涂覆阻擋材料，深槽也會被同步填滿；執(zhí)行步驟S304，在高壓半導體器件的引線孔的位置刻蝕阻擋材料，露出底部的互連線。圖4至圖7為本發(fā)明一個實施例的截斷型深槽高壓終端結構的制作過程的剖面結構示意圖。下面結合上述附圖對本實施例的截斷型深槽高壓終端結構400的制作過程進行詳細描述。首先如圖4所示，提供半導體襯底402，其上依次形成有高壓半導體器件401、覆蓋高壓半導體器件401的氧化層404以及圖形化的互連線405。在本實施例中，半導體襯底402可以為N型硅襯底，那么此時多晶硅柵極406兩側的阱區(qū)403即為P阱。當然，如果根據(jù)實際應用情況，半導體襯底402需要采用P型硅襯底的話，那么此時多晶硅柵極406兩側的阱區(qū)403即為N阱。該高壓半導體器件401根據(jù)高壓半導體工藝可以為VDMOS或者IGBT，其上部的互連線405則可以為鋁線或者銅線。其次如圖5所示，在晶圓表面旋涂光刻膠407，曝光后顯影，在晶圓上露出刻蝕位置。然后以光刻膠407為掩模層，分兩步進行依次刻蝕氧化層404和N型硅襯底402，其中氧化層404可以采用干法刻蝕法來刻蝕去除，其刻蝕氣體可以包括CF4 ；而N型硅襯底402 則可以采用深反應離子刻蝕法(DRIE)來刻蝕去除，其刻蝕氣體可以包括CF4、SFf^n 02。等整個刻蝕過程完畢之后，在高壓半導體器件401兩側分別形成有深槽408、409， 其中在深槽408、409的形成過程中還會刻蝕掉左右兩個阱區(qū)403的一部分，這是因為兩個阱區(qū)403下方的電勢等位線基本都會彎曲，電力線比較密集而不均勻。該深槽408、409應該具有比阱區(qū)403更深的深度，并延伸至半導體襯底402中。接著如圖6所示，用本領域技術人員公知的灰化法去除覆蓋在氧化層404表面的光刻膠407，并作相應的清洗。之后需要在氧化層404表面涂覆阻擋材料410，例如聚酰亞胺(Polyimide)，在此步驟中深槽408、409也會被阻擋材料410同步填滿，不留下空隙。最后如圖7所示，在高壓半導體器件401的引線孔411的位置刻蝕阻擋材料410， 露出引線孔411的底部的互連線405。在本實施例中，可以繼續(xù)采用光刻膠作掩模層，然后用本領域技術人員公知的辦法來刻蝕阻擋材料，在此限于篇幅不再作詳細描述。繼續(xù)參考圖7，其示出了本發(fā)明的一個實施例的高壓半導體器件。如圖所示，該高壓半導體器件形成于半導體襯底402上，其具體可以包括位于半導體襯底402上的柵極406，其可以為多晶硅柵極；分別位于柵極406兩側的器件阱區(qū)403 ；
覆蓋半導體襯底402和柵極406的氧化層404，其上布有圖形化的互連線405 ；分別位于器件阱區(qū)兩側的深槽408、409，深槽408、409刻蝕一部分阱區(qū)403并延伸至半導體襯底402中；覆蓋氧化層404和填充深槽408、409的阻擋材料410，其中器件引線孔411位置處的阻擋材料410被去除并露出引線孔411底部的互連線405。在本實施例中，半導體襯底402可以為N型硅襯底，阱區(qū)為P阱。N型硅襯底402 可以采用深反應離子刻蝕法去除，刻蝕氣體包括CF4、SF6和02。高壓半導體器件401具體可以為VDMOS或者IGBT，其上的互連線405可以為鋁線或者銅線。阻擋材料410可以為聚酰亞胺。本發(fā)明在高壓半導體器件的兩側刻蝕出深槽，當器件受到高壓偏置時，其阱區(qū)的耗盡層在橫向方向被填滿阻擋材料的深槽阻擋，故只能縱向延伸。由此，器件下方的電勢等位線基本上沒有彎曲，電力線比較均勻，擊穿電壓接近于平面結，避免了電力線密集處電壓易擊穿的問題。本發(fā)明可以顯著減小終端結構的芯片面積，減少生產成本，并且與通用集成電路工藝相兼容，提高了可靠性。本發(fā)明雖然以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領域技術人員在不脫離本發(fā)明的精神和范圍內，都可以做出可能的變動和修改，因此本發(fā)明的保護范圍應當以本發(fā)明權利要求所界定的范圍為準。
權利要求
1.一種深槽高壓終端結構的制作方法，包括步驟提供半導體襯底，其上依次形成有高壓半導體器件、覆蓋所述高壓半導體器件的氧化層以及圖形化的互連線；依次刻蝕所述氧化層和半導體襯底，在所述高壓半導體器件兩側分別形成深槽，所述深槽刻蝕掉一部分阱區(qū)并延伸至所述半導體襯底中；在所述氧化層表面涂覆阻擋材料，所述深槽也會被同步填滿；在所述高壓半導體器件的引線孔的位置刻蝕所述阻擋材料，露出底部的互連線。
2.根據(jù)權利要求1所述的終端結構的制作方法，其特征在于，所述半導體襯底為N型硅襯底，所述阱區(qū)為P阱。
3.根據(jù)權利要求1或2所述的終端結構的制作方法，其特征在于，所述氧化層采用干法刻蝕法去除，刻蝕氣體包括CF4。
4.根據(jù)權利要求2所述的終端結構的制作方法，其特征在于，所述N型硅襯底采用深反應離子刻蝕法去除，刻蝕氣體包括CF4、SF6和02。
5.根據(jù)權利要求1或2所述的終端結構的制作方法，其特征在于，所述高壓半導體器件為 VDMOS 或者 IGBT。
6.根據(jù)權利要求1或2所述的終端結構的制作方法，其特征在于，所述阻擋材料為聚酰亞胺。
7.一種高壓半導體器件，形成于半導體襯底上，高壓半導體器件高壓半導體器件包括位于所述半導體襯底上的柵極； 分別位于所述柵極兩側的器件阱區(qū)；覆蓋所述半導體襯底和柵極的氧化層，其上布有圖形化的互連線； 分別位于所述器件阱區(qū)兩側的深槽，所述深槽刻蝕一部分阱區(qū)并延伸至所述半導體襯底中；覆蓋所述氧化層和填充所述深槽的阻擋材料，其中所述器件引線孔位置處的阻擋材料被去除并露出所述互連線。
8.根據(jù)權利要求7所述的高壓半導體器件，其特征在于，所述半導體襯底為N型硅襯底，所述阱區(qū)為P阱。
9.根據(jù)權利要求8所述的高壓半導體器件，其特征在于，所述N型硅襯底采用深反應離子刻蝕法刻蝕，刻蝕氣體包括cf4、SF6和02。
10.根據(jù)權利要求7或8所述的高壓半導體器件，其特征在于，所述高壓半導體器件為 VDMOS 或者 IGBT。
11.根據(jù)權利要求7或8所述的高壓半導體器件，其特征在于，所述阻擋材料為聚酰亞胺。
全文摘要
本發(fā)明提供一種深槽高壓終端結構的制作方法，包括步驟提供半導體襯底，其上依次形成有高壓半導體器件、覆蓋高壓半導體器件的氧化層以及圖形化的互連線；依次刻蝕氧化層和半導體襯底，在高壓半導體器件兩側分別形成深槽，深槽刻蝕掉一部分阱區(qū)并延伸至半導體襯底中；在氧化層表面涂覆阻擋材料，深槽也會被同步填滿；在高壓半導體器件的引線孔的位置刻蝕阻擋材料，露出底部的互連線。本發(fā)明還提供一種高壓半導體器件。本發(fā)明當器件受到高壓偏置時，其阱區(qū)的耗盡層在橫向方向被填滿阻擋材料的深槽阻擋，故只能縱向延伸。由此，器件下方的電勢等位線基本上沒有彎曲，電力線比較均勻，擊穿電壓接近于平面結，避免了電力線密集處電壓易擊穿的問題。
文檔編號H01L29/739GK102214583SQ20111013865
公開日2011年10月12日 申請日期2011年5月26日 優(yōu)先權日2011年5月26日
發(fā)明者陳雪萌 申請人:上海先進半導體制造股份有限公司