專利名稱：半導(dǎo)體器件制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)，特別涉及半導(dǎo)體器件制造方法。
背景技術(shù)：
隨著半導(dǎo)體技術(shù)的不斷發(fā)展，MOSFET特征尺寸不斷縮小，載流子遷移率降低的問題引起了業(yè)內(nèi)的極大關(guān)注，并且已提出了若干種增強(qiáng)載流子遷移率的方案。其中一些方案是通過在MOSFET的溝道區(qū)中施加應(yīng)力來實(shí)現(xiàn)增強(qiáng)載流子遷移率的目的的。
如果對(duì)MOS器件的溝道區(qū)施加應(yīng)力，使其產(chǎn)生應(yīng)變，則可以影響其載流子遷移率。具體說來，NMOS器件是電子導(dǎo)電的，因此晶格間距越大，晶格散射的作用就越小，電子遷移率就越大，驅(qū)動(dòng)電流就越大，因此希望對(duì)溝道施加拉伸應(yīng)力使得晶格變大；而PMOS器件則正好相反，晶格越小，空穴遷移率越大，所以希望對(duì)溝道施加壓縮應(yīng)力。鍺原子半徑比硅原子半徑大，如果用鍺原子替代硅襯底中的部分硅原子，形成硅鍺晶體，則會(huì)產(chǎn)生壓縮應(yīng)力。碳原子半徑比硅原子半徑小，如果用碳原子替代硅襯底中的部分硅原子，形成碳化硅晶體，則會(huì)產(chǎn)生拉伸應(yīng)力。Jiang, Hong 和 Elliman, R. G.的論文“Electrical Properties of GeSiSurface-and Buried-Channel p-MOSFET’ s Fabricated by Ge Implantation, IEEETRANSACTIONS ON ELECTRON DEVICES, VOL. 43, NO. I, JANUARY 1996，PAGE 97-103”，描述了通過Ge離子注入形成PM0SFET的GeSi的溝道區(qū)的電特性。圖3是該論文中示出其GeSi溝道區(qū)形成方法的附圖(在此刪除了圖中的注釋性文字)。下面參考圖3描述該論文所給出的GeSi溝道區(qū)形成方法。首先，在(100)晶面的n-Si襯底上形成0. 8iim厚的5102層。在該SiO2層中形成開口，以露出襯底表面要形成溝道區(qū)的部分。通過該開口向襯底中注入Ge離子，形成GexSih溝道區(qū)，參見圖3的(a)部分。然后，去除SiO2層的部分，并在GexSih溝道區(qū)上方形成光致抗蝕劑圖案，注入B離子以形成源區(qū)和漏區(qū)。接下來，去除光刻膠，向溝道區(qū)中注入B離子，參見圖3的(b)部分。接下來，通過PECVD沉積0. 6 ii m厚的SiO2層，并在襯底背側(cè)摻雜As離子，參見圖3的(c)部分。接下來，將溝道區(qū)上方的SiO2層減薄，參見圖3的(d)部分。接下來，形成到源區(qū)和漏區(qū)的接觸孔，沉積鋁并進(jìn)行蝕刻，形成分別到源區(qū)、漏區(qū)和柵極的接觸件。在上述方法中，需要先后至少三次用到與溝道區(qū)對(duì)應(yīng)的掩模一次用于形成(a)部分所示開口 ；一次用于形成(b)部分所示光致抗蝕劑圖案；一次用于如(d)部分所示減薄溝道區(qū)上方的SiO2層。而這三次用到的掩模圖案就存在難以對(duì)準(zhǔn)的問題。
因此，需要一種簡(jiǎn)便的方法來形成具有應(yīng)變溝道區(qū)的半導(dǎo)體器件。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個(gè)方面，提供了一種制造半導(dǎo)體器件的方法，包括形成包括偽柵極和絕緣材料層的襯底，偽柵極嵌在絕緣材料層中；去除偽柵極，從而在絕緣材料層中形成開口 ；以絕緣材料層為掩模，通過開口向襯底中注入碳離子或鍺離子。對(duì)于該半導(dǎo)體器件中要形成NMOS器件的部分，通過該開口向該襯底中注入碳離子。而對(duì)于該半導(dǎo)體器件中要形成PMOS器件的部分，通過該開口向該襯底中注入鍺離子。在一個(gè)實(shí)施例中，該偽柵極與襯底之間可以形成有偽柵極氧化物層，碳離子或鍺離子是通過偽柵極氧化物層注入襯底的。。
其中，在注入鍺離子的情況下，注入能量可以是10_30keV，離子注入劑量可以是0. 5 X IO1W至6. OX IO16CnT2 ;在注入碳離子的情況下，可以采用C7Hx執(zhí)行該注入，注入能量可以是2-5keV，離子注入劑量可以是0. 5 X 1014cm_2至I. 2X 1014cm_2。在另一個(gè)實(shí)施例中，該偽柵極下形成有偽柵極氧化物層，該方法還可以包括在去除該偽柵極之后，注入碳離子或鍺離子之前，去除該偽柵極氧化物層。其中，在注入鍺離子的情況下，注入能量可以是2_20keV，離子注入劑量可以是
0.5 X IO1W至6. OX IO16CnT2 ;在注入碳離子的情況下，可以采用C7Hx執(zhí)行該注入，注入能量可以是l_2keV，離子注入劑量可以是0. 3 X 1014cm_2至I. 0 X 1014cm_2。對(duì)于該半導(dǎo)體器件中要形成NMOS器件的部分，還可以通過該開口向該襯底中注入P型雜質(zhì)尚子。該p型雜質(zhì)離子可以是銦，注入能量可以是5_14keV，離子注入劑量可以是5 X IO13CnT2 至 IXlO14Cnr2對(duì)于該半導(dǎo)體器件中要形成PMOS器件的部分，還可以通過該開口向該襯底中注入n型雜質(zhì)尚子。該n型雜質(zhì)離子可以是銻，注入能量可以是5_14keV，離子注入劑量可以是5 X IO13Cm 2 至 I X IO14Cm 2。可選地，還可以包括通過該開口向該襯底中注入氙，注入能量可以是5_20keV，離子注入劑量可以是IX IO13cnT2至IX 1014CnT2。在一個(gè)實(shí)施例中，在注入碳離子或鍺離子之后還可以執(zhí)行退火。優(yōu)選地，可以采用長(zhǎng)脈沖閃光燈退火工藝執(zhí)行該退火。優(yōu)選地，可以在800-1200°C的溫度下，采用2ms-8ms的脈沖執(zhí)行該長(zhǎng)脈沖閃光燈
退火工藝。優(yōu)選地，該偽柵極下形成有偽柵極氧化物層，該長(zhǎng)脈沖閃光燈退火工藝所使用的光的波長(zhǎng)處于該偽柵極氧化物層的吸收波譜中。 優(yōu)選地，在執(zhí)行退火之后可以進(jìn)一步執(zhí)行氧化。在另一個(gè)實(shí)施例中，在注入碳離子或鍺離子之后還可以執(zhí)行氧化。在該偽柵極下形成有偽柵極氧化物層的情況下，優(yōu)選地，在執(zhí)行氧化之前可以去除該偽柵極氧化物層。優(yōu)選地，可以采用700-850°C下持續(xù)0. 5-2分鐘的快速熱氧化工藝執(zhí)行該氧化。
優(yōu)選地，可以進(jìn)一步去除該開口中的氧化物，然后沉積高介電常數(shù)材料和金屬柵極材料，以形成金屬柵極。優(yōu)選地，在沉積高介電常數(shù)材料之前還可以執(zhí)行表面處理以減小表面粗糙度。該表面處理可以是在氫氣環(huán)境中低于850°C的溫度下進(jìn)行退火而執(zhí)行的?；蛘撸摫砻嫣幚硪部梢允窃贖Cl蒸氣環(huán)境中低于650°C的溫度下進(jìn)行退火而執(zhí)行的。優(yōu)選地，形成包括偽柵極和絕緣材料層的襯底的步驟包括制備襯底；在襯底上形成氧化物層和偽柵極；以偽柵極為掩模，在襯底上執(zhí)行注入以在偽柵極兩側(cè)形成輕摻雜區(qū)；在偽柵極的兩側(cè)側(cè)壁上形成側(cè)壁間隔件；以側(cè)壁間隔件為掩模執(zhí)行注入以在柵極兩側(cè)分別形成源區(qū)和漏區(qū)；在襯底上沉積絕緣材料以覆蓋襯底和偽柵極；進(jìn)行化學(xué)機(jī)械拋光，使絕緣材料的上表面與偽柵極的上表面齊平。根據(jù)本發(fā)明的制造方法，可以避免由于多次使用與溝道區(qū)對(duì)應(yīng)的掩模而導(dǎo)致的對(duì) 準(zhǔn)問題。


附圖示出了本發(fā)明的實(shí)施例，并與文字描述一起用于說明本發(fā)明的原理。要注意的是，在附圖中，為了便于描述，各個(gè)部分的尺寸并不是按照實(shí)際的比例關(guān)系繪制的。圖1A-1E分別以截面圖的形式示出了本發(fā)明制造半導(dǎo)體器件的方法的最佳實(shí)施方式的各個(gè)步驟；圖2A-2D分別以截面圖的形式示出了形成圖IA所示結(jié)構(gòu)一種示例性方法的各個(gè)步驟；圖3是現(xiàn)有技術(shù)文獻(xiàn)中示出其GeSi溝道區(qū)形成方法的附圖。
具體實(shí)施例方式下面參考

本發(fā)明制造半導(dǎo)體器件的方法。當(dāng)前，具有HKMG(高介電常數(shù)絕緣層+金屬柵極)結(jié)構(gòu)的晶體管的制造工藝分為以IBM為代表的先柵極工藝流派和以Intel為代表的后柵極工藝流派。在后柵極工藝中，在去除偽柵極之后，自然地形成了對(duì)應(yīng)于溝道區(qū)的開口。本發(fā)明的發(fā)明人由此創(chuàng)造性地提出，借助于此開口注入鍺，則不需要為鍺注入額外地提供與溝道區(qū)對(duì)應(yīng)的掩模。由于減少了與溝道區(qū)對(duì)應(yīng)的掩模的使用，所以可以避免多個(gè)掩模圖案需要對(duì)準(zhǔn)的問題。下面參考圖1A-1E和圖2A-2D說明本發(fā)明制造半導(dǎo)體器件的方法。首先，如圖IA所示，形成包括偽柵極120和絕緣材料層140的襯底100。偽柵極120嵌在絕緣材料層140中。偽柵極120的上表面可以與絕緣材料層140的上表面齊平。襯底100與偽柵極120和絕緣材料層140之間可以形成有絕緣膜110，例如氧化物層。偽柵極120與襯底100之間的絕緣膜110部分可以稱為“偽柵極絕緣膜”，或者“偽柵極氧化物層”。在后柵極工藝中，至此已經(jīng)進(jìn)行了源漏注入。偽柵極120的兩側(cè)還可以形成有側(cè)壁間隔件130，以便在之前的源漏注入過程中限定重?fù)诫s區(qū)的范圍。
下面參考圖2A-2D描述得到圖IA所示結(jié)構(gòu)的一種示例性過程。如圖2A所示，首先準(zhǔn)備用來形成半導(dǎo)體器件的晶片。為了分別增強(qiáng)NMOS器件和PMOS器件的溝道遷移率，可以采用例如硅片鍵合方法實(shí)現(xiàn)“混合襯底取向”技術(shù)，為NMOS器件準(zhǔn)備晶向?yàn)?100)的襯底100，而為PMOS器件準(zhǔn)備晶向?yàn)?110)的襯底100。然后，如圖2B所示，在襯底100上形成氧化物層110和偽柵極120。接下來，如圖2C所示，以偽柵極120為掩模，在襯底上執(zhí)行注入以在偽柵極兩側(cè)形成輕摻雜區(qū)(LDD)。接下來，如圖2D所示，沉積例如氮化硅層，進(jìn)行蝕刻，以在偽柵極120的兩側(cè)側(cè)壁上形成側(cè)壁間隔件130。然后以側(cè)壁間隔件為掩模執(zhí)行注入以在柵極兩側(cè)分別形成源區(qū)和 漏區(qū)。然后，在襯底上沉積絕緣材料以覆蓋襯底和偽柵極，并進(jìn)行化學(xué)機(jī)械拋光，使絕緣材料的上表面與偽柵極120的上表面齊平。由此得到圖IA所示的結(jié)構(gòu)。下面繼續(xù)介紹本發(fā)明制造半導(dǎo)體器件的方法。如圖IB所示，去除偽柵極120，從而在絕緣材料層140中形成開口 150。然后，如圖IC所示，以絕緣材料層140 (以及側(cè)壁間隔件130，如果有的話)為掩模，通過開口 150向襯底100中注入碳離子或鍺離子。當(dāng)希望改進(jìn)NMOS器件的性能時(shí)，對(duì)于半導(dǎo)體器件中要形成NMOS器件的部分注入碳離子。當(dāng)希望改進(jìn)PMOS器件的性能時(shí)，對(duì)于半導(dǎo)體器件中要形成PMOS器件的部分注入鍺尚子。例如，在更加關(guān)注PMOS器件的性能改進(jìn)的情況下，可以只對(duì)要形成PMOS器件的部分注入鍺離子，而不對(duì)要形成NMOS器件的部分進(jìn)行注入?？梢允褂霉庵驴刮g劑遮蔽要形成例如NMOS器件的部分，而暴露要形成PMOS器件的部分，對(duì)要形成PMOS器件的部分進(jìn)行注入。反之，在更加關(guān)注NMOS器件的性能改進(jìn)的情況下，可以只對(duì)要形成NMOS器件的部分注入碳離子，而不對(duì)要形成PMOS器件的部分進(jìn)行注入?？梢允褂霉庵驴刮g劑遮蔽要形成PMOS器件的部分，而暴露要形成NMOS器件的部分，對(duì)要形成NMOS器件的部分進(jìn)行注入?；蛘撸?dāng)希望NMOS器件和PMOS器件的性能都能得到改進(jìn)時(shí)，可以對(duì)要形成NMOS器件的部分和要形成PMOS器件的部分分別進(jìn)行相應(yīng)注入。在此實(shí)施例中，由于沒有去除偽柵極氧化物層，碳離子或鍺離子是通過偽柵極氧化物層注入襯底100的。對(duì)于要形成PMOS器件的部分，注入鍺離子。鍺離子注入能量可以是10_30keV，離子注入劑量可以是0. 5 X IO16CnT2至6. OX 1016cnT2。對(duì)于要形成PMOS器件的部分，還可以在此時(shí)通過開口 150向襯底100中注入n型雜質(zhì)離子，以便進(jìn)一步調(diào)整閾值電壓。例如，n型雜質(zhì)離子可以是銻(Sb)，注入能量可以是5-14keV,注入劑量可以是 5 X IO13CnT2 至 I X 1014cnT2。對(duì)于要形成NMOS器件的部分，可以采用C7Hx注入碳離子。碳離子注入能量可以是2-5keV，離子注入劑量可以是0. 5 X IO14CnT2至I. 2 X IO1W20
對(duì)于要形成NMOS器件的部分，還可以在此時(shí)通過開口 150向襯底100中注入p型雜質(zhì)離子，以便進(jìn)一步調(diào)整閾值電壓。P型雜質(zhì)離子可以是銦(In)，注入能量可以是5-14keV,注入劑量可以是 5 X IO13CnT2 至 I X 1014cnT2。另外，不論是對(duì)于要形成PMOS器件的部分還是對(duì)于要形成NMOS器件的部分，還可以通過開口 150向襯底100中注入氙(Xe)，以便將溝道區(qū)中的硅晶體非晶化，從而便于后面重新結(jié)晶。注入能量可以是5-20keV，注入劑量可以是IX IO13CnT2至IXlO14Cm'在另一個(gè)實(shí)施例中，在去除偽柵極120的同時(shí)或之后，還可以進(jìn)一步去除偽柵極絕緣膜。在這種情況下，對(duì)于要形成PMOS器件的部分，鍺離子注入能量可以是2-20keV，離子注入劑量可以是0.5X IO16CnT2至6. OX IO16CnT2 ;對(duì)于要形成NMOS器件的部分，可以采用C7Hx注入碳離子，注入能量可以是l_2keV，離子注入劑量可以是0. 3X IO14CnT2至1.0X IO14Cm 2O接下來，如圖ID所示，執(zhí)行退火和/或氧化，以便激活所注入的離子，形成具有壓縮應(yīng)力的硅鍺晶體(PM0S器件部分)或具有拉伸應(yīng)力的碳化硅晶體(NM0S器件部分)。 由于鍺的原子半徑大于硅的原子半徑，所以當(dāng)在PMOS器件的溝道區(qū)中用鍺原子替換原來的硅晶體中的部分硅原子時(shí)，形成具有壓縮應(yīng)力的硅鍺晶體，從而有利于提高空穴的載流子遷移率。另外，由于對(duì)于PMOS晶體管，硅鍺溝道區(qū)的閾值電壓低于硅溝道區(qū)的閾值電壓，所以通過形成硅鍺溝道區(qū)，還可以降低閾值電壓。而由于碳的原子半徑小于硅的原子半徑，所以當(dāng)在NMOS器件的溝道區(qū)中用碳原子替換原來的硅晶體中的部分硅原子時(shí)，形成具有拉伸應(yīng)力的碳化硅晶體，從而有利于提高電子的載流子遷移率。另外，由于對(duì)于NMOS晶體管，碳化硅溝道區(qū)的閾值電壓低于硅溝道區(qū)的閾值電壓，所以通過形成碳化硅溝道區(qū)，還可以降低閾值電壓?？梢栽?00-1200°C的溫度下，采用2ms-8ms的脈沖，來執(zhí)行長(zhǎng)脈沖閃光燈退火工藝。在執(zhí)行退火工藝時(shí)，如果保留偽柵極氧化物層，則偽柵極氧化物層可以充當(dāng)覆蓋層。當(dāng)長(zhǎng)脈沖閃光燈退火工藝所使用的光的波長(zhǎng)處于覆蓋層的吸收波譜中時(shí)，能夠加強(qiáng)退火的效果?？梢圆捎?00-850°C下持續(xù)0. 5-2分鐘的快速熱氧化工藝執(zhí)行氧化。在執(zhí)行氧化之前，例如在去除偽柵極120的同時(shí)或之后，去除偽柵極氧化物層，則能夠取得更好的效果。如果在退火之后進(jìn)一步執(zhí)行氧化，結(jié)合兩種方式，可以取得更好的效果。接下來，如圖IE所示，去除開口 150中的氧化物，然后沉積高介電常數(shù)材料和金屬柵極材料，以形成金屬柵極。這里的氧化物包括前面提到的偽柵極氧化物層(如果之前沒有去除的話)，也包括在后續(xù)的操作，例如氧化過程中，形成的新的氧化物。在沉積高介電常數(shù)材料之前還可以執(zhí)行表面處理以減小表面粗糙度。表面處理可以通過在氫氣環(huán)境中低于850°C的溫度下進(jìn)行退火而執(zhí)行，也可以通過在HCl蒸氣環(huán)境中低于650°C的溫度下進(jìn)行退火而執(zhí)行。至此，已經(jīng)詳細(xì)描述了根據(jù)本發(fā)明的制造半導(dǎo)體器件的方法和所形成的半導(dǎo)體器件。為了避免遮蔽本發(fā)明的構(gòu)思，沒有描述本領(lǐng)域所公知的一些細(xì)節(jié)。本領(lǐng)域技術(shù)人員根據(jù)上面的描述，完全可以明白如何實(shí)施這里公開的技術(shù)方案。
上面的描述是為了示例和描述的目的而給出的，而并不是無遺漏的或者將本發(fā)明限于所公開的形式。很多修改和變化對(duì)于本領(lǐng)域的普通技術(shù)人員而言是顯然的。選擇和描述實(shí)施例是為了更好說明本發(fā)明的原理和實(shí)際應(yīng)用，并且使本領(lǐng)域的普通技術(shù)人員能夠理 解本發(fā)明從而設(shè)計(jì)適于特定用途的帶有各種修改的各種實(shí)施例。
權(quán)利要求
1.一種制造半導(dǎo)體器件的方法，包括 形成包括偽柵極和絕緣材料層的襯底，所述偽柵極嵌在所述絕緣材料層中； 去除所述偽柵極，從而在所述絕緣材料層中形成開ロ ； 以所述絕緣材料層為掩模，通過所述開ロ向所述襯底中注入碳離子或鍺離子。
2.如權(quán)利要求I所述的方法，其中所述偽柵極與所述襯底之間形成有偽柵極氧化物層，其特征在于所述碳離子或鍺離子是通過所述偽柵極氧化物層注入所述襯底的，并且其中 在注入鍺離子的情況下，注入能量是10-30keV，離子注入劑量是0. 5X IO16CnT2至6. 0 X IO16Cm 2 ； 在注入碳離子的情況下，采用C7Hx執(zhí)行所述注入，注入能量是2-5keV，離子注入劑量是0. 5 X IO14Cm 2 至 I. 2 X IO14Cm 2。
3.如權(quán)利要求I所述的方法，其中所述偽柵極與所述襯底之間形成有偽柵極氧化物層，該方法還包括 在去除所述偽柵極之后，注入碳離子或鍺離子之前，去除所述偽柵極氧化物層，其中，在注入鍺離子的情況下，注入能量是2-20keV，離子注入劑量是0. 5X IO16CnT2至6. 0 X IO16Cm 2 ； 在注入碳離子的情況下，采用C7Hx執(zhí)行所述注入，注入能量是l_2keV，離子注入劑量是0. 3 X IO14Cm 2 至 I. OX IO14Cm 2。
4.如權(quán)利要求I所述的方法，其中， 對(duì)于所述半導(dǎo)體器件中要形成PMOS器件的部分，通過所述開ロ向所述襯底中注入鍺離子。
5.如權(quán)利要求4所述的方法，還包括 對(duì)于所述半導(dǎo)體器件中要形成PMOS器件的部分，通過所述開ロ向所述襯底中注入n型雜質(zhì)尚子， 其中，所述n型雜質(zhì)離子是銻，注入能量是5-14keV，離子注入劑量是5X 1013cm_2至I X IO14Cm 2O
6.如權(quán)利要求I所述的方法，其中， 對(duì)于所述半導(dǎo)體器件中要形成NMOS器件的部分，通過所述開ロ向所述襯底中注入碳離子。
7.如權(quán)利要求6所述的方法，還包括 對(duì)于所述半導(dǎo)體器件中要形成NMOS器件的部分，通過所述開ロ向所述襯底中注入p型雜質(zhì)尚子， 其中，所述P型雜質(zhì)離子是銦，注入能量是5-14keV，離子注入劑量是5X IO13CnT2至I X IO14Cm 2O
8.如權(quán)利要求4或6所述的方法，還包括通過所述開ロ向所述襯底中注入氙，注入能量是 5-20keV，離子注入劑量是 I X IO13CnT2 至 I X IO14CnT2。
9.如權(quán)利要求I所述的方法，還包括在注入碳離子或鍺離子之后執(zhí)行退火。
10.如權(quán)利要求9所述的方法，其中采用長(zhǎng)脈沖閃光燈退火エ藝執(zhí)行所述退火。
11.如權(quán)利要求10所述的方法，其中在800-1200°C的溫度下，采用2ms-8ms的脈沖執(zhí)行所述長(zhǎng)脈沖閃光燈退火エ藝。
12.如權(quán)利要求10所述的方法，其中所述偽柵極下形成有偽柵極氧化物層，所述長(zhǎng)脈沖閃光燈退火エ藝所使用的光的波長(zhǎng)處于所述偽柵極氧化物層的吸收波譜中。
13.如權(quán)利要求9所述的方法，其中還包括在執(zhí)行退火之后執(zhí)行氧化。
14.如權(quán)利要求I所述的方法，還包括在注入碳離子或鍺離子之后執(zhí)行氧化。
15.如權(quán)利要求14所述的方法，其中所述偽柵極下形成有偽柵極氧化物層，該方法還包括在執(zhí)行氧化之前去除所述偽柵極氧化物層。
16.如權(quán)利要求14所述的方法，其中采用700-850°C下持續(xù)0.5-2分鐘的快速熱氧化エ藝執(zhí)行所述氧化。
17.如權(quán)利要求9或14所述的方法，還包括去除所述開口中的氧化物，然后沉積高介電常數(shù)材料和金屬柵極材料，以形成金屬柵極。
18.如權(quán)利要求17所述的方法，其中在沉積高介電常數(shù)材料之前還包括執(zhí)行表面處理以減小表面粗糙度的步驟。
19.如權(quán)利要求18所述的方法，其中 所述表面處理是在氫氣環(huán)境中低于850°C的溫度下進(jìn)行退火而執(zhí)行的；或者 所述表面處理是在HCl蒸氣環(huán)境中低于650°C的溫度下進(jìn)行退火而執(zhí)行的。
20.如權(quán)利要求I所述的方法，其中，形成包括偽柵極和絕緣材料層的襯底的步驟包括 制備襯底； 在襯底上形成氧化物層和偽柵極； 以偽柵極為掩摸，在襯底上執(zhí)行注入以在偽柵極兩側(cè)形成輕摻雜區(qū)； 在偽柵極的兩側(cè)側(cè)壁上形成側(cè)壁間隔件； 以側(cè)壁間隔件為掩模執(zhí)行注入以在柵極兩側(cè)分別形成源區(qū)和漏區(qū)； 在襯底上沉積絕緣材料以覆蓋襯底和偽柵極； 進(jìn)行化學(xué)機(jī)械拋光，使絕緣材料的上表面與偽柵極的上表面齊平。
全文摘要
一種半導(dǎo)體器件制造方法，包括在襯底上形成偽柵極和絕緣材料層，該偽柵極嵌在該絕緣材料層中；去除該偽柵極，從而在該絕緣材料層中形成開口；以該絕緣材料層為掩模，通過該開口向該襯底中注入碳離子或鍺離子。根據(jù)上述方法，避免了由于多次使用與溝道區(qū)對(duì)應(yīng)的掩模而導(dǎo)致的對(duì)準(zhǔn)問題。
文檔編號(hào)H01L21/336GK102779753SQ20111012164
公開日2012年11月14日 申請(qǐng)日期2011年5月12日 優(yōu)先權(quán)日2011年5月12日
發(fā)明者三重野文健 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司