專利名稱：半導(dǎo)體結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于半導(dǎo)體結(jié)構(gòu)及其制造方法，特別是有關(guān)于高壓半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
在近幾十年間，半導(dǎo)體行業(yè)持續(xù)縮小半導(dǎo)體結(jié)構(gòu)的尺寸，并同時改善速率、效能、密度及集成電路的單位成本。在一般提升裝置耐壓程度的方法中，舉例來說，利用單一個掩膜在漂移區(qū)上形成表面輪廓相同而深度范圍不同的場板區(qū)域(Field Plate Regions,即在漂移區(qū)上形成表面輪廓的區(qū)域)。然而，這種技術(shù)對裝置阻抗的降低與開啟電流的提升程度仍有限
發(fā)明內(nèi)容
本發(fā)明是有關(guān)于半導(dǎo)體結(jié)構(gòu)及其制造方法。半導(dǎo)體結(jié)構(gòu)在摻雜電極之間具有摻雜條紋與摻雜頂區(qū)。摻雜條紋互相分開。摻雜頂區(qū)位于摻雜條紋上，并延伸于摻雜條紋之間的區(qū)域上。因此能降低半導(dǎo)體結(jié)構(gòu)的開啟阻抗，提升開啟電流與效能，且不影響半導(dǎo)體結(jié)構(gòu)耐壓程度。提供一種半導(dǎo)體結(jié)構(gòu)。半導(dǎo)體結(jié)構(gòu)包括一第一摻雜阱、一第一摻雜電極、一第二摻雜電極、多個摻雜條紋與一摻雜頂區(qū)。摻雜條紋位于第一摻雜電極與第二摻雜電極之間的第一摻雜阱上。摻雜條紋互相分開。摻雜頂區(qū)位于摻雜條紋上，并延伸于摻雜條紋之間的第一摻雜阱上。第一摻雜阱與摻雜頂區(qū)具有一第一導(dǎo)電類型。摻雜頂區(qū)的摻雜濃度大于第一摻雜阱的摻雜濃度。摻雜條紋具有相反于第一導(dǎo)電類型的一第二導(dǎo)電類型。提供一種半導(dǎo)體結(jié)構(gòu)的制造方法。方法包括以下步驟。形成多個摻雜條紋于一第一摻雜阱上。摻雜條紋互相分開。形成一摻雜頂區(qū)于摻雜條紋上，并延伸于摻雜條紋之間的第一摻雜阱上。形成一第一摻雜電極與一第二摻雜電極，分別位于摻雜頂區(qū)的相對側(cè)上的第一摻雜阱上。第一摻雜阱與摻雜頂區(qū)具有一第一導(dǎo)電類型。摻雜條紋具有相反于第一導(dǎo)電類型的一第二導(dǎo)電類型。本發(fā)明各實施例的結(jié)構(gòu)和方法能降低裝置的開啟阻抗，提升開啟電流與效能，且不影響裝置耐壓程度。下文特舉優(yōu)選實施例，并配合所附附圖，作詳細(xì)說明如下


圖I繪示根據(jù)一實施例的半導(dǎo)體結(jié)構(gòu)的俯視圖。圖2繪示根據(jù)一實施例的半導(dǎo)體結(jié)構(gòu)的俯視圖。圖3繪示根據(jù)一實施例的半導(dǎo)體結(jié)構(gòu)的俯視圖。圖4繪示根據(jù)一實施例的半導(dǎo)體結(jié)構(gòu)的剖面圖。圖5繪示根據(jù)一實施例的半導(dǎo)體結(jié)構(gòu)的剖面圖。
圖6繪示根據(jù)一實施例的半導(dǎo)體結(jié)構(gòu)的剖面圖。圖7繪示根據(jù)一實施例的半導(dǎo)體結(jié)構(gòu)的剖面圖。圖8繪示一實施例的半導(dǎo)體結(jié)構(gòu)的I-V曲線。圖9繪示根據(jù)一實施例的半導(dǎo)體結(jié)構(gòu)的俯視圖。圖10繪示根據(jù)一實施例的半導(dǎo)體結(jié)構(gòu)的俯視圖。圖11繪示根據(jù)一實施例的半導(dǎo)體結(jié)構(gòu)的俯視圖。圖12A至圖19B繪示根據(jù)一實施例的半導(dǎo)體結(jié)構(gòu)的工藝。主要組件符號說明
2、202:襯底4、204 :第一摻雜阱6,206 :第二摻雜阱8、108、208 :摻雜條紋10、110、210 :摻雜頂區(qū)12、112、212 :第一摻雜電極14、114、214 :第二摻雜電極16、116、216 :第三摻雜電極18,218 :第三摻雜阱20、120、220 :第四摻雜電極22、222:介電結(jié)構(gòu)24,224 :柵極結(jié)構(gòu)26、226 :層間介電層28、228:導(dǎo)電層
具體實施例方式圖I至圖3繪示根據(jù)一實施例的半導(dǎo)體結(jié)構(gòu)的俯視圖。圖4與圖5繪示根據(jù)一實施例的半導(dǎo)體結(jié)構(gòu)的剖面圖。圖6與圖7繪示根據(jù)另一實施例的半導(dǎo)體結(jié)構(gòu)的剖面圖。圖8繪示一實施例的半導(dǎo)體結(jié)構(gòu)的I-V曲線。圖9至圖11繪示根據(jù)另一實施例的半導(dǎo)體結(jié)構(gòu)的俯視圖。請參照圖4，半導(dǎo)體結(jié)構(gòu)包括襯底2。第一摻雜阱4位于襯底2上。第二摻雜阱6位于第一摻雜阱4上。摻雜條紋8位于第一摻雜阱4上。摻雜頂區(qū)10位于摻雜條紋8上。第一摻雜電極12位于第一摻雜講4上。第二摻雜電極14位于第二摻雜講6上。第三摻雜電極16位于第二摻雜講6上。第三摻雜講18位于襯底2上。第四摻雜電極20位于第三摻雜阱18上。介電結(jié)構(gòu)22位于襯底2上。柵極結(jié)構(gòu)24位于第二摻雜電極14與介電結(jié)構(gòu)22之間的第二摻雜講6上,并延伸至介電結(jié)構(gòu)22上。層間介電層26位于襯底2上。導(dǎo)電層28填充層間介電層26的開口并電性連接于第一摻雜電極12、第二摻雜電極14、第三摻雜電極16、第四摻雜電極20與柵極結(jié)構(gòu)24。圖5的半導(dǎo)體結(jié)構(gòu)與圖4的半導(dǎo)體結(jié)構(gòu)的差異在于，圖5的半導(dǎo)體結(jié)構(gòu)省略摻雜條紋8。在一實施例中，圖4所示的半導(dǎo)體結(jié)構(gòu)是沿圖3的AA’線段繪制出。圖5所示的半導(dǎo)體結(jié)構(gòu)是沿圖3的BB’線段繪制出。圖3為圖I與圖2的半導(dǎo)體結(jié)構(gòu)以虛線圍住部分的放大圖。圖3繪示半導(dǎo)體結(jié)構(gòu)的摻雜條紋8、摻雜頂區(qū)10、第一摻雜電極12、第二摻雜電極
14、第三摻雜電極16與第四摻雜電極20。圖I是省略圖3中的摻雜頂區(qū)10。圖2是省略圖3中的摻雜條紋8。請參照圖4，在一實施例中，第一摻雜阱4、摻雜頂區(qū)10、第一摻雜電極12與第二摻雜電極14是具有第一導(dǎo)電類型(a first conductivity type)。襯底2、第二摻雜講6、摻雜條紋8、第三摻雜電極16、第三摻雜講18與第四摻雜電極20是具有相反于第一導(dǎo)電類型的第二導(dǎo)電類型(a second conductivity type)。舉例來說,第一導(dǎo)電類型可為N型,第二導(dǎo)電類型可為P型。在其它實施例中，第一導(dǎo)電類型可為P型，第二導(dǎo)電類型可為N型。在一實施例中，半導(dǎo)體結(jié)構(gòu)為金屬氧化物半導(dǎo)體(MOS)，例如NMOS或PM0S。第一摻雜電極12可作為漏極。第二摻雜電極14可作為源極。在另一實施例中，第一摻雜電極12與第二摻雜電極14是具有相反的導(dǎo)電類型。舉例來說，第一摻雜電極12具有P導(dǎo)電類型，第二摻雜 電極14具有N導(dǎo)電類型。此例的半導(dǎo)體結(jié)構(gòu)可為絕緣柵雙極性晶體管(IGBT)。如圖6與圖7所示的半導(dǎo)體結(jié)構(gòu)可為二極管。請參照圖3，摻雜條紋8互相分開。在實施例中，摻雜條紋8的寬度W為0. 2um至20um。摻雜條紋8之間的間距D為0. 2um至20um。請參照圖3至圖5，摻雜頂區(qū)10位于摻雜條紋8上，并延伸于摻雜條紋8之間的第一摻雜阱4上。在實施例中，使用摻雜頂區(qū)10能幫助摻雜條紋8的空乏效率與程度，因此能降低裝置的開啟阻抗，提升開啟電流與效能，且不影響裝置耐壓程度。面積大的摻雜頂區(qū)10也能增加漏極區(qū)的(N型)摻雜濃度，而降低漏極區(qū)表面的電阻。實施例中半導(dǎo)體結(jié)構(gòu)可應(yīng)用于高壓、超高壓的MOS、IGBT與二極管。請參照圖8，相比于一般的半導(dǎo)體結(jié)構(gòu)，實施例中半導(dǎo)體結(jié)構(gòu)(超高壓橫向擴散金屬氧化物半導(dǎo)體(LDMOS))漏極端的開啟阻抗可降低約15%，電流提升約17. 5%0此外，實施例中半導(dǎo)體結(jié)構(gòu)的擊穿電壓維持在700V以上。半導(dǎo)體結(jié)構(gòu)也可以具有如圖9至圖11所示的布局。圖11為圖9與圖10的半導(dǎo)體結(jié)構(gòu)以虛線圍住部分的放大圖。圖11繪示半導(dǎo)體結(jié)構(gòu)的摻雜條紋108、摻雜頂區(qū)110、第一摻雜電極112、第二摻雜電極114、第三摻雜電極116與第四摻雜電極120。圖9是省略圖11中的摻雜頂區(qū)110。圖10是省略圖11中的摻雜條紋108。圖12A至圖19B繪示根據(jù)一實施例的半導(dǎo)體結(jié)構(gòu)的工藝。標(biāo)記為A的圖是繪示半導(dǎo)體結(jié)構(gòu)中，摻雜頂區(qū)位于摻雜條紋上的部分的剖面圖，例如圖3的AA’線段的剖面圖。標(biāo)記為B的圖是繪示半導(dǎo)體結(jié)構(gòu)中，摻雜頂區(qū)延伸于摻雜條紋之間的第一摻雜阱上的部分的剖面圖，例如圖3的BB’線段的剖面圖。請參照圖12A與圖12B，提供一襯底202例如塊狀硅或絕緣層上覆硅(SOI)。第一摻雜阱204形成于襯底202上。第二摻雜阱206形成于第一摻雜阱204上。第三摻雜阱218形成于襯底202上。在一實施例中，第二摻雜講206與第三摻雜講218是利用相同掩膜同時形成。請參照圖12A，摻雜條紋208可形成于第一摻雜阱204上。請參照圖13A與圖13B，形成摻雜頂區(qū)210于摻雜條紋208上與第一摻雜阱204上。在實施例中，用以形成摻雜頂區(qū)210的掩膜是不同于用以形成摻雜條紋208的掩膜。請參照圖14A與圖14B，形成介電結(jié)構(gòu)222于襯底202上。介電結(jié)構(gòu)222并不限于如圖14A與圖14B所示的場氧化物，也可包括淺溝槽隔離。請參照圖15A與圖15B，可形成柵極結(jié)構(gòu)224于第一摻雜阱204與第二摻雜阱206上，并延伸至介電結(jié)構(gòu)222上。柵極結(jié)構(gòu)224可包括柵介電層、柵電極層與間隙壁。柵電極層形成于柵介電層上。間隙壁形成于柵介電層與柵電極層的相對側(cè)壁上。在一實施例中，在形成柵介電層之間，是在襯底202的表面上形成犧牲氧化物(SAC oxide)，然后移除犧牲氧化物，以得到幫助形成質(zhì)量良好的柵介電層。柵電極層可包括多晶硅與形成于多晶硅上的金屬娃化物例如娃化鶴。間隙壁可包括二氧化娃例如四乙氧基娃燒(Tetraethoxy silane ；TE0S)。請參照圖16A與圖16B，形成第一摻雜電極212于第一摻雜阱204上。形成第二摻雜電極214于第二摻雜講206上。在一實施例中，第一摻雜電極212與第二摻雜電極214是重?fù)诫s的。請參照圖17A與圖17B，形成第三摻雜電極216于第二摻雜阱206上。形成第四摻雜電極220于第三摻雜講218上。在一實施例中,第三摻雜電極216與第四摻雜電極220是重?fù)诫s的。請參照圖18A與圖18B，形成層間介電層226于襯底202上。請參照圖19A與圖19B，以導(dǎo)電層228填充層間介電層226的開口。導(dǎo)電層228可包括金屬。

雖然本發(fā)明已以優(yōu)選實施例公開如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，應(yīng)當(dāng)可以做局部的更改與修飾，因此本發(fā)明的保護范圍當(dāng)視權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種半導(dǎo)體結(jié)構(gòu)，其特征在于，包括 一第一摻雜阱； 一第一摻雜電極； 一第二摻雜電極； 多個摻雜條紋，位于該第一摻雜電極與該第二摻雜電極之間的該第一摻雜阱上，其中這些摻雜條紋互相分開；以及 一摻雜頂區(qū)，位于這些摻雜條紋上，并延伸于這些摻雜條紋之間的該第一摻雜阱上，其中，該第一摻雜阱與該摻雜頂區(qū)具有一第一導(dǎo)電類型，這些摻雜條紋具有相反于該第一導(dǎo)電類型的一第二導(dǎo)電類型。
2.根據(jù)權(quán)利要求I所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，還包括 一介電結(jié)構(gòu)，位于該摻雜頂區(qū)上； 一第二摻雜講，位于該第一摻雜講與該第二摻雜電極之間；以及 一柵極結(jié)構(gòu)，位于該第二摻雜電極與該介電結(jié)構(gòu)之間的該第二摻雜講上，并延伸至該介電結(jié)構(gòu)上。
3.根據(jù)權(quán)利要求I所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，這些摻雜條紋各個的寬度為0.2um至 20um。
4.根據(jù)權(quán)利要求I所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，這些摻雜條紋之間的間距為0.2um至 20um。
5.根據(jù)權(quán)利要求I所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，該第一摻雜電極與該第二摻雜電極具有相反的導(dǎo)電類型。
6.根據(jù)權(quán)利要求I所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，該第一摻雜電極與該第二摻雜電極具有該第一導(dǎo)電類型。
7.一種半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，包括 形成多個摻雜條紋于一第一摻雜阱上，其中這些摻雜條紋互相分開； 形成一摻雜頂區(qū)于這些摻雜條紋上，并延伸于這些摻雜條紋之間的該第一摻雜阱上；以及 形成一第一摻雜電極與一第二摻雜電極，分別位于該摻雜頂區(qū)的相對側(cè)上的該第一摻雜阱上，其中， 該第一摻雜阱與該摻雜頂區(qū)具有一第一導(dǎo)電類型，這些摻雜條紋具有相反于該第一導(dǎo)電類型的一第二導(dǎo)電類型。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，這些摻雜條紋各個的寬度為0. 2um至20um，這些摻雜條紋之間的間距為0. 2um至20um。
9.根據(jù)權(quán)利要求7所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，該第一摻雜電極與該第二摻雜電極具有相反的導(dǎo)電類型。
10.根據(jù)權(quán)利要求7所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，該第一摻雜電極與該第二摻雜電極具有該第一導(dǎo)電類型。
全文摘要
本發(fā)明公開了一種半導(dǎo)體結(jié)構(gòu)及其制造方法。該半導(dǎo)體結(jié)構(gòu)包括一第一摻雜阱、一第一摻雜電極、一第二摻雜電極、多個摻雜條紋與一摻雜頂區(qū)。摻雜條紋位于第一摻雜電極與第二摻雜電極之間的第一摻雜阱上。摻雜條紋互相分開。摻雜頂區(qū)位于摻雜條紋上，并延伸于摻雜條紋之間的第一摻雜阱上。第一摻雜阱與摻雜頂區(qū)具有一第一導(dǎo)電類型。摻雜條紋具有相反于第一導(dǎo)電類型的一第二導(dǎo)電類型。本發(fā)明各實施例的結(jié)構(gòu)和方法能降低裝置的開啟阻抗，提升開啟電流與效能。
文檔編號H01L21/28GK102769028SQ201110115558
公開日2012年11月7日 申請日期2011年5月3日 優(yōu)先權(quán)日2011年5月3日
發(fā)明者吳錫垣, 林正基, 林鎮(zhèn)元, 連士進(jìn) 申請人:旺宏電子股份有限公司