專(zhuān)利名稱(chēng)：系統(tǒng)級(jí)封裝方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)，尤其涉及一種系統(tǒng)級(jí)封裝方法。
背景技術(shù)：
隨著集成電路技術(shù)的不斷發(fā)展，電子產(chǎn)品越來(lái)越向小型化、智能化、高性能以及高可靠性方向發(fā)展。而集成電路封裝不僅直接影響著集成電路、電子模塊乃至整機(jī)的性能，而且還制約著整個(gè)電子系統(tǒng)的小型化、低成本和可靠性。在集成電路晶片尺寸逐步縮小，集成度不斷提高的情況下，電子工業(yè)對(duì)集成電路封裝技術(shù)提出了越來(lái)越高的要求。在公告號(hào)為CN1747156C的中國(guó)專(zhuān)利中就公開(kāi)了一種封裝基板。所述封裝基板包括基板，所述基板包括一表面；位于所述基板表面上的接球墊；形成于所述基板表面上的防焊層，所述防焊層包括至少一開(kāi)口，所述開(kāi)口露出所述接球墊；所述封裝基板還包括一圖案化金屬補(bǔ)強(qiáng)層，所述圖案化金屬補(bǔ)強(qiáng)層沿著所述防焊層開(kāi)口的側(cè)壁形成于所述接球墊上。然而，隨著半導(dǎo)體產(chǎn)品輕薄短小的趨勢(shì)以及產(chǎn)品系統(tǒng)功能需求的不斷提高，如何進(jìn)一步提高系統(tǒng)級(jí)封裝的集成性成為本領(lǐng)域技術(shù)人員亟待解決的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明解決的技術(shù)問(wèn)題是提供一種系統(tǒng)級(jí)封裝方法，以形成集成性較高的封裝結(jié)構(gòu)。為解決上述技術(shù)問(wèn)題，一種系統(tǒng)級(jí)封裝方法，包括提供基板；在所述基板上形成至少兩組封裝組，形成所述封裝組的步驟包括依次基板上形成的貼裝層、封料層、布線(xiàn)層；在最上層封裝組的布線(xiàn)層上形成頂部封料層，在基板下方植球。所述在基板上形成至少兩組封裝組的步驟，包括在基板上貼附第一貼裝層；將基板上貼有第一貼裝層的一面形成第一封料層；在第一封料層上形成第一布線(xiàn)層；在第一布線(xiàn)層上堆疊第二貼裝層；在第一封料層上形成覆蓋第二貼裝層的第二封料層；在第二封料層上形成第二布線(xiàn)層。所述在基板上貼附第一貼裝層的步驟包括在所述基板上形成膠合層，所述膠合層用于將第一貼裝層貼附于所述基板上。將基板上貼有第一貼裝層的一面形成第一封料層時(shí)，使第一貼裝層的連接部件裸
Mo在第一封料層上形成第一布線(xiàn)層的步驟包括在第一封料層中形成第一微通孔， 之后向第一微通孔中填充導(dǎo)電材料，形成第一縱向布線(xiàn)；在第一封料層上形成連接所述第一縱向布線(xiàn)的第一橫向布線(xiàn)，其中，所述第一縱向布線(xiàn)用于實(shí)現(xiàn)第一封裝組與其他封裝組和基板之間的電連接，所述第一橫向布線(xiàn)用于實(shí)現(xiàn)第一封裝組各器件之間的電連接。所述貼裝層包括芯片組。 所述芯片組包括單顆或多顆芯片。 所述貼裝層還包括無(wú)源器件組，所述無(wú)源器件組包括電阻、電容或電感中的一種或多種。所述封塑層或所述頂部封料層的材料為環(huán)氧樹(shù)脂。通過(guò)轉(zhuǎn)注、壓縮或印刷的方法形成所述封塑層或頂部封料層。與現(xiàn)有技術(shù)相比，本發(fā)明提供了一種的系統(tǒng)級(jí)封裝方法，具有以下優(yōu)點(diǎn)所述第一封料層填充于第一貼裝層的各器件之間，所述第一封料層的厚度與第一貼裝層的厚度相當(dāng)，可以減小各貼裝層的堆疊厚度，進(jìn)而提高封裝結(jié)構(gòu)的集成性。由于封料層具有良好的絕緣性，可以減少各縱向布線(xiàn)之間的干擾。


圖1為本發(fā)明系統(tǒng)級(jí)封裝方法一實(shí)施方式的流程示意圖；圖2至10是本發(fā)明系統(tǒng)級(jí)封裝方法一實(shí)施例所形成的封裝結(jié)構(gòu)的示意圖；圖11是圖1所示步驟S102 —實(shí)施例的流程示意圖。
具體實(shí)施例方式在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以很多不同于在此描述的其它方式來(lái)實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類(lèi)似推廣，因此本發(fā)明不受下面公開(kāi)的具體實(shí)施的限制。其次，本發(fā)明利用示意圖進(jìn)行詳細(xì)描述，在詳述本發(fā)明實(shí)施例時(shí)，為便于說(shuō)明，所述示意圖只是實(shí)例，其在此不應(yīng)限制本發(fā)明保護(hù)的范圍。下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
做詳細(xì)的說(shuō)明。參考圖1，示出了本發(fā)明系統(tǒng)級(jí)封裝方法一實(shí)施方式的流程示意圖，所述系統(tǒng)級(jí)封裝方法包括以下步驟SlOl，提供基板；S102，在基板上形成至少兩組封裝組；S103，在最上層封裝組上形成頂部封料層；S104，在所述基板下方植球。下面結(jié)合附圖對(duì)各個(gè)步驟做進(jìn)一步說(shuō)明。首先執(zhí)行步驟S101，如圖2所示，提供基板101，基板101是后續(xù)堆疊各封裝組的基礎(chǔ)，同時(shí)，也是承載后續(xù)各層封裝組的基礎(chǔ)，所述基板101包括兩個(gè)功能面，其中，所述基板101的第一表面用于進(jìn)行封裝組的堆疊，所述基板101的第二表面用于植球(植入連接球)，本實(shí)施例中，所述基板101的上表面用于進(jìn)行封裝組的堆疊，所述基板101的下表面用于植球，所述基板101的上、下表面設(shè)置有用于實(shí)現(xiàn)電連接的焊盤(pán)。其中，所述基板101 一般為 BT(Bismaleimide Triazine)基板或 PCB(Printed Circuit Board)基板等，以便于在基板101的第一表面和第二表面之間進(jìn)行走線(xiàn)。執(zhí)行步驟S102，參考圖11，示出了圖1所示步驟S102—實(shí)施例的流程示意圖，在本實(shí)施例中以在基板上形成兩組封裝組為例，但是本發(fā)明并不限制于此，具體地，所述步驟 S102包括以下分步驟步驟S1021，在基板上貼附第一貼裝層；步驟S1022，將基板上貼有第一貼裝層的一面形成第一封料層；
步驟S1023，在第一封料層上形成第一布線(xiàn)層；步驟S1024，在第一布線(xiàn)層上堆疊第二貼裝層；步驟S1025，在第一封料層上形成覆蓋第二貼裝層的第二封料層；步驟S1026，在第二封料層上形成第二布線(xiàn)層。執(zhí)行步驟S1021，如圖4所示，首先在所述基板101上形成膠合層102，所述膠合層 102用于將第一貼裝層103貼附于基板101上，基板101上形成膠合層102時(shí)可以通過(guò)點(diǎn)膠或印刷等方法。所述方法在半導(dǎo)體制造領(lǐng)域中已為本領(lǐng)域技術(shù)人員所熟知，在此不再贅述。所述第一貼裝層103包括多種半導(dǎo)體器件，本實(shí)施例中，所述第一貼裝層103包括第一芯片組105和第一無(wú)源器件組104，所述膠合層102涂覆于基板101上與第一芯片組 105和第一無(wú)源器件組104對(duì)應(yīng)的位置處。其中，所述第一芯片組105可以包括單顆或多顆芯片，對(duì)于多顆芯片的實(shí)施例，所述多顆芯片可以是不同種芯片，各芯片為一個(gè)系統(tǒng)級(jí)封裝產(chǎn)品的一部分，各自完成實(shí)現(xiàn)系統(tǒng)級(jí)功能中的一個(gè)或多個(gè)單獨(dú)的功能。所述第一無(wú)源器件組104是與第一芯片組105共同實(shí)現(xiàn)封裝產(chǎn)品的系統(tǒng)級(jí)功能的外部電路器件，具體地，包括電容、電阻和電感中的一種或多種，在實(shí)際應(yīng)用中，可根據(jù)設(shè)計(jì)需要進(jìn)行選配。將第一無(wú)源器件組104與不同功能的第一芯片組105組合在一起封裝，可以實(shí)現(xiàn)所需的系統(tǒng)級(jí)功能。需要說(shuō)明的是，在所述膠合層102上貼附第一貼裝層103時(shí)，按照第一貼裝層103 的功能面朝上的方式貼附于膠合層102上。本實(shí)施例中，第一貼裝層103包括第一芯片組 105和第一無(wú)源器件組104，其中，第一芯片組105中的功能面為具有芯片功能焊盤(pán)的表面， 第一無(wú)源器件組104的功能面為設(shè)置有焊盤(pán)的表面，因此在貼附第一芯片組105時(shí)，按照芯片功能焊盤(pán)朝上的方式貼附；在貼附第一無(wú)源器件組104時(shí)，按照焊盤(pán)朝上的方式貼附。在本發(fā)明的一個(gè)優(yōu)選的實(shí)施例中，第一芯片組105與第一無(wú)源器件組104的組合是根據(jù)系統(tǒng)功能來(lái)設(shè)計(jì)的。因此，在第一芯片組105的周?chē)赡苡邢嗤虿煌牧硗獾牡谝恍酒M105，或者相同或不同的電容、電阻或電感等第一無(wú)源器件組104 ；類(lèi)似的，在第一無(wú)源器件組104的周?chē)?，可能有相同或不同的其他的第一無(wú)源器件組104，或者一個(gè)或多個(gè)相同或不同第一芯片組105。執(zhí)行步驟S1022，如圖5所示，將基板上貼有第一貼裝層103的一面形成第一封料層106，使第一貼裝層103的連接部件裸露，本實(shí)施例中，所述連接部件為第一貼裝層103的芯片的焊盤(pán)和無(wú)源器件的焊盤(pán)。在后續(xù)工藝過(guò)程中，所述第一封料層106既可保護(hù)第一芯片組105和第一無(wú)源器件組104的功能面以外的其他表面，又可作為后續(xù)工藝的承載體。在本發(fā)明的一個(gè)實(shí)施例中，所述第一封料層106的材料是環(huán)氧樹(shù)脂。環(huán)氧樹(shù)脂的密封性能好，塑型容易，是形成第一封料層106的較佳材料。具體地，形成第一封料層106 的方法可以采用諸如轉(zhuǎn)注、壓縮或印刷的方法。這些方法的具體步驟已為本領(lǐng)域技術(shù)人員所熟知，在此不再贅述。執(zhí)行步驟S1023，如圖6所示，在第一封料層106上形成第一布線(xiàn)層107，具體地， 所述第一布線(xiàn)層107包括第一縱向布線(xiàn)和第一橫向布線(xiàn)，所述第一縱向布線(xiàn)用于實(shí)現(xiàn)第一封裝組和基板101之間、以及第一封裝組與其他封裝組間的電連接，所述第一橫向布線(xiàn)用于實(shí)現(xiàn)第一封裝組各器件之間的電連接。所述形成第一布線(xiàn)層107的步驟包括
5
在第一封料層中形成第一微通，之后向第一微通孔中填充導(dǎo)電材料，形成第一縱向布線(xiàn)；在第一封料層上形成連接所述第一縱向布線(xiàn)的第一橫向布線(xiàn)。具體地，通過(guò)鉆孔的方式形成所述第一微通孔107，所述第一微通孔107貫穿所述第一封料層106，并露出基板101中的焊盤(pán)，形成與基板101進(jìn)行互聯(lián)的通道。向所述第一微通孔107中填充導(dǎo)電材料，直至填滿(mǎn)所述第一微通孔107，從而形成第一縱向布線(xiàn)，在第一封料層上繼續(xù)沉積導(dǎo)電材料形成連接第一縱向布線(xiàn)的第一橫向布線(xiàn)。本實(shí)施例中，所述第一橫向布線(xiàn)用于連接第一芯片組105和第一無(wú)源器件組104，所述導(dǎo)電材料可以是金屬， 例如銅等。實(shí)際應(yīng)用中，可以根據(jù)設(shè)計(jì)需求有選擇地在封料層中形成縱向布線(xiàn)，以實(shí)現(xiàn)各貼裝層之間或貼裝層和基板之間的電連接，由于封料層具有良好的絕緣性，可以避免各貼裝層中各器件之間的干擾。至此，完成了在基板上形成第一封裝組的制作過(guò)程。執(zhí)行步驟S1024，如圖7所示，在第一布線(xiàn)層上106上堆疊第二貼裝層108，所述堆疊，是指將第二芯片層108置于第一封料層106上的預(yù)定位置處。需要說(shuō)明的是，所述堆疊步驟中，按照功能面朝上的方式將第二貼裝層108堆疊于第一封料層106上。所述第二貼裝層108與第一貼裝層103類(lèi)似，包括第二芯片組和第二無(wú)源器件組。然后執(zhí)行步驟S1025，如圖8所示，在第一封料層106上形成覆蓋第二貼裝層108 的第二封料層109，并使第二貼裝層108的芯片的焊盤(pán)和無(wú)源器件的焊盤(pán)裸露。形成第二封料層109的材料可以與形成第一封料層106的材料相同，即采用環(huán)氧樹(shù)脂來(lái)形成第二封料層 108。執(zhí)行步驟S1026，如圖9所示，在第二封料層109上形成第二布線(xiàn)層110，具體地， 所述第二布線(xiàn)層110包括第二縱向布線(xiàn)和第二橫向布線(xiàn)，所述第二縱向布線(xiàn)用于實(shí)現(xiàn)第二封裝組與其他封裝組、基板101之間的電連接，所述第二橫向布線(xiàn)用于實(shí)現(xiàn)第二封裝組各器件之間的電連接。所述形成第二布線(xiàn)層110的步驟包括在第二封料層中形成第二微通孔，之后向第二微通孔中填充導(dǎo)電材料，形成第二縱向布線(xiàn)；在第二封料層上形成連接所述第二縱向布線(xiàn)的第二橫向布線(xiàn)。所述形成第二布線(xiàn)層110的方法和形成第一布線(xiàn)層107的方法類(lèi)似，在此不再贅述。至此完成了依次在基板101上形成第一封裝組和第二封裝組的制作過(guò)程，上述實(shí)施例中以?xún)山M封裝組為例，但是本發(fā)明并不限制于此，還可以在基板101上形成兩組以上封裝組，其他封裝組的制作過(guò)程與上述封裝組的制作過(guò)程類(lèi)似，在此不再贅述。執(zhí)行步驟S103，如圖10所示，在第二布線(xiàn)層110上覆蓋封料層材料，形成頂部封料層111，所述頂部封料層111用于保護(hù)第二布線(xiàn)層110不受損傷，所述頂部封料層111與所述第一封料層106和第二封料層109的材料和形成方法相同。執(zhí)行步驟S104，如圖11所示，基板101下方進(jìn)行植球，形成連接球112。具體地， 在與基板101中連接走線(xiàn)對(duì)應(yīng)位置處進(jìn)行植球，植球的金屬可以采用金屬錫等多種金屬形成所述連接球112，所述植球工藝與現(xiàn)有技術(shù)相同，在此不再贅述。至此，各封裝組間通過(guò)布線(xiàn)層實(shí)現(xiàn)了相鄰或相隔封裝組間的互聯(lián)，再經(jīng)由基板內(nèi)部的線(xiàn)路整理實(shí)現(xiàn)了系統(tǒng)的整合，最終通過(guò)植球?qū)⒐δ茌敵?。綜上，本發(fā)明提供了一種的系統(tǒng)級(jí)封裝方法，可實(shí)現(xiàn)多層貼裝層的封裝，通過(guò)本發(fā)明系統(tǒng)級(jí)封裝方法形成的封裝結(jié)構(gòu)具有較高的集成性。雖然本發(fā)明已以較佳實(shí)施例披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
權(quán)利要求
1.一種系統(tǒng)級(jí)封裝方法，其特征在于，包括提供基板；在所述基板上形成至少兩組封裝組，形成所述封裝組的步驟包括依次基板上形成的貼裝層、封料層、布線(xiàn)層；在最上層封裝組的布線(xiàn)層上形成頂部封料層，在基板下方植球。
2.如權(quán)利要求1所述的系統(tǒng)級(jí)封裝方法，其特征在于，所述在基板上形成至少兩組封裝組的步驟，包括在基板上貼附第一貼裝層；將基板上貼有第一貼裝層的一面形成第一封料層；在第一封料層上形成第一布線(xiàn)層；在第一布線(xiàn)層上堆疊第二貼裝層；在第一封料層上形成覆蓋第二貼裝層的第二封料層；在第二封料層上形成第二布線(xiàn)層。
3.如權(quán)利要求2所述的系統(tǒng)級(jí)封裝方法，其特征在于，所述在基板上貼附第一貼裝層的步驟包括在所述基板上形成膠合層，所述膠合層用于將第一貼裝層貼附于所述基板上。
4.如權(quán)利要求2所述的系統(tǒng)級(jí)封裝方法，其特征在于，將基板上貼有第一貼裝層的一面形成第一封料層時(shí)，使第一貼裝層的連接部件裸露。
5.如權(quán)利要求2所述的系統(tǒng)級(jí)封裝方法，其特征在于，在第一封料層上形成第一布線(xiàn)層的步驟包括在第一封料層中形成第一微通孔，之后向第一微通孔中填充導(dǎo)電材料，形成第一縱向布線(xiàn)；在第一封料層上形成連接所述第一縱向布線(xiàn)的第一橫向布線(xiàn)，其中，所述第一縱向布線(xiàn)用于實(shí)現(xiàn)第一封裝組與其他封裝組和基板之間的電連接，所述第一橫向布線(xiàn)用于實(shí)現(xiàn)第一封裝組各器件之間的電連接。
6.如權(quán)利要求1 5任意一權(quán)利要求所述的系統(tǒng)級(jí)封裝方法，其特征在于，所述貼裝層包括芯片組。
7.如權(quán)利要求6所述的系統(tǒng)級(jí)封裝方法，其特征在于，所述芯片組包括單顆或多顆芯片。
8.如權(quán)利要求6所述的系統(tǒng)級(jí)封裝方法，其特征在于，所述貼裝層還包括無(wú)源器件組， 所述無(wú)源器件組包括電阻、電容或電感中的一種或多種。
9.如權(quán)利要求1所述的系統(tǒng)級(jí)封裝方法，其特征在于，所述封塑層或所述頂部封料層的材料為環(huán)氧樹(shù)脂。
10.如權(quán)利要求9所述的系統(tǒng)級(jí)封裝方法，其特征在于，通過(guò)轉(zhuǎn)注、壓縮或印刷的方法形成所述封塑層或頂部封料層。
全文摘要
一種系統(tǒng)級(jí)封裝方法，包括提供基板；在所述基板上形成至少兩組封裝組，形成所述封裝組的步驟包括依次基板上形成的貼裝層、封料層、布線(xiàn)層；在最上層封裝組的布線(xiàn)層上形成頂部封料層，在基板下方植球。本發(fā)明系統(tǒng)級(jí)封裝方法所形成的封裝結(jié)構(gòu)具有較高的集成性。
文檔編號(hào)H01L21/56GK102157402SQ20111007091
公開(kāi)日2011年8月17日 申請(qǐng)日期2011年3月23日 優(yōu)先權(quán)日2011年3月23日
發(fā)明者王洪輝, 石磊, 陶玉娟 申請(qǐng)人:南通富士通微電子股份有限公司