專利名稱：凹入的半導(dǎo)體基底和相關(guān)技術(shù)的制作方法
技術(shù)領(lǐng)域：
本公開的實(shí)施方式涉及集成電路領(lǐng)域，并且更具體而言，本公開的實(shí)施方式涉及用于封裝組件的凹入的半導(dǎo)體基底的技術(shù)、結(jié)構(gòu)和配置。
背景技術(shù)：
本文所提供的背景技術(shù)描述是以對(duì)本公開的內(nèi)容作一般性說明為目的。在背景技術(shù)部分描述的范圍內(nèi)，目前提及姓名的發(fā)明人的工作，以及本說明書在提交申請(qǐng)時(shí)可能尚未成為現(xiàn)有技術(shù)的方面，無論明示地還是暗含地，都不應(yīng)認(rèn)為是針對(duì)本公開的現(xiàn)有技術(shù)。在裸片或芯片上形成諸如晶體管之類的集成電路器件，該裸片或芯片的尺寸持續(xù)等比例縮小至更小尺寸。裸片的縮減尺寸正挑戰(zhàn)傳統(tǒng)基底制造技術(shù)和/或封裝組件技術(shù)， 該傳統(tǒng)基底制造技術(shù)和/或封裝組件技術(shù)當(dāng)前用于向半導(dǎo)體裸片路由電信號(hào)或從半導(dǎo)體裸片路由出電信號(hào)。舉例而言，層壓基底技術(shù)可能不能在基底上制作足夠小的特征以符合更細(xì)微的節(jié)距的互連或在所述裸片上形成的其他信號(hào)路由特征。

發(fā)明內(nèi)容
在一個(gè)實(shí)施方式中，本公開提供了一種方法，包括提供具有(i)第一表面和(ii) 與所述第一表面相反布置的第二表面的半導(dǎo)體基底，在所述半導(dǎo)體基底的第一表面中形成一個(gè)或更多個(gè)過孔，所述一個(gè)或更多個(gè)過孔初始僅穿過所述半導(dǎo)體基底的一部分而不到達(dá)所述第二表面，在所述半導(dǎo)體基底的第一表面上形成電介質(zhì)膜，在所述電介質(zhì)膜上形成再分布層，所述再分布層電耦合至所述一個(gè)或更多個(gè)過孔，將一個(gè)或更多個(gè)裸片耦合至所述再分布層，形成模塑料以封裹所述一個(gè)或更多個(gè)裸片的至少一部分，并使所述半導(dǎo)體基底的第二表面凹入以暴露所述一個(gè)或更多個(gè)過孔。在另一實(shí)施方式中，本公開提供一種方法，所述方法包括提供具有(i)第一表面和(ii)與所述第一表面相反布置的第二表面的半導(dǎo)體基底，在所述半導(dǎo)體基底的第一表面上形成電介質(zhì)膜，在所述電介質(zhì)膜上形成再分布層，將一個(gè)或更多個(gè)裸片耦合至所述再分布層，形成模塑料以封裹所述一個(gè)或更多個(gè)裸片的至少一部分，使所述半導(dǎo)體基底的第二表面凹入，并在所述半導(dǎo)體基底的第二表面中形成一個(gè)或更多個(gè)過孔，所述一個(gè)或更多個(gè)過孔(i)穿過所述半導(dǎo)體基底至所述半導(dǎo)體基底的第一表面并(ii)與所述再分布層電華禹合。
在另一實(shí)施方式中，本公開提供了一種設(shè)備，所述設(shè)備包括半導(dǎo)體基底，所述半導(dǎo)體基底具有第一表面、與所述第一表面相反布置的第二表面、形成于所述第一表面上的電介質(zhì)膜、形成于所述電介質(zhì)膜上的再分布層、以及形成于所述半導(dǎo)體基底中以在所述再分布層和所述半導(dǎo)體基底的第二表面之間提供電通路的一個(gè)或更多個(gè)過孔；耦合至所述再分布層的裸片；以及形成于所述半導(dǎo)體基底的第一表面上的模塑料。


通過下面的結(jié)合附圖的詳細(xì)描述，本公開的實(shí)施方式將易于理解。為了便于描述， 相似的附圖標(biāo)記表示相似的結(jié)構(gòu)元件。通過實(shí)施例而非通過說明書附圖中的圖中的限制來說明本文的實(shí)施方式。圖1至圖6B示意性地示出了各種實(shí)施例封裝組件的配置，所述封裝組件包括具有凹入表面的半導(dǎo)體基底。圖7A至圖7M示意性地示出了各種工藝操作之后的封裝組件。圖8A至圖8G示意性地示出了其他各種工藝操作之后的圖7E的封裝組件。圖9A至圖9H示意性地示出了各種工藝操作之后的另一封裝組件。圖10是用以制造封裝組件的方法的工藝流程圖。圖11是用以制造封裝組件的另一方法的工藝流程圖。
具體實(shí)施例方式本公開的實(shí)施方式描述具有凹入?yún)^(qū)域的半導(dǎo)體基底和相關(guān)封裝組件的技術(shù)、結(jié)構(gòu)和配置。本說明書可能使用基于視角的描述，例如上/下、之上/之下和/或頂部/底部。 這類描述僅用于方便論述，并非意于將本文所述實(shí)施方式應(yīng)用限制于任何特定的方向。為了本公開的目的，用語“A/B”意味著A或B。為了本公開的目的，用語“A和/或 B”意味著“(A)、⑶或(A和B)”。為了本公開的目的，用語“A、B和C中至少一個(gè)”意味著 “ (A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C) ”。為了本公開的目的，用語“ (A) B”意味著“⑶或(AB)，，，也即，A是可選項(xiàng)。以最有助于理解權(quán)利要求主題的方式，描述了作為相繼的多個(gè)分立操作的各種操作。然而，描述的順序不應(yīng)被解釋為暗示這些操作是必須依此順序。具體而言，這些操作可不以所呈現(xiàn)的順序來執(zhí)行。所描述的操作可以與所描述的實(shí)施方式不同的順序來執(zhí)行。在附加的實(shí)施方式中可執(zhí)行各種附加的操作和/或可省略所描述的操作。說明書使用用語“在實(shí)施方式中”、“在一些實(shí)施方式中”或類似語言，所述用語可均指一個(gè)或更多個(gè)相同的或不同的實(shí)施方式。此外，針對(duì)本公開的實(shí)施方式所使用的術(shù)語 “包括”、“含有”、“具有”等是同義詞。圖1至圖6示意性地示出了各種實(shí)施例封裝組件的配置，所述封裝組件包括具有凹入表面的半導(dǎo)體基底102。圖1描繪了依照各種實(shí)施方式的封裝組件100的配置。封裝組件100包括半導(dǎo)體基底102，半導(dǎo)體基底102是大體上包括諸如硅(Si)之類的半導(dǎo)體材料的基底或內(nèi)插板(interposer)。也即，半導(dǎo)體基底102的材料的主體是半導(dǎo)體材料。所述半導(dǎo)體材料可包括結(jié)晶類材料和/或無定形類材料。舉例而言，在該半導(dǎo)體材料是硅的情形中，該硅材料可包括單晶硅和/或多晶硅的類型。在其他的實(shí)施方式中，半導(dǎo)體基底 102可包括其他半導(dǎo)體材料，例如鍺、III-V族材料或II-VI族材料，所述鍺、III-V族材料或II-VI族材料也可受益于本文所述的原理。半導(dǎo)體基底102包括第一表面Al和與第一表面Al相反布置的第二表面A2。第一表面Al和第二表面A2 —般指半導(dǎo)體基底102的相反表面以便于描述本文中所述的各種配置。依據(jù)各種實(shí)施方式，所述半導(dǎo)體基底的第二表面A2是凹入的。凹入的第二表面A2 一般提供半導(dǎo)體基底102的相對(duì)較薄區(qū)域以便于穿過基底102的一個(gè)或更多個(gè)過孔104的形成。在一些實(shí)施方式中，半導(dǎo)體基底102是凹入的以具有在約10微米和約500微米之間的厚度T。一般而言，使用類似于制造裸片上或芯片上的集成電路(IC)結(jié)構(gòu)的那些技術(shù)來制造半導(dǎo)體基底102。舉例而言，可使用眾所周知的諸如光刻/刻蝕和/或沉積工藝之類的用于制造裸片上的IC器件的構(gòu)圖工藝來形成半導(dǎo)體基底102的特征。通過使用半導(dǎo)體制造技術(shù)，半導(dǎo)體基底102可包括比其他類型基底更小的特征，所述其他類型基底例如層壓(例如有機(jī))基底。對(duì)于持續(xù)縮減尺寸的裸片而言，半導(dǎo)體基底102便于路由諸如輸入信號(hào)/輸出信號(hào)(I/O)和/或電源信號(hào)/接地信號(hào)之類的電信號(hào)。舉例而言，在一些實(shí)施方式中，半導(dǎo)體基底102允許細(xì)微節(jié)距的Si對(duì)Si互連和在半導(dǎo)體基底102和一個(gè)或更多個(gè)裸片108之間路由的最終線路。依據(jù)各種實(shí)施方式，形成一個(gè)或更多個(gè)過孔104穿過半導(dǎo)體基底102。所述一個(gè)或更多個(gè)過孔104提供半導(dǎo)體基底102的第一表面Al和第二表面A2之間的電通路。所述一個(gè)或更多個(gè)過孔104 —般包括導(dǎo)電和/或?qū)岬牟牧?，例如金屬。電介質(zhì)材料(例如圖7C 的電介質(zhì)膜10 可布置于所述一個(gè)或更多個(gè)過孔104的金屬和半導(dǎo)體基底102的半導(dǎo)體材料之間。在半導(dǎo)體基底102包括硅的實(shí)施方式中，所述一個(gè)或更多個(gè)過孔104是一個(gè)或更多個(gè)硅貫通孔(TSV)。在所述半導(dǎo)體基底的第一表面Al和/或第二表面A2上形成電介質(zhì)膜(例如圖7L 的電介質(zhì)膜105)。類似于連同例如圖7B至圖7M、圖8A至圖8G或圖9A至圖9H所描繪的電介質(zhì)膜105，所述電介質(zhì)膜可配置于封裝組件100和圖2至圖6的其他封裝組件中。在圖1至圖6中未描繪所述電介質(zhì)膜以避免混淆這些圖的各方面。舉例而言，所述電介質(zhì)膜可包括二氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SiOxNy)或其他合適的電介質(zhì)材料。所述電介質(zhì)膜一般對(duì)布置于半導(dǎo)體基底102之上的導(dǎo)電材料提供電絕緣以防止所述導(dǎo)電材料和半導(dǎo)體基底102的半導(dǎo)體材料(例如硅)之間的電流泄漏。在半導(dǎo)體基底102上形成一個(gè)或更多個(gè)再分布層106以路由耦合至半導(dǎo)體基底 102的所述一個(gè)或更多個(gè)裸片108的電信號(hào)。舉例而言，所述一個(gè)或更多個(gè)再分布層106在所述一個(gè)或更多個(gè)裸片108和所述一個(gè)或更多個(gè)過孔104之間可提供電路由。所述一個(gè)或更多個(gè)再分布層106—般包括諸如金屬(例如銅或鋁)之類的導(dǎo)電材料。在其他實(shí)施方式中，也可使用其他合適的導(dǎo)電材料以形成所述一個(gè)或更多個(gè)再分布層106。所述一個(gè)或更多個(gè)再分布層106可包括多種結(jié)構(gòu)以路由電信號(hào)，所述多種結(jié)構(gòu)例如焊盤、焊區(qū)或跡線。盡管未描繪出，但在所述一個(gè)或更多個(gè)再分布層106上可沉積包括電絕緣材料的鈍化層，并對(duì)所述鈍化層進(jìn)行構(gòu)圖以提供所述鈍化層中的開口，從而允許所述一個(gè)或更多個(gè)裸片108與所述一個(gè)或更多個(gè)再分布層106電耦合，所述電絕緣材料例如聚
酰亞胺。一個(gè)或更多個(gè)裸片108耦合至半導(dǎo)體基底102。所述一個(gè)或更多個(gè)裸片108 —般包括半導(dǎo)體材料，例如硅。在一個(gè)實(shí)施方式中，使用相同的半導(dǎo)體材料制造所述一個(gè)或更多個(gè)裸片108和半導(dǎo)體基底102，從而降低與材料的加熱/冷卻不匹配有關(guān)的應(yīng)力，例如不匹配的熱膨脹系數(shù)(CTE)?？梢允褂萌魏魏线m的配置將所述一個(gè)或更多個(gè)裸片108耦合至半導(dǎo)體基底102。 所述一個(gè)或更多個(gè)裸片108 —般具有有源側(cè)和與所述有源側(cè)相反布置的無源側(cè)，所述有源側(cè)包括的表面上形成有多個(gè)集成電路(IC)器件(圖中未示出)，所述集成電路器件例如用于邏輯和/或存儲(chǔ)器的晶體管。所述一個(gè)或更多個(gè)裸片108的有源側(cè)電耦合至所述一個(gè)或更多個(gè)再分布層106。在一些實(shí)施方式中，如所見，在倒裝芯片配置中使用一個(gè)或更多個(gè)凸點(diǎn)110將所述一個(gè)或更多個(gè)裸片108的有源側(cè)耦合至所述一個(gè)或更多個(gè)再分布層106。在其他一些實(shí)施方式中，使用其他結(jié)構(gòu)將所述一個(gè)或更多個(gè)裸片108的有源側(cè)電耦合至所述一個(gè)或更多個(gè)再分布層106，所述其他結(jié)構(gòu)例如用以提供引線鍵合配置的一個(gè)或更多個(gè)鍵合引線。所述一個(gè)或更多個(gè)凸點(diǎn)110 —般包括諸如焊料或其他金屬之類的導(dǎo)電材料以路由所述一個(gè)或更多個(gè)裸片108的電信號(hào)。依據(jù)各種實(shí)施方式，所述一個(gè)或更多個(gè)凸點(diǎn)110 包括鉛、金、錫、銅、無鉛材料或它們的組合。所述一個(gè)或更多個(gè)凸點(diǎn)110可具有多種形狀并可通過使用凸點(diǎn)成形工藝形成，所述多種形狀包括球形、圓柱形、矩形或其他形狀，所述凸點(diǎn)成形工藝?yán)缡芸靥酒B接(C4)工藝、柱形凸點(diǎn)成形(stud-bumping)工藝或其他的合適工藝。雖然圖中未示出，但一個(gè)或更多個(gè)其他的有源組件或者無源組件可安裝在半導(dǎo)體基底102上。所述組件可包括電子元件和集成電路(IC)。舉例而言，所述組件可包括過濾器組件、電阻器、電感器、功率放大器、電容器或經(jīng)封裝的IC。在其他實(shí)施方式中，其他的有源組件或無源組件可耦合至半導(dǎo)體基底102。模塑料112布置于半導(dǎo)體基底102的第一表面Al上。模塑料112 —般包括諸如熱固樹脂之類的電絕緣材料，布置所述電絕緣材料以保護(hù)所述一個(gè)或更多個(gè)裸片108免于與操縱相關(guān)聯(lián)的碎裂、氧化或濕氣。在一些實(shí)施方式中，如所見，布置模塑料112大體上封裹所述一個(gè)或更多個(gè)裸片108并大體上填充所述一個(gè)或更多個(gè)裸片108和半導(dǎo)體基底102 之間(例如所述一個(gè)或更多個(gè)凸點(diǎn)110之間)的區(qū)域。可選擇模塑料112以具有與半導(dǎo)體基底102和/或所述一個(gè)或更多個(gè)裸片108的熱膨脹系數(shù)(CTE)相同或相似的熱膨脹系數(shù)， 從而降低與不匹配的熱膨脹系數(shù)材料相關(guān)聯(lián)的應(yīng)力。在所述一個(gè)或更多個(gè)再分布層106上形成諸如一個(gè)或更多個(gè)焊料球或焊料柱之類的一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)114以進(jìn)一步路由一個(gè)或更多個(gè)裸片108的電信號(hào)。在所描繪的實(shí)施方式中，所述一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)114耦合至所述半導(dǎo)體基底的第二表面A2上的一個(gè)或更多個(gè)再分布層106。所述一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)114 一般包括導(dǎo)電材料。所述一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)114可形成為多種形狀并可放置成多種定位，所述多種形狀包括球形、平面形狀或多邊形形狀，所述多種定位包括成行或多行的陣列。盡管所述一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)114描繪在半導(dǎo)體基底102的外圍部分上，但在其他實(shí)施方式中，所述一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)114可布置在半導(dǎo)體基底102的中心部分上或靠近中心部分。在一些實(shí)施方式中，所述一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)114配置成球柵陣列(BGA)配置?？梢允褂盟鲆粋€(gè)或更多個(gè)封裝互連結(jié)構(gòu)114將封裝組件100電耦合至另一電子器件150，以進(jìn)一步將所述一個(gè)或更多個(gè)裸片108的電信號(hào)路由至其他的電子器件150。舉例而言，所述其他的電子器件150可包括印刷電路板(PCB)(例如主板)、模塊或另一封裝組件。圖2描繪了依照各種實(shí)施方式的封裝組件200的配置。封裝組件200包括與關(guān)于圖1的封裝組件100描述的實(shí)施方式相一致的半導(dǎo)體基底102、一個(gè)或更多個(gè)過孔104、一個(gè)或更多個(gè)再分布層106、一個(gè)或更多個(gè)裸片108、一個(gè)或更多個(gè)凸點(diǎn)110、模塑料112以及一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)114。在圖2中，模塑料112還形成于半導(dǎo)體基底102的第二表面A2上。暴露出所述一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)114的至少一部分以將所述一個(gè)或更多個(gè)裸片108的電信號(hào)路由至另一電子器件(例如圖1的其他電子器件150)。圖3描繪了依照各種實(shí)施方式的封裝組件300的配置。封裝組件300包括與分別關(guān)于圖1和圖2的封裝組件100和封裝組件200描述的實(shí)施方式相一致的半導(dǎo)體基底102、 一個(gè)或更多個(gè)過孔104、一個(gè)或更多個(gè)再分布層106、一個(gè)或更多個(gè)裸片108、一個(gè)或更多個(gè)凸點(diǎn)110、模塑料112以及一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)114。在圖3中，所述一個(gè)或更多個(gè)裸片108中的至少一個(gè)耦合至布置于半導(dǎo)體基底102的第二表面A2上的所述一個(gè)或更多個(gè)再分布層106。所述一個(gè)或更多個(gè)裸片108可布置在半導(dǎo)體基底102的第一表面A 1和第二表面A2 二者上。圖4描繪了依照各種實(shí)施方式的封裝組件400的配置。封裝組件400包括與分別關(guān)于圖1、圖2和圖3的封裝組件100、封裝組件200和封裝組件300描述的實(shí)施方式相一致的半導(dǎo)體基底102、一個(gè)或更多個(gè)過孔104、一個(gè)或更多個(gè)再分布層106、一個(gè)或更多個(gè)裸片108、一個(gè)或更多個(gè)凸點(diǎn)110、模塑料112以及一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)114。在圖4中，如所見，底部填充材料116布置于所述一個(gè)或更多個(gè)裸片108中的至少一個(gè)和半導(dǎo)體基底102之間。舉例而言，底部填充材料116可包括環(huán)氧樹脂或其他合適的電絕緣材料。底部填充材料116 —般增加所述一個(gè)或更多個(gè)裸片108與半導(dǎo)體基底102之間的粘附，在所述一個(gè)或更多個(gè)凸點(diǎn)110之間提供附加的電絕緣，和/或保護(hù)一個(gè)或更多個(gè)凸點(diǎn)110免于濕氣和氧化。在一些實(shí)施方式(未示出)中，底部填充材料116可由模塑料112封裹。舉例而言，底部填充材料116可布置于所述一個(gè)或更多個(gè)裸片108和半導(dǎo)體基底102之間以封裹所述一個(gè)或更多個(gè)凸點(diǎn)110，并且可布置模塑料112以封裹所述一個(gè)或更多個(gè)裸片108和底部填充材料116。圖5描繪了依照各種實(shí)施方式的封裝組件500的配置。封裝組件500包括與分別關(guān)于圖1、圖2、圖3和圖4的封裝組件100、封裝組件200、封裝組件300和封裝組件400 描述的實(shí)施方式相一致的半導(dǎo)體基底102、一個(gè)或更多個(gè)過孔104、一個(gè)或更多個(gè)再分布層 106、一個(gè)或更多個(gè)裸片108、一個(gè)或更多個(gè)凸點(diǎn)110、模塑料112以及一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)114。在圖5中，所述一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)114中的至少一個(gè)耦合至布置在半導(dǎo)體基底102的第一表面Al上的一個(gè)或更多個(gè)再分布層106。所述一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)114可布置在半導(dǎo)體基底102的第一表面Al和第二表面A2 二者上以路由所述一個(gè)或更多個(gè)裸片108的電信號(hào)。如所見，使用第一表面Al上的一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)114可將封裝組件500 耦合至另一電子器件150，并且使用第二表面A2上的一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)114可將封裝組件500進(jìn)一步耦合至另一電子器件150。舉例而言，可使用第二表面A2上的一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)114將所述一個(gè)或更多個(gè)裸片108的電信號(hào)路由至其上安裝有封裝組件500的印刷電路板(例如主板)?？墒褂玫谝槐砻鍭l上的一個(gè)或更多個(gè)封裝互連結(jié)構(gòu) 114將所述一個(gè)或更多個(gè)裸片108的電信號(hào)路由至堆疊于封裝組件500上的另一封裝組件， 從而提供層疊封裝(PoP)配置。圖6A描繪了依照各種實(shí)施方式的封裝組件600A的配置。封裝組件600A包括與分別關(guān)于圖1、圖2、圖3、圖4和圖5的封裝組件100、封裝組件200、封裝組件300、封裝組件400和封裝組件500描述的實(shí)施方式相一致的半導(dǎo)體基底102、一個(gè)或更多個(gè)過孔104、 一個(gè)或更多個(gè)再分布層106、一個(gè)或更多個(gè)裸片108、一個(gè)或更多個(gè)凸點(diǎn)110、模塑料112以及一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)114。在圖6A中，如所見，形成模塑料112以暴露出所述一個(gè)或更多個(gè)裸片108中的至少一個(gè)的表面。所述一個(gè)或更多個(gè)裸片108的暴露出的表面便于從所述一個(gè)或更多個(gè)裸片 108散熱。圖6B描繪了依照各種實(shí)施方式的封裝組件600B的配置。封裝組件600B類似于圖6A的封裝組件600A，但是封裝組件600B還包括諸如熱沉之類的散熱結(jié)構(gòu)675。散熱結(jié)構(gòu)675熱耦合至示出的一個(gè)或更多個(gè)裸片108的背側(cè)。在一些實(shí)施方式中，在半導(dǎo)體基底 102的第一表面Al上形成的一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)114便于從封裝組件600B處散熱。 在其他實(shí)施方式中，所述一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)114根本不形成于半導(dǎo)體基底102的第一表面Al上，并且模塑料112填充第一表面Al上由圖6B的一個(gè)或更多個(gè)封裝互連結(jié)構(gòu) 114所占的區(qū)域。本文所述的技術(shù)和配置可提供如下益處降低與在半導(dǎo)體基底102中制造一個(gè)或更多個(gè)過孔104相關(guān)聯(lián)的工藝復(fù)雜度和/或成本，促使利用半導(dǎo)體基底102的兩側(cè)，便于實(shí)現(xiàn)多堆疊封裝配置，降低封裝組件的尺寸，和/或提高散熱。在一些實(shí)施方式中，封裝組件 100,200,300,400,500和600是最終的封裝組件，該最終封裝組件安裝于或準(zhǔn)備安裝于諸如印刷電路板之類的另一電子器件上。關(guān)于圖1至圖6描述的實(shí)施方式的合適組合位于本公開的范圍內(nèi)。圖7A至圖7M示意性地示出了各種工藝操作之后的封裝組件700。關(guān)于圖7A至圖 7M描述的操作與制造封裝組件700的方法(例如圖10的方法1000)相對(duì)應(yīng)，其中，在如本文所述的下述步驟中至少之一前大體形成所述一個(gè)或更多個(gè)過孔104 形成一個(gè)或更多個(gè)再分布層106，將所述一個(gè)或更多個(gè)裸片108耦合至半導(dǎo)體基底102，形成模塑料112，以及使半導(dǎo)體基底102的表面凹入。參見圖7A，描繪了在半導(dǎo)體基底102的第一表面Al中形成一個(gè)或更多個(gè)溝槽103 之后的封裝組件700。所述一個(gè)或更多個(gè)溝槽103是作為在半導(dǎo)體基底102中形成一個(gè)或更多個(gè)過孔(例如圖7C的一個(gè)或更多個(gè)過孔104)的一部分從半導(dǎo)體基底102移除半導(dǎo)體材料的區(qū)域。舉例而言，使用刻蝕工藝或激光鉆孔工藝，通過選擇性地移除半導(dǎo)體材料可形成所述一個(gè)或更多個(gè)溝槽103。如所見，所述一個(gè)或更多個(gè)溝槽103僅穿過半導(dǎo)體基底102 的一部分。也即，形成于第一表面Al中的一個(gè)或更多個(gè)溝槽103并未到達(dá)半導(dǎo)體基底102 的第二表面A2。參見圖7B，如所見，描繪了在半導(dǎo)體基底102的第一表面Al和第二表面A2上，包括在所述一個(gè)或更多個(gè)溝槽103中的半導(dǎo)體基底102的表面(例如側(cè)壁)上，形成電介質(zhì)膜105之后的封裝組件700。通過使用沉積技術(shù)沉積電介質(zhì)材料可形成電介質(zhì)膜105，所述沉積技術(shù)例如熱生長、物理氣相沉積(PVD)、化學(xué)氣相沉積(CVD)和/或原子層沉積(ALD)， 所述電介質(zhì)材料例如二氧化硅(SiO2)、氮化硅(SiN)或氮氧化硅(SiOxNy),其中χ和y代表合適的化學(xué)計(jì)量值。在其他實(shí)施方式中，可使用其他合適的沉積技術(shù)和/或電介質(zhì)材料。參見圖7C，描繪了在所述一個(gè)或更多個(gè)溝槽(例如圖7B的一個(gè)或更多個(gè)溝槽 103)中沉積導(dǎo)電材料以大體上形成所述一個(gè)或更多個(gè)過孔104之后的封裝組件700。舉例而言，所述導(dǎo)電材料可包括銅或其他合適的金屬材料。在一個(gè)實(shí)施方式中，沉積所述導(dǎo)電材料以大體上填充所述一個(gè)或更多個(gè)溝槽。在另一實(shí)施方式中，沉積所述導(dǎo)電材料以覆蓋所述一個(gè)或更多個(gè)溝槽表面上的電介質(zhì)膜105， 并且沉積諸如環(huán)氧樹脂、樹脂或氧化物之類的電絕緣材料以填充所述一個(gè)或更多個(gè)溝槽的剩余部分。參見圖7D，描繪了在布置于半導(dǎo)體基底102的第一表面Al上的所述電介質(zhì)膜105 上形成一個(gè)或更多個(gè)再分布層106之后的封裝組件700。所述一個(gè)或更多個(gè)再分布層106 電耦合至所述一個(gè)或更多個(gè)過孔104。通過使用任何合適的沉積技術(shù)沉積導(dǎo)電材料，可形成所述一個(gè)或更多個(gè)再分布層106。沉積的所述導(dǎo)電材料可被構(gòu)圖和/或刻蝕以提供路由一個(gè)或更多個(gè)裸片的電信號(hào)的路由結(jié)構(gòu)?？啥询B多個(gè)再分布層以提供期望的電信號(hào)路由。參見圖7E，描繪了一個(gè)或更多個(gè)裸片108耦合至所述一個(gè)或更多個(gè)再分布層106 之后的封裝組件700。所述一個(gè)或更多個(gè)裸片108可以以多種配置耦合至半導(dǎo)體基底102， 舉例而言，所述多種配置包括倒裝芯片配置或引線鍵合配置或它們的組合。在倒裝芯片配置中，如所見，使用一個(gè)或更多個(gè)凸點(diǎn)110將所述一個(gè)或更多個(gè)裸片108的有源表面耦合至所述一個(gè)或更多個(gè)再分布層106。所述一個(gè)或更多個(gè)凸點(diǎn)110可包括微焊料凸點(diǎn)或銅柱形凸點(diǎn)。在其他實(shí)施方式中，可使用其他已知的裸片對(duì)晶片或裸片對(duì)裸片的鍵合技術(shù)。在引線鍵合配置(未示出)中，使用粘合劑將所述裸片的無源表面耦合至半導(dǎo)體基底，并且使用一個(gè)或更多個(gè)鍵合引線將所述裸片的有源表面耦合至所述一個(gè)或更多個(gè)再分布層106。所述一個(gè)或更多個(gè)裸片108電耦合至所述一個(gè)或更多個(gè)過孔104。參見圖7F，描繪了形成模塑料112以封裹所述一個(gè)或更多個(gè)裸片108的至少一部分之后的封裝組件700。根據(jù)各種實(shí)施方式，模塑料112通過沉積電絕緣材料來形成。舉例而言，通過向模具中沉積固體形態(tài)(例如粉末)的樹脂(例如熱固樹脂)并施加熱量和 /或壓力以熔化所述樹脂，可形成模塑料112。在其他實(shí)施方式中，可使用用于形成模塑料 112的其他已知的技術(shù)。當(dāng)半導(dǎo)體基底102是在晶片形態(tài)中或是在單個(gè)化形態(tài)中時(shí)，在半導(dǎo)體基底102上可形成模塑料112。在所描繪的實(shí)施方式中，形成模塑料112以封裹所述一個(gè)或更多個(gè)裸片 108。
依據(jù)一些實(shí)施方式，如所見，可形成模塑料112以大體上填充所述一個(gè)或更多個(gè)裸片108和半導(dǎo)體基底102之間(例如所述一個(gè)或更多個(gè)凸點(diǎn)110之間)的區(qū)域。在其他實(shí)施方式中，可連同模塑料112 —起使用底部填充材料(例如圖4的底部填充材料116)。 也即，所述底部填充材料可布置于所述一個(gè)或更多個(gè)裸片108和半導(dǎo)體基底102之間，并且可形成模塑料112以封裹所述底部填充材料。參見圖7G，描繪了使半導(dǎo)體基底102的第二表面A2凹入以暴露出所述一個(gè)或更多個(gè)過孔104之后的封裝組件700。半導(dǎo)體基底102的第二表面A2可通過多種合適的技術(shù)凹入，舉例而言，所述合適的技術(shù)包括研磨工藝或刻蝕工藝。在一些實(shí)施方式中，使半導(dǎo)體基底102凹入以具有約10微米至約500微米之間的厚度。在其他實(shí)施方式中，可使用其他的凹入技術(shù)和厚度。依據(jù)各種實(shí)施方式，在凹入以暴露出一個(gè)或更多個(gè)過孔104的過程中，使用模塑料112作為機(jī)械載體以支撐半導(dǎo)體基底102。在半導(dǎo)體基底102的凹入的第二表面A2上可執(zhí)行附加的操作。參見圖7H，描繪了在半導(dǎo)體基底102的凹入的第二表面A2上形成電介質(zhì)膜105 以及在第二表面A2上的電介質(zhì)膜105上形成一個(gè)或更多個(gè)再分布層106之后的封裝組件 700。使用分別關(guān)于圖7B和圖7D描述的技術(shù)，可形成電介質(zhì)膜105和所述一個(gè)或更多個(gè)再分布層106。參見圖71，描繪了將附加的一個(gè)或更多個(gè)裸片108耦合至半導(dǎo)體基底102的第二表面A2上的一個(gè)或更多個(gè)再分布層106之后的封裝組件700。使用關(guān)于圖7E描述的技術(shù)， 可耦合所述附加的一個(gè)或更多個(gè)裸片108。參見圖7J，描繪了在半導(dǎo)體基底102的第二表面A2上形成模塑料112之后的封裝組件700?？梢砸罁?jù)關(guān)于圖7F描述的實(shí)施方式形成模塑料112。參見圖7K，描繪了在模塑料112中形成一個(gè)或更多個(gè)開口 113以暴露出形成于半導(dǎo)體基底102的第一表面Al和/或第二表面A2上的一個(gè)或更多個(gè)再分布層106之后的封裝組件700。舉例而言，通過使用激光工藝或刻蝕工藝，可形成所述一個(gè)或更多個(gè)開口 113。 所述一個(gè)或更多個(gè)再分布層106可充當(dāng)激光停止材料或刻蝕停止材料。參見圖7L，描繪了通過所述一個(gè)或更多個(gè)開口(例如圖7K的一個(gè)或更多個(gè)開口 113)將一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)114耦合至所述一個(gè)或更多個(gè)再分布層106之后的封裝組件700。通過使用多種合適的工藝將導(dǎo)電材料沉積到所述一個(gè)或更多個(gè)開口中，可形成所述一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)114。舉例而言，可使用絲網(wǎng)印刷、電鍍、貼裝或其他眾所周知的工藝沉積所述導(dǎo)電材料。可在半導(dǎo)體基底102的第一表面Al和第二表面A2之一上或兩者上形成所述一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)114以將去往或來自封裝組件700的一個(gè)或更多個(gè)裸片108的電信號(hào)路由至另一電子器件(例如圖1的另一電子器件150)。參見圖7M，描繪了封裝組件700以顯示，在一些實(shí)施方式中形成模塑料112以使暴露出所述一個(gè)或更多個(gè)裸片108的表面，從而利于散熱。也即，舉例而言，可使用模具沉積模塑料112，這樣所述一個(gè)或更多個(gè)裸片108具有暴露出的表面。在其他實(shí)施方式中，沉積模塑料112以封裹所述一個(gè)或更多個(gè)裸片108，并且隨后通過化學(xué)機(jī)械拋光(CMP)使所述模塑料112凹入，從而暴露出所述一個(gè)或更多個(gè)裸片108的表面。圖8A至圖8G示意性地示出了其他各種工藝操作之后的圖7E的封裝組件700。關(guān)于圖8A至圖8G所述的操作與在形成模塑料112之前將所述一個(gè)或更多個(gè)封裝互連結(jié)構(gòu) 114耦合至所述一個(gè)或更多個(gè)再分布層106的技術(shù)相對(duì)應(yīng)。參見圖8A，描繪了將一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)114耦合至所述一個(gè)或更多個(gè)再分布層106之后的圖7E的封裝組件700。通過使用多種合適的工藝沉積導(dǎo)電材料，可形成所述一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)114。舉例而言，可使用絲網(wǎng)印刷、電鍍、貼裝或其他眾所周知的工藝沉積導(dǎo)電材料。參見圖8B，描繪了在半導(dǎo)體基底102上形成模塑料112之后的圖8A的封裝組件 700。在一些實(shí)施方式中，如所見，形成模塑料112以大體上封裹所述一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)114?？梢砸罁?jù)關(guān)于例如圖7F和圖7M所述的實(shí)施方式形成模塑料112。參見圖8C，描繪了使半導(dǎo)體基底102的第二表面A2凹入以暴露出所述一個(gè)或更多個(gè)過孔104之后的圖8B的封裝組件700?？梢砸罁?jù)關(guān)于圖7G所述的實(shí)施方式使半導(dǎo)體基底102凹入。參見圖8D，描繪了在半導(dǎo)體基底102的凹入的第二表面A2上形成電介質(zhì)膜105和在第二表面A2上的電介質(zhì)膜105上形成一個(gè)或更多個(gè)再分布層106之后的圖8C的封裝組件700。使用分別關(guān)于圖7B和圖7D所述的技術(shù)可形成電介質(zhì)膜105和一個(gè)或更多個(gè)再分布層106。參見圖8E，描繪了將附加的一個(gè)或更多個(gè)裸片108耦合至半導(dǎo)體基底102的第二表面A2上的一個(gè)或更多個(gè)再分布層106之后的圖8D的封裝組件700。可以依據(jù)關(guān)于圖7E 描述的實(shí)施方式耦合附加的一個(gè)或更多個(gè)裸片108。參見圖8F，描繪了在半導(dǎo)體基底102的第二表面A2上形成附加的一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)114并形成模塑料112之后的圖8E的封裝組件700。可以依據(jù)關(guān)于圖7F所述的實(shí)施方式形成模塑料112。可以依據(jù)關(guān)于圖8A所述的實(shí)施方式形成附加的一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)114。參見圖8G，描繪了在所述的模塑料中形成一個(gè)或更多個(gè)開口 113以暴露出所述一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)114的圖8F的封裝組件700。通過使用例如激光工藝或刻蝕工藝，可形成所述一個(gè)或更多個(gè)開口 113。所述一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)114可充當(dāng)激光停止材料或刻蝕停止材料。圖9A至圖9H示意性地示出了各種工藝操作后的另一封裝組件900。關(guān)于圖9A至圖9H描述的操作與制造封裝組件900的方法(例如圖11的方法1100)相對(duì)應(yīng)，其中，在如本文所述的下述步驟至少之一后大體形成一個(gè)或更多個(gè)過孔104 形成一個(gè)或更多個(gè)再分布層106，將一個(gè)或更多個(gè)裸片108耦合至半導(dǎo)體基底102，形成模塑料112，以及使半導(dǎo)體基底102的表面凹入。參見圖9A，如所見，描繪了在半導(dǎo)體基底102的第一表面A 1和第二表面A2上形成電介質(zhì)膜105之后的封裝組件900?？梢砸罁?jù)關(guān)于圖7B所述的實(shí)施方式形成電介質(zhì)膜 105。參見圖9B，描繪了在布置于半導(dǎo)體基底102的第一表面A 1上的電介質(zhì)膜105上形成一個(gè)或更多個(gè)再分布層106之后的封裝組件900?？梢砸罁?jù)關(guān)于圖7D所述的實(shí)施方式形成一個(gè)或更多個(gè)再分布層106。參見圖9C，描繪了將一個(gè)和更多個(gè)裸片108耦合至所述一個(gè)或更多個(gè)再分布層106之后的封裝組件900?？梢砸罁?jù)關(guān)于圖7E所述的實(shí)施方式耦合所述一個(gè)或更多個(gè)裸片 108。參見圖9D，描繪了形成模塑料112以封裹所述一個(gè)或更多個(gè)裸片108的至少一部分之后的封裝組件900?？梢砸罁?jù)關(guān)于圖7F所述的實(shí)施方式形成模塑料112。參見圖9E，描繪了使半導(dǎo)體基底102的第二表面A2凹入之后的封裝組件900。通過多種合適的技術(shù)可使半導(dǎo)體基底102的第二表面A2凹入，所述多種合適的技術(shù)包括研磨工藝或刻蝕工藝。使半導(dǎo)體基底102凹入以便于形成穿過半導(dǎo)體基底102的一個(gè)或更多個(gè)過孔(例如圖9G的一個(gè)或更多個(gè)過孔104)。在一些實(shí)施方式中，使半導(dǎo)體基底102凹入以具有約10微米至約500微米之間的厚度。在其他實(shí)施方式中，可使用其他凹入技術(shù)和厚度。依據(jù)各種實(shí)施方式，在凹入操作期間使用模塑料112作為機(jī)械載體以支撐半導(dǎo)體基底 102。參見圖9F，如所見，描繪了在半導(dǎo)體基底102的第二表面A2中形成一個(gè)或更多個(gè)溝槽103并在所述半導(dǎo)體基底的第二表面A2上和在所述一個(gè)或更多個(gè)溝槽103內(nèi)的表面上形成電介質(zhì)膜105之后的封裝組件900。作為形成穿過半導(dǎo)體基底102的一個(gè)或更多個(gè)過孔(例如圖9G的一個(gè)或更多個(gè)過孔104)的一部分，形成所述一個(gè)或更多個(gè)溝槽103。所述一個(gè)或更多個(gè)溝槽103穿過半導(dǎo)體基底102至半導(dǎo)體基底102的第一表面Al。也即，如所見，在半導(dǎo)體基底102的第二表面A2中形成所述一個(gè)或更多個(gè)溝槽103，或穿過半導(dǎo)體基底102的第二表面A2形成所述一個(gè)或更多個(gè)溝槽103，從而暴露出一個(gè)或更多個(gè)再分布層 106。通過選擇性地去除半導(dǎo)體基底102的半導(dǎo)體材料，可形成一個(gè)或更多個(gè)溝槽103。 舉例而言，所述半導(dǎo)體基底的第二表面A2可借助光致抗蝕劑膜或硬掩模通過濕法或干法刻蝕工藝被構(gòu)圖以從所構(gòu)圖的選定位置去除所述半導(dǎo)體材料。在一些實(shí)施方式中，使用選擇性刻蝕工藝，并且第一表面Al上的電介質(zhì)膜105充當(dāng)刻蝕停止層。然后，可去除電介質(zhì)膜105的在所述一個(gè)或更多個(gè)溝槽103中的部分以暴露出所述一個(gè)或更多個(gè)再分布層106。 舉例而言，使用濕法或干法構(gòu)圖/刻蝕工藝或激光鉆孔工藝，可選擇性地去除電介質(zhì)膜105 的電介質(zhì)材料。所述一個(gè)或更多個(gè)再分布層106的導(dǎo)電材料可充當(dāng)刻蝕/激光停止材料。可在同一沉積操作過程中，在所述半導(dǎo)體基底的第二表面A2上和所述一個(gè)或更多個(gè)溝槽103內(nèi)的表面上形成電介質(zhì)膜105?？梢砸罁?jù)關(guān)于圖7B所述的實(shí)施方式沉積電介質(zhì)膜105。參見圖9G，描繪了將導(dǎo)電材料沉積到所述一個(gè)或更多個(gè)溝槽中以形成所述一個(gè)或更多個(gè)過孔104之后的封裝組件900。所述一個(gè)或更多個(gè)過孔104電耦合至所述一個(gè)或更多個(gè)再分布層106?？梢砸罁?jù)關(guān)于圖7C所述的實(shí)施方式沉積所述導(dǎo)電材料。參見圖9H，描繪了在半導(dǎo)體基底102的第二表面A2上的電介質(zhì)膜105上形成一個(gè)或更多個(gè)再分布層106之后的封裝組件900?？梢砸罁?jù)關(guān)于圖7D所述的實(shí)施方式形成一個(gè)或更多個(gè)再分布層106。圖9H的封裝組件900還可進(jìn)行關(guān)于圖71至圖7M描述的操作和/或關(guān)于圖8A至圖8G描述的操作。應(yīng)清楚的是，在一些實(shí)施方式中，可適當(dāng)?shù)亟M合關(guān)于圖7A至圖7M、圖8A 至圖8G和圖9A至圖9H所描述的技術(shù)，并且這些技術(shù)處于本公開的范圍內(nèi)。圖10是用以制造封裝組件(例如圖7A至圖7M的封裝組件700)的方法1000的工藝流程圖。所述工藝流程圖描繪了方法1000，在該方法中，在本文所述的下列步驟至少之一前大體形成一個(gè)或更多個(gè)過孔(例如圖7C的一個(gè)或更多個(gè)過孔104)形成一個(gè)或更多個(gè)再分布層(例如圖7D的一個(gè)或更多個(gè)再分布層106)，耦合一個(gè)或更多個(gè)裸片(例如圖 7E的一個(gè)或更多個(gè)裸片108)，形成模塑料(例如圖7F的模塑料11 以及使表面(例如圖 7G的第二表面A2)凹入。在1002處，方法1000包括提供半導(dǎo)體基底(例如圖7A的半導(dǎo)體基底10 。所述半導(dǎo)體基底具有第一表面(例如圖7A的第一表面Al)，所述第一表面布置成與第二表面 (例如圖7A的第二表面A2)相反。在1004處，方法1000還包括在所述半導(dǎo)體基底中形成一個(gè)或更多個(gè)過孔(例如圖7C的一個(gè)或更多個(gè)過孔104)。所述一個(gè)或更多個(gè)過孔形成于所述半導(dǎo)體基底的第一表面中，這樣它們初始僅穿過半導(dǎo)體基底的一部分而不到達(dá)所述第二表面?？梢砸罁?jù)關(guān)于圖 7A至圖7C所述的實(shí)施方式形成所述一個(gè)或更多個(gè)過孔。在1006處，方法1000還包括在所述半導(dǎo)體基底上形成電介質(zhì)膜(例如圖7B的電介質(zhì)膜10 。所述電介質(zhì)膜至少形成于所述半導(dǎo)體基底的第一表面上。依據(jù)各種實(shí)施方式，如關(guān)于圖7B所述地當(dāng)所述電介質(zhì)膜形成于一個(gè)或更多個(gè)溝槽(例如圖7B的一個(gè)或更多個(gè)溝槽10 的表面上時(shí)，所述電介質(zhì)膜形成于所述半導(dǎo)體基底的第一表面上?？梢砸罁?jù)關(guān)于圖7C所述的實(shí)施方式形成所述電介質(zhì)膜。在1008處，方法1000還包括在所述電介質(zhì)膜上形成再分布層(例如圖7D的一個(gè)或更多個(gè)再分布層106)?？梢砸罁?jù)關(guān)于圖7D所述的實(shí)施方式形成所述再分布層。在1010處，方法1000還包括將一個(gè)或更多個(gè)裸片(例如圖7E的一個(gè)或更多個(gè)裸片108)耦合至所述再分布層?？梢砸罁?jù)針對(duì)圖7E所述的實(shí)施方式耦合所述一個(gè)或更多個(gè)裸片。在1012處，方法1000還包括在所述半導(dǎo)體基底上形成模塑料(例如圖7F的模塑料112)?？梢砸罁?jù)關(guān)于圖7F的實(shí)施方式形成所述模塑料。在1014處，方法1000還包括使所述半導(dǎo)體基底的表面凹入以暴露所述一個(gè)或更多個(gè)過孔。使所述半導(dǎo)體基底的第二表面凹入以暴露形成于所述第一表面中的所述一個(gè)或更多個(gè)過孔?？梢砸罁?jù)關(guān)于圖7G所述的實(shí)施方式使所述半導(dǎo)體基底凹入。在1016處，方法1000還包括在凹入表面形成再分布層?？梢砸罁?jù)關(guān)于圖7H所述的實(shí)施方式凹入表面上可形成所述再分布層。在1018處，方法1000還包括將一個(gè)或更多個(gè)裸片耦合至所述凹入表面?？梢砸罁?jù)關(guān)于圖71所述的實(shí)施方式，將所述一個(gè)或更多個(gè)裸片耦合至所述凹入表面。在1020處，方法1000還包括在所述凹入表面上形成模塑料。可以依據(jù)關(guān)于圖7J 所述的實(shí)施方式，在所述凹入表面上形成所述模塑料。在1022處，方法1000還包括將一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)耦合至所述再分布層。 可以依據(jù)關(guān)于圖7K至圖7L或關(guān)于圖8A至圖8G所述的實(shí)施方式，將所述一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)耦合至所述再分布層。圖11是用以制造封裝組件(例如圖9A至圖9H的封裝組件900)的另一方法1100 的工藝流程圖。該工藝流程圖描繪了方法1100，其中，在如本文所述地下列步驟中的至少一個(gè)之后形成一個(gè)或更多個(gè)過孔(例如圖9G的一個(gè)或更多個(gè)過孔104)形成一個(gè)或更多個(gè)再分布層(例如圖9B的一個(gè)或更多個(gè)再分布層106)，耦合一個(gè)或更多個(gè)裸片(例如圖9C 的一個(gè)或更多個(gè)裸片108)，形成模塑料(例如圖9D的模塑料11 以及使表面(例如圖9E 的第二表面A2)凹入。在1102處，方法1100包括提供半導(dǎo)體基底(例如圖9A的半導(dǎo)體基底10 。所述半導(dǎo)體基底具有第一表面(例如圖9A的第一表面Al)，該第一表面與第二表面(例如圖9A 的第二表面A2)相反布置。在1104處，方法1100還包括在所述半導(dǎo)體基底上形成電介質(zhì)膜(例如圖9A的電介質(zhì)膜10 。所述電介質(zhì)膜至少形成于所述半導(dǎo)體基底的第一表面上?？梢砸罁?jù)關(guān)于圖 7C所述的實(shí)施方式形成所述電介質(zhì)膜。在1106處，方法1100還包括在所述電介質(zhì)膜上形成再分布層(例如圖9B的一個(gè)或更多個(gè)再分布層)?？梢砸罁?jù)關(guān)于圖9B所述的實(shí)施方式形成所述再分布層。在1108處，方法1100還包括將一個(gè)或更多個(gè)裸片(例如圖9C的一個(gè)或更多個(gè)裸片108)耦合至所述再分布層?？梢砸罁?jù)關(guān)于圖9C所述的實(shí)施方式耦合所述一個(gè)或更多個(gè)裸片。在1110處，方法1100還包括在所述半導(dǎo)體基底上形成模塑料(例如圖9D的模塑料11 。可以依據(jù)關(guān)于圖9D所述的實(shí)施方式形成所述模塑料。在1112處，方法1100還包括使所述半導(dǎo)體基底的表面凹入。使所述半導(dǎo)體材料的第二表面凹入以便于在所述第二表面中形成一個(gè)或更多個(gè)過孔?？梢砸罁?jù)關(guān)于圖9E所述的實(shí)施方式使所述半導(dǎo)體材料凹入。在1114處，方法1100還包括形成一個(gè)或更多個(gè)過孔(例如圖9G的一個(gè)或更多個(gè)過孔104)穿過所述半導(dǎo)體基底。所述一個(gè)或更多個(gè)過孔形成于所述半導(dǎo)體基底的第二表面中以完全穿過所述半導(dǎo)體基底。也即，所述一個(gè)或更多個(gè)過孔到達(dá)所述半導(dǎo)體基底的第一表面并電耦合至形成于所述第一表面上的再分布層?？梢砸罁?jù)關(guān)于圖9F和圖9G所述的實(shí)施方式，將所述一個(gè)或更多個(gè)過孔形成于所述凹入表面中。在1116處，方法1100還包括在所述凹入表面上形成再分布層?？梢砸罁?jù)關(guān)于圖 9H所述的實(shí)施方式，在所述凹入表面上形成所述再分布層。在1118處，方法1100還包括將一個(gè)或更多個(gè)裸片耦合至所述凹入表面。可以依據(jù)關(guān)于方法1000的1018處所述的實(shí)施方式，將所述一個(gè)或更多個(gè)裸片耦合至所述凹入表在1120，方法1100還包括在所述凹入表面上形成模塑料?？梢砸罁?jù)關(guān)于方法1000 的1020處所述的實(shí)施方式，在所述凹入表面上形成所述模塑料。在1122，方法1100還包括將一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)耦合至所述再分布層。可以依據(jù)關(guān)于圖7K至圖7L或圖8A至圖8G所述的實(shí)施方式，將所述一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)耦合至所述再分布層。雖然本文中已示出和描述特定實(shí)施方式，但是在不偏離本公開的范圍的情況下， 可使用預(yù)計(jì)能實(shí)現(xiàn)相同目的的、多種備選的和/或等同的實(shí)施方式或?qū)崿F(xiàn)方案替代示出的和描述的實(shí)施方式。本公開旨在覆蓋本文所論述的實(shí)施方式的任意修改或變化。因此，顯然本文所述的實(shí)施方式旨在僅由權(quán)利要求及其等同含義限制。
權(quán)利要求
1.一種方法，包括提供具有(i)第一表面和(ii)與所述第一表面相反布置的第二表面的半導(dǎo)體基底； 在所述半導(dǎo)體基底的第一表面中形成一個(gè)或更多個(gè)過孔，所述一個(gè)或更多個(gè)過孔初始僅穿過所述半導(dǎo)體基底的一部分而不到達(dá)所述第二表面； 在所述半導(dǎo)體基底的第一表面上形成電介質(zhì)膜；在所述電介質(zhì)膜上形成再分布層，所述再分布層電耦合至所述一個(gè)或更多個(gè)過孔；將一個(gè)或更多個(gè)裸片耦合至所述再分布層；形成模塑料以封裹所述一個(gè)或更多個(gè)裸片的至少一部分；以及使所述半導(dǎo)體基底的第二表面凹入以暴露所述一個(gè)或更多個(gè)過孔。
2.如權(quán)利要求1的方法，其中所述一個(gè)或更多個(gè)過孔通過以下方式形成使用刻蝕工藝或激光鉆孔工藝去除所述半導(dǎo)體基底的半導(dǎo)體材料以在所述半導(dǎo)體基底中形成一個(gè)或更多個(gè)溝槽；在所述一個(gè)或更多個(gè)溝槽的表面上形成電介質(zhì)膜，其中當(dāng)在所述半導(dǎo)體基底的第一表面上形成所述電介質(zhì)膜時(shí)，在所述一個(gè)或更多個(gè)溝槽的表面上形成所述電介質(zhì)膜；以及將導(dǎo)電材料沉積到所述一個(gè)或更多個(gè)溝槽中。
3.如權(quán)利要求1的方法，其中所述再分布層通過以下方式形成 在所述電介質(zhì)膜上沉積導(dǎo)電材料；對(duì)所沉積的導(dǎo)電材料進(jìn)行構(gòu)圖；以及刻蝕所構(gòu)圖的導(dǎo)電材料以形成路由所述裸片的電信號(hào)的路由結(jié)構(gòu)。
4.如權(quán)利要求1的方法，其中在倒裝芯片配置中使用一個(gè)或更多個(gè)凸點(diǎn)將所述一個(gè)或更多個(gè)裸片耦合至所述再分布層。
5.如權(quán)利要求1的方法，其中通過沉積電絕緣材料來形成所述模塑料以大體上封裹所述一個(gè)或更多個(gè)裸片。
6.如權(quán)利要求1的方法，其中通過研磨工藝或刻蝕工藝使所述半導(dǎo)體基底凹入。
7.如權(quán)利要求1的方法，其中使所述半導(dǎo)體基底凹入以具有在約10微米和約500微米之間的厚度。
8.如權(quán)利要求1的方法，其中所述電介質(zhì)膜是第一電介質(zhì)膜，所述方法還包括 在所述半導(dǎo)體基底的凹入的第二表面上形成第二電介質(zhì)膜。
9.如權(quán)利要求8的方法，其中所述再分布層是第一再分布層，所述方法還包括在所述第二電介質(zhì)膜上形成第二再分布層，所述第二再分布層電耦合至所述一個(gè)或更多個(gè)過孔。
10.如權(quán)利要求9的方法，其中所述一個(gè)或更多個(gè)裸片是一個(gè)或更多個(gè)第一裸片，所述方法還包括將一個(gè)或更多個(gè)第二裸片耦合至所述第二再分布層。
11.如權(quán)利要求10的方法，其中所述模塑料是第一模塑料，所述方法還包括 形成第二模塑料以大體上封裹所述一個(gè)或更多個(gè)第二裸片。
12.如權(quán)利要求1的方法，還包括將一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)耦合至所述再分布層。
13.如權(quán)利要求12的方法，其中所述一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)通過以下方式耦合至所述再分布層在所述模塑料中形成一個(gè)或更多個(gè)開口以暴露所述再分布層；以及將導(dǎo)電材料沉積到所述一個(gè)或更多個(gè)開口中以形成所述一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)。
14.如權(quán)利要求12的方法，其中在形成所述模塑料之前使所述一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)耦合至所述再分布層。
15.如權(quán)利要求1的方法，其中當(dāng)所述半導(dǎo)體基底為晶片形態(tài)時(shí)，在所述半導(dǎo)體基底上形成所述模塑料。
16.如權(quán)利要求1的方法，其中在形成所述模塑料之前形成所述一個(gè)或更多個(gè)過孔；以及在使所述半導(dǎo)體基底的第二表面凹入的過程中，使用所述模塑料作為機(jī)械載體以支撐所述半導(dǎo)體基底。
17.一種方法，包括提供具有(i)第一表面和(ii)與所述第一表面相反布置的第二表面的半導(dǎo)體基底；在所述半導(dǎo)體基底的第一表面上形成電介質(zhì)膜；在所述電介質(zhì)膜上形成再分布層；將一個(gè)或更多個(gè)裸片耦合至所述再分布層；形成模塑料以封裹所述一個(gè)或更多個(gè)裸片的至少一部分；使所述半導(dǎo)體基底的第二表面凹入；以及在所述半導(dǎo)體基底的第二表面中形成一個(gè)或更多個(gè)過孔，所述一個(gè)或更多個(gè)過孔(i) 穿過所述半導(dǎo)體基底至所述半導(dǎo)體基底的第一表面并(ii)電耦合至所述再分布層。
18.如權(quán)利要求17的方法，其中所述再分布層通過以下方式形成 在所述電介質(zhì)膜上沉積導(dǎo)電材料。
19.如權(quán)利要求17的方法，其中在倒裝芯片配置中使用一個(gè)或更多個(gè)凸點(diǎn)將所述一個(gè)或更多個(gè)裸片耦合至所述再分布層。
20.如權(quán)利要求17的方法，其中通過沉積電絕緣材料來形成所述模塑料以大體上封裹所述一個(gè)或更多個(gè)裸片。
21.如權(quán)利要求17的方法，其中通過研磨工藝或刻蝕工藝使所述半導(dǎo)體基底凹入。
22.如權(quán)利要求17的方法，其中使所述半導(dǎo)體基底凹入以具有在約10微米和約500微米之間的厚度。
23.如權(quán)利要求17的方法，其中所述一個(gè)或更多個(gè)過孔通過以下方式形成 去除所述半導(dǎo)體基底的半導(dǎo)體材料以在所述半導(dǎo)體基底中形成一個(gè)或更多個(gè)溝槽； 從所述一個(gè)或更多個(gè)溝槽去除所述電介質(zhì)膜的電介質(zhì)材料以暴露所述再分布層； 在所述一個(gè)或更多個(gè)溝槽的表面上形成電介質(zhì)膜；以及向所述一個(gè)或更多個(gè)溝槽中沉積導(dǎo)電材料。
24.如權(quán)利要求17的方法，其中所述電介質(zhì)膜是第一電介質(zhì)膜，所述方法還包括 在所述半導(dǎo)體基底的凹入的第二表面上形成第二電介質(zhì)膜。
25.如權(quán)利要求M的方法，其中所述再分布層是第一再分布層，所述方法還包括 通過在所述第二電介質(zhì)膜上沉積導(dǎo)電材料，在所述第二電介質(zhì)膜上形成第二再分層。
26.如權(quán)利要求25的方法，其中所述一個(gè)或更多個(gè)裸片是一個(gè)或更多個(gè)第一裸片，所述方法還包括將一個(gè)或更多個(gè)第二裸片耦合至所述第二再分布層。
27.如權(quán)利要求沈的方法，其中所述模塑料是第一模塑料，所述方法還包括 形成第二模塑料以大體上封裹所述一個(gè)或更多個(gè)第二裸片。
28.如權(quán)利要求17的方法，還包括將一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)耦合至所述再分布層。
29.如權(quán)利要求觀的方法，其中所述一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)通過以下方式耦合至所述再分布層在所述模塑料中形成一個(gè)或更多個(gè)溝槽以暴露所述再分布層，以及向所述一個(gè)或更多個(gè)溝槽中沉積導(dǎo)電材料以形成所述一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)。
30.如權(quán)利要求觀的方法，其中在形成所述模塑料之前將所述一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)耦合至所述再分布層。
31.如權(quán)利要求17的方法，其中當(dāng)所述半導(dǎo)體基底為晶片形態(tài)時(shí)，在所述半導(dǎo)體基底上形成所述模塑料。
32.如權(quán)利要求17的方法，其中在形成所述模塑料之后形成所述一個(gè)或更多個(gè)過孔；以及在使所述半導(dǎo)體基底的第二表面凹入的過程中，使用所述模塑料作為機(jī)械載體以支撐所述半導(dǎo)體基底。
33.一種設(shè)備，包括半導(dǎo)體基底，該半導(dǎo)體基底具有第一表面，與所述第一表面相反布置的第二表面， 在所述第一表面上形成的電介質(zhì)膜， 在所述電介質(zhì)膜上形成的再分布層，以及在所述半導(dǎo)體基底中形成的一個(gè)或更多個(gè)過孔以提供所述再分布層和所述半導(dǎo)體基底的第二表面之間的電通路；耦合至所述再分布層的裸片；以及形成于所述半導(dǎo)體基底的第一表面上的模塑料。
34.如權(quán)利要求33的設(shè)備，其中 所述半導(dǎo)體基底包括硅；以及所述一個(gè)或更多個(gè)過孔包括一個(gè)或更多個(gè)硅貫通孔(TSV)。
35.如權(quán)利要求33的設(shè)備，其中所述半導(dǎo)體基底的第二表面是凹入的以便于在所述半導(dǎo)體基底中形成所述一個(gè)或更多個(gè)過孔。
36.如權(quán)利要求33的設(shè)備，其中所述半導(dǎo)體基底具有在約10微米和約500微米之間的厚度。
37.如權(quán)利要求33的設(shè)備，其中所述電介質(zhì)膜是第一電介質(zhì)膜，所述設(shè)備還包括 形成于所述半導(dǎo)體基底的第二表面上的第二電介質(zhì)膜。
38.如權(quán)利要求37的設(shè)備，其中所述再分布層是第一再分布層，所述設(shè)備還包括第二再分布層，所述第二再分布層(i)布置于所述第二電介質(zhì)膜上并(ii)與所述一個(gè)或更多個(gè)過孔電耦合。
39.如權(quán)利要求38的設(shè)備，還包括一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)，所述一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)耦合至所述第二再分布層以路由所述裸片的電信號(hào)。
40.如權(quán)利要求39的設(shè)備，其中所述裸片是第一裸片，所述設(shè)備還包括 耦合至所述第二分布層的第二裸片。
41.如權(quán)利要求40的設(shè)備，其中所述模塑料是第一模塑料，所述設(shè)備還包括 在所述半導(dǎo)體基底的第二表面上形成的第二模塑料。
42.如權(quán)利要求41的設(shè)備，其中(i)所述第一模塑料和(ii)所述第二模塑料中的至少一個(gè)形成為暴露(i)所述第一裸片或(ii)所述第二裸片的相應(yīng)表面。
43.如權(quán)利要求40的設(shè)備，其中使用一個(gè)或更多個(gè)第一凸點(diǎn)將所述第一裸片耦合至所述第一再分布層； 使用一個(gè)或更多個(gè)第二凸點(diǎn)將所述第二裸片耦合至所述第二再分布層； 所述模塑料布置于(i)所述第一裸片和所述半導(dǎo)體基底之間，所述設(shè)備還包括 布置于(i)所述第二裸片和所述半導(dǎo)體基底之間的底部填充材料。
44.如權(quán)利要求39的設(shè)備，其中所述一個(gè)或更多個(gè)封裝互連結(jié)構(gòu)包括一個(gè)或更多個(gè)第一封裝互連結(jié)構(gòu)，所述設(shè)備還包括耦合至所述第一再分布層的一個(gè)或更多個(gè)第二封裝互連結(jié)構(gòu)。
45.如權(quán)利要求44的設(shè)備，其中 所述半導(dǎo)體基底是第一封裝組件的一部分；所述一個(gè)或更多個(gè)第一封裝互連結(jié)構(gòu)配置成將所述裸片的電信號(hào)路由至印刷電路板;以及所述一個(gè)或更多個(gè)第二封裝互連結(jié)構(gòu)配置成將所述裸片的電信號(hào)路由至第二封裝組件。
46.如權(quán)利要求33的設(shè)備，其中 所述再分布層包括金屬；以及所述一個(gè)或更多個(gè)過孔包括金屬。
47.如權(quán)利要求46的設(shè)備，還包括布置于(i)所述一個(gè)或更多個(gè)過孔的金屬和(ii)所述半導(dǎo)體基底的半導(dǎo)體材料之間的電介質(zhì)膜。
全文摘要
本發(fā)明提供一種凹入的半導(dǎo)體基底和相關(guān)技術(shù)。本發(fā)明的實(shí)施方式提供一種方法，該方法包括提供具有(i)第一表面和(ii)與所述第一表面相反布置的第二表面的半導(dǎo)體基底，在所述半導(dǎo)體基底的第一表面中形成一個(gè)或更多個(gè)過孔，所述一個(gè)或更多個(gè)過孔初始僅穿過所述半導(dǎo)體基底的一部分而不到達(dá)所述第二表面，在所述半導(dǎo)體基底的第一表面上形成電介質(zhì)膜，在所述電介質(zhì)膜上形成再分布層，所述再分布層電耦合至所述一個(gè)或更多個(gè)過孔，將一個(gè)或更多個(gè)裸片耦合至所述再分布層，形成模塑料以封裹所述一個(gè)或更多個(gè)裸片的至少一部分，以及使所述半導(dǎo)體基底的第二表面凹入以暴露所述一個(gè)或更多個(gè)過孔。可以描述和/或請(qǐng)求保護(hù)其他實(shí)施方式。
文檔編號(hào)H01L21/50GK102169841SQ201110038800
公開日2011年8月31日 申請(qǐng)日期2011年2月9日 優(yōu)先權(quán)日2010年2月3日
發(fā)明者劉憲明, 衛(wèi)健群, 吳亞伯, 吳嘉洛, 常潤滋, 鄭全成, 陳若文, 韓忠群 申請(qǐng)人:馬維爾國際貿(mào)易有限公司