專利名稱：用于溝槽mosfet的帶有多個嵌入式電勢傳播電容性結(jié)構(gòu)的終止結(jié)構(gòu)及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明主要涉及功率半導(dǎo)體器件的結(jié)構(gòu)。更確切地說，本發(fā)明是涉及溝槽MOSFET 的終止結(jié)構(gòu)及其制備方法。
背景技術(shù)：
功率半導(dǎo)體器件可用于多種工業(yè)應(yīng)用，例如功率放大器、功率轉(zhuǎn)換器、低噪聲放大器以及數(shù)字集成電路(IC)等諸如此類。功率半導(dǎo)體器件的一些示例包括肖特基二極管、 金屬-氧化物-半導(dǎo)體場效應(yīng)管(MOSFET)、絕緣柵雙極晶體管(IGBT)以及雙擴散金屬-氧化物-半導(dǎo)體場效應(yīng)管(DMOS)。功率半導(dǎo)體器件的終止結(jié)構(gòu)常常需要像氧化硅這樣高質(zhì)量的半導(dǎo)體氧化層。對于中高壓器件，又深又寬(例如在十微米的數(shù)量級)的高質(zhì)量半導(dǎo)體氧化層，經(jīng)常需要確保很高的擊穿電壓(BV)以及很低的漏電流Ilk。雖然可以通過熱形成或熱沉積制備厚度約1微米的半導(dǎo)體氧化層，但是僅形成一個0. 5微米厚的熱氧化物就需要兩個小時以上的處理時間。普遍認(rèn)為幾微米厚的沉積氧化物，除了質(zhì)量較低之外，其介電特性的不均勻性也是一個問題。制備又深又寬的填充氧化物的溝槽所帶來的問題包括處理時間、不均勻性以及高應(yīng)力水平。圖1表示1999年12月7日授權(quán)的Baliga等人發(fā)明的美國專利號為5，998，833的題為《具有改良型高頻轉(zhuǎn)換和擊穿特性的功率半導(dǎo)體器件》的專利。所述的集成功率半導(dǎo)體器件300’包括臨近的器件單元區(qū)和邊緣終止區(qū)，并且集成的功率半導(dǎo)體器件300’已經(jīng)提高了高頻轉(zhuǎn)換性能，改善了邊緣終止特性，降低了導(dǎo)通狀態(tài)電阻，該器件含有MOSFET單位單元，以及上部基于溝槽的柵極電極(例如126)和下部基于溝槽的源極電極(圖中沒有表示出)。利用基于溝槽的源極電極代替較大的柵極電極，通過減少高頻運行時所需的柵極充電電量以及放電電流，降低了 MOSFET的柵極-至-漏極電容，并提高了轉(zhuǎn)換速度。要指出的是，由于器件單元區(qū)和邊緣終止區(qū)之間存在大量的結(jié)構(gòu)差異，因此需要一個額外的本體掩膜，阻止來自邊緣終止區(qū)的本體植入(例如來自P本體區(qū)116的植入)。圖2和3分別為摘自美國申請12/637，988中的圖2D和圖2E，表示同時制備帶有氧化物填充的大型深溝槽終止部分以及深有源器件溝槽的另一部分的半導(dǎo)體器件結(jié)構(gòu)的過程。由于有源器件溝槽頂部區(qū)域北和大型深溝槽頂部區(qū)域2b之間存在大量的結(jié)構(gòu)差異， 所以需要一個額外的帶窗口的掩膜110b，阻止有源器件溝槽頂部區(qū)域北的制備過程，影響到大型深溝槽頂部區(qū)域2b。因此，仍然需要制備一個既具有靈活的結(jié)構(gòu)，而且易于制備的帶有集成終止結(jié)構(gòu)的高功能性的功率半導(dǎo)體器件。

發(fā)明內(nèi)容
本發(fā)明公開了一種帶有多個嵌入式電勢播散電容性結(jié)構(gòu)的終止結(jié)構(gòu)，用于終止沿體型半導(dǎo)體層的頂面分布的半導(dǎo)體器件有源區(qū)。所述的體型半導(dǎo)體層具有一個近端體型半導(dǎo)體壁，將所述的終止結(jié)構(gòu)與半導(dǎo)體器件有源區(qū)分開，所述的終止結(jié)構(gòu)包含一個被近端體型半導(dǎo)體壁和遠(yuǎn)端體型半導(dǎo)體壁限制的氧化物填充的大型深溝槽，其中所述的氧化物填充的大型深溝槽還包括一個在所述的體型半導(dǎo)體層內(nèi)的大型氧化物深溝槽，溝槽尺寸為TCS，溝槽深度為 TCD ；以及多個嵌入式電容性結(jié)構(gòu)，位于所述的大型氧化物深溝槽內(nèi)，并且有序分布在所述的近端體型半導(dǎo)體壁和所述的遠(yuǎn)端體型半導(dǎo)體壁之間，用于在整個空間上播散器件電壓。所述的半導(dǎo)體器件有源區(qū)可以是一個溝槽M0SFET，該溝槽MOSFET具有位于上部的第一電極(例如源極)和下部的第二電極(例如漏極)之間的漏極-源極電壓，其中所述的終止結(jié)構(gòu)在水平方向上承載漏極-源極電壓。在一個較典型的實施例中，提出了一種帶有多個嵌入式電勢播散電容性結(jié)構(gòu)的終止結(jié)構(gòu)，終止沿體型半導(dǎo)體層的頂面分布的臨近的溝槽M0SFET，體型半導(dǎo)體層承載著底部漏極電極上方的整個溝槽MOSFET上的漏極-源極電壓。體型半導(dǎo)體層具有一個有源上部源極區(qū)、一個有源上部本體區(qū)、一個導(dǎo)電溝槽柵極區(qū)以及一個近端體型半導(dǎo)體壁，近端體型半導(dǎo)體壁將所述的終止結(jié)構(gòu)與溝槽MOSFET分開。所述的終止結(jié)構(gòu)具有一個被近端體型半導(dǎo)體壁和遠(yuǎn)端體型半導(dǎo)體壁限制的氧化物填充的大型深溝槽，遠(yuǎn)端體型半導(dǎo)體壁具有一個與有源上部本體區(qū)一樣高的遠(yuǎn)端上部本體區(qū)。所述的氧化物填充的大型深溝槽包括一個在體型半導(dǎo)體層內(nèi)的大型氧化物深溝槽，溝槽尺寸為TCS，溝槽深度為TCD。多個嵌入式電容性結(jié)構(gòu)，位于大型氧化物深溝槽內(nèi)，并且有序分布在近端體型半導(dǎo)體壁和遠(yuǎn)端體型半導(dǎo)體壁之間，用于在整個空間上播散與漏極-源極電壓相等的電勢降。在一個較典型的實施例中，所述的嵌入式電容性結(jié)構(gòu)包含一套交叉的導(dǎo)電嵌入式多晶半導(dǎo)體區(qū)和氧化物填充的大型深溝槽的氧化物立柱構(gòu)，位于近端體型半導(dǎo)體壁附近的近端嵌入式多晶半導(dǎo)體區(qū)電連接到頂部電極(例如連接到有源上部源極區(qū))上，位于遠(yuǎn)端體型半導(dǎo)體壁附近的遠(yuǎn)端嵌入式多晶半導(dǎo)體區(qū)電連接到遠(yuǎn)端體型半導(dǎo)體壁上。在一個較典型的實施例中，每個氧化物立柱的中心部分還嵌入了一個指狀體型半導(dǎo)體，從氧化物填充的大型深溝槽下方的體型半導(dǎo)體層發(fā)射出來，以便用體型半導(dǎo)體層材料、氧化物立柱材料以及嵌入式多晶半導(dǎo)體區(qū)材料，形成多個三相交叉的的嵌入式電容性結(jié)構(gòu)。作為一個重要的實施例延伸至少一個嵌入式多晶半導(dǎo)體區(qū)，使其沿垂直于TCS和TCD的第三維度上穿過大型氧化物深溝槽。延伸至少一個指狀體型半導(dǎo)體，使其沿第三維度上穿過大型氧化物深溝槽。與之對應(yīng)地，所述的終止結(jié)構(gòu)包括一個位于氧化物填充的大型深溝槽上方的頂部電性的互聯(lián)網(wǎng)路，與延伸后的嵌入式多晶半導(dǎo)體區(qū)以及延伸后的指狀體型半導(dǎo)體相接觸，以便作用于延伸后的嵌入式多晶半導(dǎo)體區(qū)、延伸后的指狀體型半導(dǎo)體與終止結(jié)構(gòu)的其他部件之間的預(yù)設(shè)所需的電性互聯(lián)。頂部電性的互聯(lián)網(wǎng)路的一個重要示例，列舉如下近端體型半導(dǎo)體壁中最靠近的嵌入式多晶半導(dǎo)體區(qū)相鄰元件電連接到頂部電極 (例如連接到有源上部源極區(qū))上。
近端體型半導(dǎo)體壁中次最靠近的嵌入式多晶半導(dǎo)體區(qū)相鄰元件電連接到近端體型半導(dǎo)體壁上。后續(xù)的每個嵌入式多晶半導(dǎo)體區(qū)都電連接到第二最接近的近端指狀體型半導(dǎo)體相鄰元件。上述體系的優(yōu)勢在于，在高頻溝槽MOSFET運行時，加速與所述的嵌入式電容性結(jié)構(gòu)有關(guān)的電容器的充電和放電。提出了一種制備帶有終止結(jié)構(gòu)的半導(dǎo)體器件的方法。該終止結(jié)構(gòu)是一種氧化物填充的大型深溝槽，溝槽尺寸為TCS，溝槽深度為TCD，內(nèi)部帶有多個嵌入式電容性區(qū)域。該方法包括制備一個厚度> TCD的體型半導(dǎo)體層。在體型半導(dǎo)體層上方，設(shè)計出一個大型深溝槽頂部區(qū)域，其幾何形狀與氧化物填充的大型深溝槽的幾何形狀近似相同。將大型深溝槽頂部區(qū)域分成散布的、互補的臨時區(qū)ITA-A和ITA-B，每個臨時區(qū)都有預(yù)設(shè)的幾何形狀。除去對應(yīng)ITA-B的體型半導(dǎo)體材料，直到深度TCD為止，在頂部體型半導(dǎo)體層表面內(nèi)，創(chuàng)建多個臨時的垂直溝槽。將對應(yīng)ITA-A的體型半導(dǎo)體材料轉(zhuǎn)換成氧化物立柱，保留中間的多個剩余溝槽空間。用溝槽導(dǎo)電材料填充剩余的溝槽空間，并在轉(zhuǎn)換后的氧化物立柱之間，將溝槽導(dǎo)電材料做成多個嵌入式導(dǎo)電區(qū)域的形狀。在一個較典型的實施例中，溝槽導(dǎo)電材料由多晶半導(dǎo)體構(gòu)成，將多晶半導(dǎo)體材料做成多個嵌入式導(dǎo)電區(qū)域的形狀，在上方沉積絕緣材料，直到它與氧化物立柱一起把多晶半導(dǎo)體材料嵌入其中。在一個較典型的實施例中，轉(zhuǎn)換體型半導(dǎo)體材料是利用熱氧化作用，填充剩余的溝槽空間是利用導(dǎo)電材料沉積。作為一種變化工藝，將對應(yīng)ITA-A的體型半導(dǎo)體材料轉(zhuǎn)換成氧化物立柱，還包括保留一部分對應(yīng)ITA-A的體型半導(dǎo)體材料不轉(zhuǎn)換，以便在轉(zhuǎn)換后的氧化物立柱之間，形成指狀體型半導(dǎo)體。作為一個應(yīng)用示例，半導(dǎo)體器件是一個鄰近終止結(jié)構(gòu)的溝槽M0SFET。相應(yīng)地制備多個臨時的垂直溝槽還包括，同時制備多個有源溝槽，直到有源區(qū)中的溝槽深度TCD達(dá)到體型半導(dǎo)體層上方，并且鄰近大型深溝槽頂部區(qū)域。轉(zhuǎn)換體型半導(dǎo)體材料還包括，將有源溝槽中裸露的體型半導(dǎo)體材料同時轉(zhuǎn)換成氧化物，并且在每個有源溝槽中保留剩余的溝槽空間。填充剩余的溝槽空間還包括，在有源溝槽內(nèi)，用多晶半導(dǎo)體材料同時填充剩余的溝槽空間，并將多晶半導(dǎo)體材料做成溝槽MOSFET的有源多晶柵極區(qū)域的形狀。此后，在有源多晶柵極區(qū)域之間的體型半導(dǎo)體層上部中，植入源極區(qū)和本體區(qū)。作為一個較典型的應(yīng)用示例，溝槽MOSFET是一個屏蔽柵極溝槽MOSFET(SGT M0SFET)，具有一個上部控制柵極和下部屏蔽柵極，其中下部屏蔽柵極偏向源極電壓。因此， 將多晶半導(dǎo)體材料成型包括在有源溝槽內(nèi)，選擇性地向下刻蝕多晶半導(dǎo)體材料，直到剩余高度限定下部屏蔽柵極為止。在下部屏蔽柵極的上方填充，直到完全被中間-柵極絕緣材料覆蓋。在下部屏蔽柵極的上方制備一個上部控制柵極，但通過中間-柵極絕緣材料，與上部控制柵極分開。對于本領(lǐng)域的技術(shù)人員，閱讀本發(fā)明的以下內(nèi)容后，本發(fā)明的這些方面及其多個實施例將顯而易見。


圖1表示美國專利號為5，998，833所提出的原有技術(shù)的功率半導(dǎo)體器件，該器件含有鄰近的器件單元區(qū)和邊緣終止區(qū)；圖2和3摘自美國申請12/637，988，表示制備帶有氧化物填充的大型深溝槽終止部分以及深有源器件溝槽的另一部分的半導(dǎo)體器件結(jié)構(gòu)的過程；圖4和5表示基于美國申請12/637，988，制備帶有氧化物填充的大型深溝槽的半導(dǎo)體器件結(jié)構(gòu)的過程的俯視圖；圖6和7表示圖4和5所示過程的一種可選布局模式的俯視圖；圖8表示本發(fā)明的第一實施例，具有溝槽MOSFET和終止結(jié)構(gòu)的功率半導(dǎo)體器件結(jié)構(gòu)，并且終止結(jié)構(gòu)帶有多個嵌入式電勢播散電容性結(jié)構(gòu)終止結(jié)構(gòu)圖9表示對圖8所示的偏置終止結(jié)構(gòu)區(qū)域略做修改；圖10、圖11和圖12表示本發(fā)明的第二實施例，具有溝槽MOSFET和終止結(jié)構(gòu)的功率半導(dǎo)體器件結(jié)構(gòu)；圖13表示在整個圖8所示的功率半導(dǎo)體器件結(jié)構(gòu)上的電勢分布；圖14表示在整個圖10、圖11和圖12所示的功率半導(dǎo)體器件結(jié)構(gòu)上的電勢分布；圖15至圖20表示圖IA所示的功率半導(dǎo)體器件結(jié)構(gòu)的制備過程；圖21至圖31表示除了溝槽MOSFET為屏蔽柵極溝槽MOSFET (SGTM0SFET)之外，其他都與圖8所示的結(jié)構(gòu)類似的功率半導(dǎo)體器件結(jié)構(gòu)的制備過程；圖32至圖35表示與圖10至圖12所示的結(jié)構(gòu)相類似的功率半導(dǎo)體器件結(jié)構(gòu)的制備過程。
具體實施例方式本文所含的上述及以下說明和附圖僅用于說明本發(fā)明的一個或多個現(xiàn)有的較佳實施例，以及一些典型的可選件和/或可選實施例。說明及附圖用于解釋說明，就其本身而言，并不局限本發(fā)明。因此，本領(lǐng)域的技術(shù)人員將輕松掌握各種改動、變化和修正。這些改動、變化和修正也應(yīng)認(rèn)為屬于本發(fā)明的范圍。在圖4所示的俯視圖中，正如美國申請12/637,988公開的那樣，在大型溝槽頂部區(qū)域Ila中，初始溝槽1 刻蝕在體型半導(dǎo)體層1中。在大型溝槽頂部區(qū)域Ila中，保留多個半導(dǎo)體臺面結(jié)構(gòu)13a未刻蝕。在圖5中，將大型溝槽頂部區(qū)域Ila中裸露的側(cè)壁氧化，使半導(dǎo)體臺面結(jié)構(gòu)13a基本上被完全氧化，以形成高質(zhì)量的氧化物臺面結(jié)構(gòu)13b。可以用氧化物沉積過程(圖中沒有表示出)輕松地填充溝槽12b中剩余的縫隙，以形成一個大型氧化物溝槽。本領(lǐng)域的技術(shù)人員應(yīng)明確，初始溝槽Ila還可以使用其他不同的模式，也能實現(xiàn)該目的。例如，在圖6中，在大型溝槽頂部區(qū)域Ila內(nèi)的體型半導(dǎo)體層1中，可以形成初始溝槽12c的一種封閉式單元模式。保留初始溝槽12c周圍的半導(dǎo)體臺面結(jié)構(gòu)13c的網(wǎng)路未刻蝕。在圖7中，將大型溝槽頂部區(qū)域Ila中所有的裸露的半導(dǎo)體都氧化，使半導(dǎo)體臺面結(jié)構(gòu) 13c的網(wǎng)路基本上完全被氧化，以形成一個高質(zhì)量的氧化物臺面結(jié)構(gòu)13d的網(wǎng)路。如上所述，可以通過沉積氧化物或另一種適宜的材料(圖中沒有表示出)輕松地填充溝槽12d中剩余的縫隙，以形成一個大型氧化物溝槽。圖8表示本發(fā)明的第一實施例，具有溝槽MOSFET 40和鄰近終止區(qū)的有源區(qū)的功率半導(dǎo)體器件結(jié)構(gòu)，并且鄰近終止區(qū)的終止結(jié)構(gòu)帶有多個嵌入式電勢播散電容性結(jié)構(gòu)10 ； 終止結(jié)構(gòu)10和溝槽MOSFET 40都位于底部漏極電極(為避免產(chǎn)生不必要的混淆，此處沒有表示出)上方的體型半導(dǎo)體層1的頂端。在溝槽MOSFET 40 一側(cè)，體型半導(dǎo)體層1具有一個有源上部源極區(qū)42b、一個有源上部本體區(qū)44b、一個導(dǎo)電溝槽柵極區(qū)46b以及一個近端體型半導(dǎo)體壁48，近端體型半導(dǎo)體壁48承載著整個溝槽MOSFET 40和體型半導(dǎo)體層1的垂直方向上的漏極-源極電壓。近端體型半導(dǎo)體壁48具有一個近端上部本體區(qū)48a，它的深度與有源上部本體區(qū)4 相同。 額外的有源上部源極區(qū)42a、有源上部本體區(qū)44a以及體型半導(dǎo)體層1的導(dǎo)電溝槽柵極區(qū) 46a，僅僅構(gòu)成溝槽MOSFET 40的并聯(lián)MOSFET的亞單元。溝槽柵極區(qū)46a和4 還包括位于溝槽頂部的柵極氧化物43，以及位于溝槽底部很厚的底部氧化物部分47。就頂部金屬化而言，溝槽MOSFET 40具有一個有源區(qū)金屬41，連接著各種前面提到的上部源極區(qū)和有源上部本體區(qū)。盡管近端體型半導(dǎo)體壁48也包含有源溝槽M0SFET，但是也能將終止結(jié)構(gòu)10 與溝槽MOSFET 40分開。終止結(jié)構(gòu)10具有一個受近端體型半導(dǎo)體壁48和遠(yuǎn)端體型半導(dǎo)體壁25限制的氧化物填充的大型深溝槽12。遠(yuǎn)端體型半導(dǎo)體壁25具有一個遠(yuǎn)端上部本體區(qū)25a，以體型半導(dǎo)體層1的底面為參考，遠(yuǎn)端上部本體區(qū)2 與有源上部本體區(qū)44b在同一平面上。氧化物填充的大型深溝槽12包括一個在體型半導(dǎo)體層內(nèi)的大型氧化物深溝槽14，溝槽尺寸為TCS，溝槽深度為 TCD ；以及多個導(dǎo)電嵌入式多晶半導(dǎo)體區(qū)16a、17a、18a、19a，位于大型氧化物深溝槽14內(nèi)， 并且有序分布在近端體型半導(dǎo)體壁48和遠(yuǎn)端體型半導(dǎo)體壁25之間，用于在整個空間上播散與漏極-源極電壓相等的電勢降。因此，所形成的嵌入式電容性結(jié)構(gòu)帶有所述的嵌入式電容性結(jié)構(gòu)，所述的嵌入式電容性結(jié)構(gòu)包含一套交叉的導(dǎo)電嵌入式多晶半導(dǎo)體區(qū)16a、17a、18a、19a以及氧化物填充的大型深溝槽12的氧化物立柱15b、16b、17b、18b。此時，位于近端體型半導(dǎo)體壁48附近的近端嵌入式多晶半導(dǎo)體區(qū)16a，通過有源區(qū)金屬41，電連接到各種不同的有源上部源極區(qū)上，位于遠(yuǎn)端體型半導(dǎo)體壁25附近的遠(yuǎn)端嵌入式多晶半導(dǎo)體區(qū)19a，在所述的嵌入式電容性結(jié)構(gòu)內(nèi)保持電浮動。圖9表示對圖8所示的偏置終止結(jié)構(gòu)區(qū)域略做修改的另一個實施例。此時，位于遠(yuǎn)端體型半導(dǎo)體壁25附近的嵌入式多晶半導(dǎo)體區(qū)19a電連接到終止區(qū)金屬27上，以便在嵌入式多晶半導(dǎo)體區(qū)16a、17a、18a、19a上產(chǎn)生不同的空間播散模式。例如，終止區(qū)金屬27 可以連接到底部漏極的電勢上，以抑制在遠(yuǎn)端上部本體區(qū)2 和各種不同的有源上部本體區(qū)之間，通過體型半導(dǎo)體層1產(chǎn)生的橫向寄生晶體管傳導(dǎo)。在外部，寄生晶體管傳導(dǎo)會作為
9溝槽MOSFET 40的不必要的漏極-源極漏電流，而顯現(xiàn)出來。圖10、圖11和圖12表示具有溝槽MOSFET 40和終止結(jié)構(gòu)10的功率半導(dǎo)體器件結(jié)構(gòu)的第二實施例。注意，圖10和圖12為X-Z平面的剖視圖，圖11為X-Y平面的俯視圖。 在氧化物填充的大型深溝槽12內(nèi)，每個氧化物立柱的中心部分都嵌入了一個指狀體型半導(dǎo)體，從氧化物填充的大型深溝槽12下方的體型半導(dǎo)體層1發(fā)射出來，以便用體型半導(dǎo)體層材料、氧化物立柱材料以及嵌入式多晶半導(dǎo)體區(qū)材料，形成多個三相交叉的嵌入式電容性結(jié)構(gòu)。例如，氧化物立柱17b的中心部分嵌入了一個指狀體型半導(dǎo)體16c，從體型半導(dǎo)體層1發(fā)射出來，并具有一個半導(dǎo)體指狀上部本體區(qū)16d。又例如，氧化物立柱17b的中心部分嵌入了一個具有上部本體區(qū)17d的指狀體型半導(dǎo)體17c。再例如，氧化物立柱18b的中心部分嵌入了一個具有半導(dǎo)體指狀上部本體區(qū)18d的指狀體型半導(dǎo)體18c。此外，一個或多個嵌入式多晶半導(dǎo)體區(qū)嵌入式多晶半導(dǎo)體區(qū)(16a、17a、18a、19a)可以沿垂直于TCS和TCD 的第三維度上，穿過大型氧化物深溝槽14延伸。同樣地，一個或多個指狀體型半導(dǎo)體(16c、 17c、18c)也可以沿第三維度，穿過大型氧化物深溝槽14延伸。相應(yīng)地，終止結(jié)構(gòu)10包括一個位于氧化物填充的大型深溝槽12上方的頂部電性的互聯(lián)網(wǎng)路20，與各種延伸后的嵌入式多晶半導(dǎo)體區(qū)以及延伸后的指狀體型半導(dǎo)體相接觸，以便作用于延伸后的嵌入式多晶半導(dǎo)體區(qū)、延伸后的指狀體型半導(dǎo)體與終止結(jié)構(gòu)10的其他部件之間的預(yù)設(shè)所需的電性互聯(lián)，從而在終止區(qū)中播散電場。頂部電性的互聯(lián)網(wǎng)路20的一個典型示例如下通過經(jīng)由21a的接頭、頂部金屬微量20a和有源區(qū)金屬41，將嵌入式多晶半導(dǎo)體區(qū) 16a電連接到各種不同的有源上部源極區(qū)。通過經(jīng)由21b的接頭和頂部金屬微量20b，將嵌入式多晶半導(dǎo)體區(qū)17a電連接到近端體型半導(dǎo)體壁48。通過經(jīng)由21c的接頭和頂部金屬微量20c，將嵌入式多晶半導(dǎo)體區(qū)18a電連接到指狀體型半導(dǎo)體16c。通過經(jīng)由21d的接頭和頂部金屬微量20d，將嵌入式多晶半導(dǎo)體區(qū)19a電連接到指狀體型半導(dǎo)體17c。關(guān)于上述體系的優(yōu)勢之一在于，在高頻溝槽MOSFET運行時，可以加速與所述的嵌入式電容性結(jié)構(gòu)相關(guān)的電容器的充電和放電。本領(lǐng)域的技術(shù)人員應(yīng)明確，頂部電性的互聯(lián)網(wǎng)路20還具有各種其他的典型互聯(lián)拓?fù)浣Y(jié)構(gòu)，以便在所述的嵌入式電容性結(jié)構(gòu)上方便地播散漏極-源極電壓。圖13表示圖8所示的功率半導(dǎo)體器件結(jié)構(gòu)(沿X-軸方向)上的電勢分布200。 如圖所示，所述的嵌入式電容性結(jié)構(gòu)在水平空間上播散的漏極-源極電壓約為110伏，而且每個導(dǎo)電嵌入式多晶半導(dǎo)體區(qū)(16a、17a、18a、19a)上的電勢保持為常數(shù)。圖14表示圖10、圖11和圖12所示的功率半導(dǎo)體器件結(jié)構(gòu)(沿X-軸方向)上的電勢分布202。盡管所述的嵌入式電容性結(jié)構(gòu)也在水平空間上播散約為110伏的漏極-源極電壓，頂部電性的互聯(lián)網(wǎng)路20所帶的電勢，在每個以下的成對區(qū)域中都相等(嵌入式多晶半導(dǎo)體區(qū)16a，有源區(qū)金屬41)(嵌入式多晶半導(dǎo)體區(qū)17a，近端上部本體區(qū)48a)(嵌入式多晶半導(dǎo)體區(qū)18a，上部本體區(qū)16d)(嵌入式多晶半導(dǎo)體區(qū)19a，上部本體區(qū)17d)
圖15至圖20表示圖8所示的功率半導(dǎo)體器件結(jié)構(gòu)的制備過程。在圖15中，體型半導(dǎo)體層1的體型半導(dǎo)體層的厚度T > TCD被映入為在體型半導(dǎo)體層1上方的大型溝槽頂部區(qū)域2b，其幾何結(jié)構(gòu)與氧化物填充的大型深溝槽12的幾何結(jié)構(gòu)基本相同。在體型半導(dǎo)體層1上方的有源器件溝槽頂部區(qū)域有源器件溝槽頂部區(qū)域北，其幾何結(jié)構(gòu)與溝槽MOSFET 40的幾何結(jié)構(gòu)基本相同。要指出的是，圖15至圖20并不是按比例繪制的，其原因是體型半導(dǎo)體層厚度T 通?？赡鼙萒CD厚得多。將大型深溝槽頂部區(qū)域2b分成散布的、互補的臨時區(qū)ITA-A和 ITA-B，每個臨時區(qū)都有預(yù)設(shè)的幾何形狀。然后，將體型半導(dǎo)體層1的頂面通過一個帶窗口的掩膜，各向異性地刻蝕到深度TCD，以制備如下內(nèi)容在大型深溝槽頂部區(qū)域沘內(nèi)，對應(yīng)ITA-B的臨時垂直溝槽60b，61b，62b，63b。在有源器件溝槽頂部區(qū)域北內(nèi)的有源器件溝槽50b、51b。圖16表示全部轉(zhuǎn)換將臨時垂直溝槽60b，61b，62b，6 (對應(yīng)ITA_A)之間的半導(dǎo)體臺面結(jié)構(gòu)的體型半導(dǎo)體材料，轉(zhuǎn)換成被剩余空間90b、9lb、92b、9 分開的氧化物70b、71b、72b。將有源器件溝槽50b、5 Ib轉(zhuǎn)換成氧化物75b、76b。轉(zhuǎn)換可以通過熱氧化作用完成，例如生成一個厚度從2500埃左右到5000埃左右的二氧化硅層。要注意的是，由于半導(dǎo)體材料及其氧化物之間的分子體積密度存在本質(zhì)的區(qū)別，因此轉(zhuǎn)換后的氧化物70b、71b、72b的尺寸“生長”到比它們的原有的半導(dǎo)體臺面結(jié)構(gòu)大得多。還要注意的是，在轉(zhuǎn)換后的氧化物70b、71b、72b的底部，可能有剩余的切口 95，位于溝槽底部的氧化物會聚在這些切口處。同時，相同的氧化物轉(zhuǎn)換工藝也會將有源器件溝槽50b、51b之間的半導(dǎo)體臺面結(jié)構(gòu)的表面部分，轉(zhuǎn)換成氧化物7 和76b，轉(zhuǎn)換后的氧化物 75b和76b被剩余空間80b、8Ib分開。圖17表示通過將多晶硅填充物150b、導(dǎo)電材料，沉積到多晶硅填充表面151b，完全填滿了剩余空間(90b、91b、92b、93b)和(80b、81b)。盡管在此沒有用圖表表示出來，但是作為一種變化工藝，可以將多晶硅填充物150b沉積到一個較高的表面水平上，然后向下刻蝕到多晶硅填充物表面151b。圖18和圖19表示在轉(zhuǎn)換后的氧化物75b、76b、70b、7lb、72b之間，將沉積的多晶硅填充物150b制成多個嵌入式電容性區(qū)域的形狀的步驟。在圖18中，優(yōu)先回刻沉積的多晶硅填充物150b，直到回刻的多晶硅表面152b達(dá)到轉(zhuǎn)換后的氧化物70b-72b和7^_76b的頂部下方。在終止區(qū)上方使用掩膜33 (例如使用氮化硅)，并將多晶硅填充物150b回刻到有源區(qū)溝槽中的表面152c。然后利用氧化物刻蝕，除去裸露側(cè)壁上的氧化物。在圖19中， 在裸露的側(cè)壁上生長柵極氧化物43，隨后通過多晶硅填充，形成有源柵極溝槽46a和46b。 除去掩膜33，在上方形成氧化層153b，從而嵌入多晶硅填充物16a至19a。通過本體和源極植入以及壓入摻雜物，制備各種有源上部本體區(qū)44a、44b、近端上部本體區(qū)48a、遠(yuǎn)端上部本體區(qū)2 和有源上部源極區(qū)42a、42b。如上所述，根據(jù)美國專利5，998，833，通常需要一個額外的本體掩膜，阻擋來自邊緣終止區(qū)的本體植入。但是，由于電場在所述的嵌入式電容性結(jié)構(gòu)上播散，使遠(yuǎn)端電容器(位于遠(yuǎn)端體型半導(dǎo)體壁25附近)具有接近漏極的高電勢， 因此遠(yuǎn)端電容器能夠抑制在遠(yuǎn)端上部本體區(qū)25a和各種不同的有源上部本體區(qū)之間，通過
11體型半導(dǎo)體層1產(chǎn)生的橫向寄生晶體管傳導(dǎo)，利用本發(fā)明的終止結(jié)構(gòu)10，溝槽MOSFET 40可以不使用這個額外的本體掩膜。美國申請12/637,988中的終止結(jié)構(gòu)需要一個額外的帶窗口的掩膜110b，以防止有源器件溝槽頂部區(qū)域北的制備過程影響大型深溝槽頂部區(qū)域2b， 與它相比，本發(fā)明所述的終止結(jié)構(gòu)10的制備過程，可以無需再使用該額外的掩膜。圖20表示按照接觸制備和有源區(qū)金屬41沉積，圖8所示的完整的功率半導(dǎo)體器件結(jié)構(gòu)。要注意的是，在剛剛沉積的厚氧化物及其圖案的頂部，使有源區(qū)金屬41穿過，并接觸有源上部本體區(qū)44a、44b、近端上部本體區(qū)48a和有源上部源極區(qū)42a、42b。還要注意的是，在轉(zhuǎn)換后的氧化物7 和76b之間成型的多個嵌入式導(dǎo)電區(qū)域，已經(jīng)變成溝槽MOSFET 40的導(dǎo)電溝槽柵極區(qū)46a。關(guān)于將體型半導(dǎo)體材料轉(zhuǎn)換成氧化物的過程，已經(jīng)在圖16中表示出來。至此，本領(lǐng)域的技術(shù)人員都已經(jīng)明確，為了制備代替圖10所示的功率半導(dǎo)體器件結(jié)構(gòu)，可以調(diào)整臨時區(qū)域ITA-A和ITA-B的寬度，以保留體型半導(dǎo)體材料對應(yīng)ITA-A的中心部分不被轉(zhuǎn)換。因此，所形成的多個指狀體型半導(dǎo)體16c、17c、18c中，每個指狀體型半導(dǎo)體都位于轉(zhuǎn)換后的氧化物立柱之間。例如，指狀體型半導(dǎo)體16c位于氧化物立柱16b之間，等等。還需指出的是，制備頂部電性的互聯(lián)網(wǎng)路20的詳細(xì)細(xì)節(jié)，是接觸制備和有源區(qū)金屬41沉積過程的一部分，在本領(lǐng)域已為人們所熟知，在此不再詳述。圖21至圖31表示一種類似于圖8所示的功率半導(dǎo)體器件結(jié)構(gòu)的制備過程， 只是不同之處在于，如圖31所示，此時的溝槽MOSFET是一個屏蔽柵極溝槽MOSFET (SGT M0SFET)166。SGT MOSFET 166具有一個上部多晶硅柵極區(qū)165和一個下部屏蔽區(qū)160，并且下部屏蔽去160偏向源極電壓。眾所周知，在功能上，下部屏蔽區(qū)160屏蔽上部多晶硅柵極區(qū)165不受漏極電勢影響，從而降低柵極-漏極電容，并提高擊穿電壓。圖21至圖M所示的制備過程，與上述圖15至圖18所示的過程一樣。在圖25中， 在制備中的結(jié)構(gòu)上方形成一個帶窗口的下部柵極掩膜110b，讓它的圖案可以露出最左邊的溝槽內(nèi)回刻的多晶硅表面152b，然后選擇性地向下刻蝕最左邊的溝槽，以形成帶有下部屏蔽表面160a的下部屏蔽區(qū)160。此后，剝?nèi)Т翱诘南虏繓艠O掩膜110b。在圖沈中，在上方形成氧化沉積物162，從而嵌入下部屏蔽區(qū)160和多晶硅填充物150b。通過化學(xué)機械拋光過程，將氧化沉積物162減薄至硅表面上方1000埃 3000埃，或直接減薄至硅表面。在圖27中，在制備中的結(jié)構(gòu)上方形成一個帶窗口的上部柵極掩膜162b，讓它的圖案可以露出氧化沉積物162的表面部分，氧化沉積物162就位于最左邊的溝槽上方。然后， 向下刻蝕相應(yīng)的那部分氧化沉積物162，以形成帶有一個刻蝕氧化物表面163的氧化沉積物162。要注意的是，在最左邊的溝槽內(nèi)所形成的氧化沉積物162，稍后會成為一個中間柵極絕緣物，位于下部屏蔽區(qū)160和上部多晶硅柵極區(qū)165之間。然后剝?nèi)Т翱诘纳喜繓艠O掩膜162b。圖觀和圖四表示上部多晶硅柵極區(qū)165的制備過程。如圖28所示，柵極氧化物 164形成在制備中結(jié)構(gòu)的整個頂部上，包括那些形成在最左邊的溝槽內(nèi)側(cè)表面上的特別重要的結(jié)構(gòu)。柵極氧化物164可以采用熱處理方法得出。在圖四中，通過多晶硅沉積，形成上部多晶硅柵極區(qū)165，然后回刻。在圖30中，在上方形成氧化沉積物153b，從而嵌入上部多晶硅柵極區(qū)165和多晶硅填充物150b。進(jìn)行本體和源極植入，以及壓入摻雜物，形成各種有源上部本體區(qū)44a、44b、近端上部本體區(qū)48a、遠(yuǎn)端上部本體區(qū)2 和有源上部源極區(qū)42a、42b。圖31表示按照接觸制備和有源區(qū)金屬41沉積，帶有SGT MOSFET 166和終止結(jié)構(gòu) 10的功率半導(dǎo)體器件的完整結(jié)構(gòu)。要注意的是，在頂部剛剛沉積的厚氧化物及其圖案，使有源區(qū)金屬41穿過，并接觸有源上部本體區(qū)44a、44b、近端上部本體區(qū)48a和有源上部源極區(qū) 42a、42b。圖32至圖35表示制備如圖10至圖12所示的半導(dǎo)體器件的過程。在圖7A中，在體型半導(dǎo)體層1內(nèi)刻蝕溝槽；對于MOSFET有源單元而言，溝槽為有源溝槽201，對于具有多個三相交叉的嵌入式電容性結(jié)構(gòu)的終止結(jié)構(gòu)而言，溝槽為終止溝槽202。間隔開終止溝槽 202，以便在所有裸露的半導(dǎo)體表面(包括溝槽側(cè)壁)上形成一個氧化層203的氧化過程之后，仍然在終止溝槽202之間留有半導(dǎo)體臺面結(jié)構(gòu)204，如圖33所示。在圖34中，沉積一個多晶硅層沈5，填充有源和終止溝槽201和202。按照上述的其他處理過程，最終可以形成圖10所示的結(jié)構(gòu)，如圖35所示，其中剩余的半導(dǎo)體臺面結(jié)構(gòu)204已經(jīng)轉(zhuǎn)換成指狀體型半導(dǎo)體 16c、17c 和 18c。提出了一種帶有多個嵌入式電勢播散電容性結(jié)構(gòu)的終止結(jié)構(gòu)及其制備方法，用于終止鄰近的溝槽M0SFET。給出了關(guān)于典型結(jié)構(gòu)的說明、附圖以及各種典型實施例。對于本領(lǐng)域的技術(shù)人員應(yīng)顯而易見，本發(fā)明可以用于各種其他特殊形式，上述各種實施例經(jīng)過輕松修改，就可以適合于其他具體應(yīng)用。本專利文件旨在說明，本發(fā)明的范圍不應(yīng)局限于上述說明中的典型實施例，而應(yīng)由以下的權(quán)利要求書來界定。任何和所有來自于權(quán)利要求書中內(nèi)容或同等范圍中的修正，都將被認(rèn)為屬于本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種帶有多個嵌入式播散電勢的電容性結(jié)構(gòu)的終止結(jié)構(gòu)，用于終止沿一體型半導(dǎo)體層的頂面分布的半導(dǎo)體器件有源區(qū)，其特征在于，所述的體型半導(dǎo)體層具有一個近端體型半導(dǎo)體壁；所述的近端體型半導(dǎo)體壁將所述的終止結(jié)構(gòu)與所述的半導(dǎo)體器件有源區(qū)分開；所述的終止結(jié)構(gòu)包含一個被所述的近端體型半導(dǎo)體壁和一個遠(yuǎn)端體型半導(dǎo)體壁限制的氧化物填充的大型深溝槽構(gòu)，其中所述的氧化物填充的大型深溝槽還包含一個在所述的體型半導(dǎo)體層內(nèi)的大型氧化物深溝槽，溝槽尺寸為TCS，溝槽深度為TCD ；以及多個嵌入式電容性結(jié)構(gòu)，位于所述的大型氧化物深溝槽內(nèi)，并且有序分布在所述的近端體型半導(dǎo)體壁和所述的遠(yuǎn)端體型半導(dǎo)體壁之間，用于在整個空間上播散器件電壓。
2.根據(jù)權(quán)利要求1所述的終止結(jié)構(gòu)，其特征在于，其中所述的半導(dǎo)體器件有源區(qū)是一個溝槽M0SFET，該溝槽MOSFET具有位于上部的第一電極和下部的第二電極之間的漏極-源極電壓，其中所述的終止結(jié)構(gòu)在水平方向上承載所述的漏極-源極電壓。
3.根據(jù)權(quán)利要求1所述的終止結(jié)構(gòu)，其特征在于，其中所述的嵌入式電容性結(jié)構(gòu)包含一套交叉的導(dǎo)電嵌入式多晶半導(dǎo)體區(qū)和設(shè)置在所述的氧化物填充的大型深溝槽內(nèi)的氧化物立柱。
4.根據(jù)權(quán)利要求1所述的終止結(jié)構(gòu)，其特征在于，其中位于所述的近端體型半導(dǎo)體壁附近的近端嵌入式多晶半導(dǎo)體區(qū)電連接到頂部電極上。
5.根據(jù)權(quán)利要求4所述的終止結(jié)構(gòu)，其特征在于，其中位于所述的遠(yuǎn)端體型半導(dǎo)體壁附近的遠(yuǎn)端嵌入式多晶半導(dǎo)體區(qū)電連接到遠(yuǎn)端體型半導(dǎo)體壁上。
6.根據(jù)權(quán)利要求3所述的終止結(jié)構(gòu)，其特征在于，其中每個所述的氧化物立柱的中心部分還嵌入了一個指狀體型半導(dǎo)體，從所述的氧化物填充的大型深溝槽下方的所述的體型半導(dǎo)體層發(fā)射出來，以便用體型半導(dǎo)體層材料、所述的氧化物立柱材料以及所述的嵌入式多晶半導(dǎo)體區(qū)材料，形成多個三相交叉的嵌入式電容性結(jié)構(gòu)。
7.根據(jù)權(quán)利要求6所述的終止結(jié)構(gòu)，其特征在于，延伸至少一個所述的嵌入式多晶半導(dǎo)體區(qū)，使其沿垂直于TCS和TCD的第三維度上穿過所述的大型氧化物深溝槽；延伸至少一個所述的指狀體型半導(dǎo)體，使其沿第三維度上穿過所述的大型氧化物深溝槽；并且相對應(yīng)地，所述的終止結(jié)構(gòu)還包含一個位于所述的氧化物填充的大型深溝槽上方的頂部電性的互聯(lián)網(wǎng)路，與延伸后的所述的嵌入式多晶半導(dǎo)體區(qū)以及延伸后的所述的指狀體型半導(dǎo)體相接觸，以便作用于延伸后的所述的嵌入式多晶半導(dǎo)體區(qū)；延伸后的所述的指狀體型半導(dǎo)體與所述的終止結(jié)構(gòu)的其他部件之間的預(yù)設(shè)所需的電性互聯(lián)。
8.根據(jù)權(quán)利要求6所述的終止結(jié)構(gòu)，其特征在于，與所述的近端體型半導(dǎo)體壁最鄰近的嵌入式多晶半導(dǎo)體區(qū)電連接到頂部電極上；與所述的近端體型半導(dǎo)體壁次最鄰近的嵌入式多晶半導(dǎo)體區(qū)電連接到近端體型半導(dǎo)體壁上；并且后續(xù)的每個嵌入式多晶半導(dǎo)體區(qū)都電連接到其次最近的近端指狀體型半導(dǎo)體。
9.一種制備帶有終止結(jié)構(gòu)的半導(dǎo)體器件的方法，該終止結(jié)構(gòu)是一種氧化物填充的大型深溝槽，溝槽尺寸為TCS，溝槽深度為TCD，內(nèi)部帶有多個嵌入式導(dǎo)電區(qū)域，其特征在于，該方法包含a制備一個厚度為BSLT > TCD的體型半導(dǎo)體層，在所述的體型半導(dǎo)體層上方，設(shè)計出一個大型深溝槽頂部區(qū)域，其幾何形狀與所述的氧化物填充的大型深溝槽的幾何形狀近似相同；b將所述的大型深溝槽頂部區(qū)域分成散布的、互補的臨時區(qū)ITA-A和ITA-B，每個臨時區(qū)都有預(yù)設(shè)的幾何形狀；c從體型半導(dǎo)體層頂部表面，通過除去對應(yīng)的ITA-B區(qū)的體型半導(dǎo)體材料，直到深度 TCD為止，創(chuàng)建多個臨時的垂直溝槽；d將對應(yīng)ITA-A區(qū)的體型半導(dǎo)體材料轉(zhuǎn)換成氧化物立柱，保留中間的多個剩余溝槽空間；并且e用溝槽導(dǎo)電材料填充剩余的溝槽空間，并在轉(zhuǎn)換后的氧化物立柱之間，將溝槽導(dǎo)電材料做成多個嵌入式導(dǎo)電區(qū)域的形狀。
10.根據(jù)權(quán)利要求9所述的方法，其特征在于，其中所述的溝槽導(dǎo)電材料是由多晶半導(dǎo)體材料構(gòu)成的。
11.根據(jù)權(quán)利要求10所述的方法，其特征在于，其中將多晶半導(dǎo)體材料做成多個嵌入式導(dǎo)電區(qū)域的形狀，還包含el在上方沉積絕緣材料，直到它與所述的氧化物立柱一起把所述的多晶半導(dǎo)體材料嵌入其中。
12.根據(jù)權(quán)利要求9所述的方法，其特征在于，其中將所述的大型深溝槽頂部區(qū)域分割還包含確保分割后所有ITA-A區(qū)和所有ITA-B區(qū)的幾何結(jié)構(gòu)都足夠簡單小巧，從而有利于快速高效地將所述的ITA-A區(qū)中的體型半導(dǎo)體材料轉(zhuǎn)換成高質(zhì)量的氧化物；以及快速高效地用多晶半導(dǎo)體材料填充剩余的溝槽空間。
13.根據(jù)權(quán)利要求9所述的方法，其特征在于，其中轉(zhuǎn)換體型半導(dǎo)體材料是利用熱氧化作用，填充剩余的溝槽空間是利用導(dǎo)電材料沉積。
14.根據(jù)權(quán)利要求9所述的方法，其特征在于，其中每個ITA-A區(qū)的尺寸都為0.2微米至5微米，每個ITA-B區(qū)的尺寸都為0. 2微米至5微米。
15.根據(jù)權(quán)利要求9所述的方法，其特征在于，其中TCS為10微米至100微米，TCD為 10微米至50微米。
16.根據(jù)權(quán)利要求9所述的方法，其特征在于，其中將對應(yīng)ITA-A區(qū)的體型半導(dǎo)體材料轉(zhuǎn)換成氧化物立柱，還包含保留一部分對應(yīng)ITA-A區(qū)的體型半導(dǎo)體材料不轉(zhuǎn)換，以便在轉(zhuǎn)換后的氧化物立柱之間，形成指狀體型半導(dǎo)體。
17.權(quán)利要求9所述的方法，其特征在于，其中所述的半導(dǎo)體器件包含一個鄰近終止結(jié)構(gòu)的溝槽式M0SFET，并且其中所述的制備多個臨時的垂直溝槽還包含，在鄰近大型深溝槽的體型半導(dǎo)體層上方的有源區(qū)中，同時制備多個有源溝槽，直到溝槽深度達(dá)到TCD。
18.根據(jù)權(quán)利要求17所述的方法，其特征在于，其中轉(zhuǎn)換體型半導(dǎo)體材料還包含將有源溝槽中裸露的體型半導(dǎo)體材料同時轉(zhuǎn)換成氧化物，并且在每個有源溝槽中保留剩余的溝槽空間。
19.根據(jù)權(quán)利要求18所述的方法，其特征在于，其中填充剩余的溝槽空間還包含在有源溝槽內(nèi)，用多晶半導(dǎo)體材料同時填充剩余的溝槽空間，并將多晶半導(dǎo)體材料做成溝槽 MOSFET的有源多晶柵極區(qū)域的形狀。
20.根據(jù)權(quán)利要求19所述的方法，其特征在于，其中溝槽MOSFET是一個屏蔽柵極溝槽 M0SFET，具有一個上部控制柵極和下部屏蔽柵極，其中下部屏蔽柵極連接源極電壓，并且其中將多晶半導(dǎo)體材料成型包含el在有源溝槽內(nèi)，選擇性地向下刻蝕多晶半導(dǎo)體材料，直到剩余高度限定下部屏蔽柵極為止；e2在下部屏蔽柵極的上方填充，直到完全被中間-柵極絕緣材料覆蓋；并且 e3在下部屏蔽柵極的上方制備一個上部控制柵極，但通過中間-柵極絕緣材料，與下部控制柵極分開。
全文摘要
本發(fā)明提出了溝槽MOSFET的終止結(jié)構(gòu)及其制備方法，用于終止位于帶有底部漏極電極的體型半導(dǎo)體層上方的鄰近溝槽MOSFET。體型半導(dǎo)體層具有一個近端體型半導(dǎo)體壁，承載漏極-源極電壓，并將終止結(jié)構(gòu)與溝槽MOSFET分開。終止結(jié)構(gòu)由一個被近端體型半導(dǎo)體壁和遠(yuǎn)端體型半導(dǎo)體壁限制的氧化物填充的大型深溝槽構(gòu)成。氧化物填充的大型深溝槽包括一個在體型半導(dǎo)體層內(nèi)的大型氧化物深溝槽，以及多個嵌入式電容性結(jié)構(gòu)，嵌入式電容性結(jié)構(gòu)位于大型氧化物深溝槽內(nèi)，并且分布在近端體型半導(dǎo)體壁和遠(yuǎn)端體型半導(dǎo)體壁之間，用于在整個空間上播散漏極-源極電壓。在一個實施例中，嵌入式電容性結(jié)構(gòu)包括交叉的導(dǎo)電嵌入式多晶半導(dǎo)體區(qū)以及氧化物填充的大型深溝槽的氧化物立柱，近端體型半導(dǎo)體壁附近的近端嵌入式多晶半導(dǎo)體區(qū)連接到有源上部源極區(qū)上，遠(yuǎn)端體型半導(dǎo)體壁附近的遠(yuǎn)端嵌入式多晶半導(dǎo)體區(qū)連接到遠(yuǎn)端體型半導(dǎo)體壁上。
文檔編號H01L21/336GK102194878SQ20111003859
公開日2011年9月21日 申請日期2011年2月9日 優(yōu)先權(quán)日2010年2月12日
發(fā)明者伍時謙, 哈姆扎·依瑪茲, 安荷·叭剌, 王曉彬 申請人:萬國半導(dǎo)體股份有限公司