專利名稱：半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置，特別是涉及一種在膠卷上芯片構(gòu)裝的半導(dǎo)體裝置中依據(jù)切割線限制集成電路的導(dǎo)線延伸以降低或避免沖裁機(jī)臺(tái)導(dǎo)線殘留的半導(dǎo)體裝置。
背景技術(shù)：
半導(dǎo)體裝置，例如各種構(gòu)裝的半導(dǎo)體集成電路，已成為現(xiàn)代信息社會(huì)最重要的硬件基礎(chǔ)。在各種半導(dǎo)體裝置中，有一類型的半導(dǎo)體裝置是將集成電路形成于一可撓性的基底上，例如，膠卷上芯片(C0F，chip on film或chip on flex)構(gòu)裝或是卷帶載體構(gòu)裝(TCP， tape carrier package)的半導(dǎo)體裝置就是將多個(gè)芯片封裝在一可撓性的膠卷或卷帶基底上，以分別形成各集成電路。配合各集成電路中的芯片，會(huì)有導(dǎo)線形成于基底的導(dǎo)體層中； 當(dāng)芯片被封裝在基底時(shí)，芯片會(huì)耦接至這些導(dǎo)線，以經(jīng)由這些導(dǎo)線耦接其它外界電路。這類型的半導(dǎo)體裝置已被廣泛運(yùn)用，例如，液晶顯示面板所使用的驅(qū)動(dòng)集成電路就是形成于可撓性基底。

發(fā)明內(nèi)容
在可撓性基底的半導(dǎo)體裝置中，由于多個(gè)集成電路是形成于同一個(gè)基底上，故需以沖裁機(jī)臺(tái)將各集成電路分別由基底上沖裁下來(lái)。沖裁機(jī)臺(tái)會(huì)依據(jù)各集成電路對(duì)應(yīng)的切割線進(jìn)行沖裁；在已知的可撓性基底半導(dǎo)體裝置中，各集成電路的導(dǎo)線則會(huì)延伸跨越對(duì)應(yīng)的切割線。不過(guò)，經(jīng)本發(fā)明分析發(fā)現(xiàn)，在進(jìn)行沖裁時(shí)，跨越切割線的導(dǎo)線會(huì)在沖裁機(jī)臺(tái)上殘留導(dǎo)電物質(zhì)，此導(dǎo)電殘留會(huì)將不同導(dǎo)線錯(cuò)誤地短路在一起，影響集成電路的正常運(yùn)作，降低半導(dǎo)體裝置的良率。為解決上述問題，本發(fā)明的目的之一是提供一種半導(dǎo)體裝置，包括一基底以及一個(gè)或多個(gè)集成電路。各集成電路形成于基底，每一集成電路包括一芯片與復(fù)數(shù)個(gè)導(dǎo)電的導(dǎo)線，設(shè)于基底的一預(yù)設(shè)范圍內(nèi)；此預(yù)設(shè)范圍的邊界即切割線。在各集成電路中，每一導(dǎo)線由芯片朝向預(yù)設(shè)范圍的邊界延伸，延伸至預(yù)設(shè)范圍內(nèi)的打線區(qū)域，并與邊界間隔一預(yù)設(shè)距離。在一種具體實(shí)施方式
中，本發(fā)明提供了一種半導(dǎo)體裝置，包含基底；以及至少一集成電路，形成于所述基底，每一集成電路包含芯片，設(shè)于所述基底的一預(yù)設(shè)范圍內(nèi)；所述預(yù)設(shè)范圍具有邊界；以及復(fù)數(shù)個(gè)導(dǎo)線，設(shè)于所述預(yù)設(shè)范圍內(nèi)，每一所述導(dǎo)線由所述芯片向所述邊界延伸，并與所述邊界間隔一預(yù)設(shè)距離。根據(jù)該具體實(shí)施方式
，在該半導(dǎo)體裝置中，在每一所述集成電路中，所述導(dǎo)線由所述芯片延伸至一打線區(qū)域(bonding area)，而所述打線區(qū)域位于所述預(yù)設(shè)范圍中，且與所述邊界間隔所述預(yù)設(shè)距離。根據(jù)該具體實(shí)施方式
，在該半導(dǎo)體裝置中，還包含復(fù)數(shù)個(gè)延伸區(qū)段，對(duì)應(yīng)于各所述集成電路；各所述延伸區(qū)段于所述對(duì)應(yīng)集成電路中跨越所述邊界并耦接所述導(dǎo)線的其中之一，且各所述延伸區(qū)段的寬度小于各所述導(dǎo)線的寬度。
優(yōu)選地，在該半導(dǎo)體裝置中，還包含復(fù)數(shù)個(gè)外側(cè)區(qū)段，對(duì)應(yīng)于各所述集成電路； 各所述外側(cè)區(qū)段設(shè)于所述對(duì)應(yīng)集成電路的所述預(yù)設(shè)范圍之外，各所述外側(cè)區(qū)段耦接所述延伸區(qū)段的其中之一。優(yōu)選地，在該半導(dǎo)體裝置中，所述導(dǎo)線、所述延伸區(qū)段與所述外側(cè)區(qū)段設(shè)于同一導(dǎo)體層。根據(jù)該具體實(shí)施方式
，在該半導(dǎo)體裝置中，所述基底是膠卷基底(filmbase)。根據(jù)該具體實(shí)施方式
，在該半導(dǎo)體裝置中，各所述集成電路的所述邊界是沖裁的切割線(cut line)。在本發(fā)明另一實(shí)施例中，每一集成電路還對(duì)應(yīng)復(fù)數(shù)個(gè)延伸區(qū)段與外側(cè)區(qū)段。各外側(cè)區(qū)段設(shè)于預(yù)設(shè)范圍之外，經(jīng)由跨越邊界的延伸區(qū)段耦接至導(dǎo)線。各延伸區(qū)段的寬度小于導(dǎo)線的寬度。為讓本發(fā)明之上述和其它目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉優(yōu)選實(shí)施例， 并配合所附圖式，作詳細(xì)說(shuō)明如下。


圖1示出了一個(gè)基于可撓性基底的半導(dǎo)體裝置。圖2與圖3示出了本發(fā)明的不同實(shí)施例。圖4是比較圖1至圖3的實(shí)施例。
具體實(shí)施例方式請(qǐng)參考圖1，其所示出的是一傳統(tǒng)的膠卷上芯片構(gòu)裝的半導(dǎo)體裝置10。半導(dǎo)體裝置10有復(fù)數(shù)個(gè)集成電路12形成于一可撓性的基底14上，各集成電路12的范圍由一對(duì)應(yīng)的切割線18所定義。各個(gè)集成電路12內(nèi)具有一芯片16與復(fù)數(shù)個(gè)導(dǎo)線LO ；各導(dǎo)線LO形成于基底14的導(dǎo)體層(如一銅導(dǎo)體層)，由芯片16向外延伸，使芯片16得以經(jīng)由各導(dǎo)線LO 耦接至其它外界電路。如圖1所示，在傳統(tǒng)半導(dǎo)體裝置10的各集成電路12中，導(dǎo)線LO會(huì)跨越切割線18而延伸至切割線18之外。當(dāng)要將各集成電路12由基底14上分離出來(lái)時(shí)，半導(dǎo)體裝置10會(huì)被放置于沖裁機(jī)臺(tái)11上，沖裁機(jī)臺(tái)11的沖裁頭13會(huì)沿著切割線18將各集成電路12由基底14切割下來(lái)。不過(guò)，就如圖1所示，由于導(dǎo)線LO延伸至切割線18之外，故在沖裁時(shí)，沖裁頭13會(huì)連導(dǎo)線LO—并切割，而導(dǎo)線LO的導(dǎo)電物質(zhì)就會(huì)殘留在沖裁機(jī)臺(tái)11上。此導(dǎo)電物質(zhì)殘留會(huì)污染集成電路12 ；當(dāng)殘留物質(zhì)充塞在兩導(dǎo)線之間時(shí)，會(huì)將原本應(yīng)絕緣的兩導(dǎo)線錯(cuò)誤地短路在一起，使集成電路12無(wú)法正常運(yùn)作。為克服半導(dǎo)體裝置10容易造成殘留的缺點(diǎn)，本發(fā)明提供一種具有較佳導(dǎo)線配置的半導(dǎo)體裝置。請(qǐng)參考圖2，其所示出的即是依據(jù)本發(fā)明一實(shí)施例的半導(dǎo)體裝置20。半導(dǎo)體裝置20可以是一膠卷上芯片構(gòu)裝的半導(dǎo)體裝置，或是一卷帶載體構(gòu)裝的半導(dǎo)體裝置。半導(dǎo)體裝置20具有復(fù)數(shù)個(gè)集成電路22，形成于一基底M上；基底M可以是一可撓性的基底， 例如膠卷基底或卷帶基底。半導(dǎo)體裝置20的各集成電路22中設(shè)有一芯片沈及復(fù)數(shù)個(gè)導(dǎo)線Li。芯片26設(shè)于基底M的一預(yù)設(shè)范圍30內(nèi)；預(yù)設(shè)范圍30由邊界觀環(huán)繞，此邊界觀可以是沖裁的切割線。各導(dǎo)線Ll設(shè)于預(yù)設(shè)范圍30內(nèi)，每一導(dǎo)線Ll耦接芯片沈(例如耦接至芯片沈的接墊)，并由芯片沈朝向邊界觀延伸，使芯片沈得以經(jīng)由各導(dǎo)線Ll耦接至其它外界電路(例如其它的芯片、集成電路及/或電路板等等)，與外界電路交換信號(hào)數(shù)據(jù)，并取得運(yùn)作所需的電力。不過(guò)，如圖2所示，在本發(fā)明中，各導(dǎo)線Ll會(huì)與邊界觀間隔一預(yù)設(shè)距離d，不會(huì)和邊界觀接觸。各導(dǎo)線Ll可以形成于基底M的導(dǎo)體層(例如一銅導(dǎo)體層)，并由芯片沈向外延伸至一打線區(qū)域R ；各導(dǎo)線Ll即是在此打線區(qū)域R中以附加的導(dǎo)電結(jié)構(gòu)(如各向異性導(dǎo)電膠，anisotropicconductive film, ACF)耦接其它外界電路。由于導(dǎo)線Ll與邊界28 間隔距離d，打線區(qū)域R也會(huì)位在預(yù)設(shè)范圍30內(nèi)，與邊界28間隔距離d。由于集成電路22的各導(dǎo)線Ll并未接觸或跨越邊界28，當(dāng)集成電路22由基底M 被沖裁下來(lái)時(shí)，各導(dǎo)線Ll不會(huì)與沖裁機(jī)臺(tái)的沖裁頭接觸，也就不會(huì)將導(dǎo)電物質(zhì)殘留于沖裁機(jī)臺(tái)上。這樣一來(lái)，不僅能避免導(dǎo)線殘留對(duì)集成電路22的影響，也能降低沖裁加工的時(shí)間與成本，因?yàn)椴恍枰l繁地清除沖裁機(jī)臺(tái)上的殘留。請(qǐng)參考圖3，其所示出的是依據(jù)本發(fā)明另一實(shí)施例的半導(dǎo)體裝置30。類似半導(dǎo)體裝置20，半導(dǎo)體裝置30也可以是一膠卷上芯片構(gòu)裝的半導(dǎo)體裝置。半導(dǎo)體裝置30具有復(fù)數(shù)個(gè)集成電路32，形成于一基底34上，例如一可撓性的膠卷基底。半導(dǎo)體裝置30的各集成電路32中設(shè)有一芯片36及復(fù)數(shù)個(gè)導(dǎo)線L2a與L2b，邊界 38定義出集成電路32所在的范圍40 ；邊界38可以是沖裁的切割線。芯片36與各導(dǎo)線L2a 與L2b設(shè)于范圍40內(nèi)，各導(dǎo)線L2a與L2b耦接芯片36，并由芯片36朝向邊界38延伸至打線區(qū)域R，使芯片36得以經(jīng)由各導(dǎo)線Lh與L2b耦接至其它外界電路，像是其它芯片、集成電路及/或電路板等等，以便與外界電路交換信號(hào)數(shù)據(jù)，并取得運(yùn)作所需的電力。類似圖2實(shí)施例，在本發(fā)明半導(dǎo)體裝置30的各個(gè)集成電路32中，各導(dǎo)線L2a與 L2b會(huì)與邊界38間隔一預(yù)設(shè)距離d，不會(huì)接觸邊界38。另外，對(duì)應(yīng)各集成電路32，基底34 上還可形成復(fù)數(shù)個(gè)延伸區(qū)段TC與外側(cè)區(qū)段TP。各外側(cè)區(qū)段TP設(shè)置在范圍40之外，與邊界 38間隔一預(yù)設(shè)距離d’；距離d’與d可以相等或不相等。各延伸區(qū)段TC則跨越邊界38，其兩端分別位于邊界38的相異兩側(cè)，一端耦接至一導(dǎo)線L2a，另一端耦接一外側(cè)區(qū)段TP ；例如說(shuō)，各個(gè)外側(cè)區(qū)段TP、延伸區(qū)段TC與導(dǎo)線Lh可以形成于基底34的同一導(dǎo)體層。如此，各外側(cè)區(qū)段TP便可經(jīng)由延伸區(qū)段TC的橋接而耦接至一對(duì)應(yīng)的導(dǎo)線L2a，使芯片36也可經(jīng)由各外側(cè)區(qū)段TP耦接至其它外界電路。例如說(shuō)，外側(cè)區(qū)段TP上可設(shè)置測(cè)試接墊(test pad)；在半導(dǎo)體裝置30出廠前而各集成電路32尚未被沖裁分離時(shí)，測(cè)試機(jī)臺(tái)可經(jīng)由探針耦接各集成電路32所對(duì)應(yīng)的外側(cè)區(qū)段TP，以和集成電路32中的芯片36交換數(shù)據(jù)信號(hào)，由此測(cè)試集成電路32的功能是否正常。完成測(cè)試后，集成電路32會(huì)沿著邊界38被沖裁下來(lái)，而在邊界38之外的外側(cè)區(qū)段TP 與部分的延伸區(qū)段TP也就會(huì)被切離至集成電路32之外。如圖3所示，為了減少?zèng)_裁機(jī)臺(tái)的導(dǎo)電物質(zhì)殘留，延伸區(qū)段TC的寬度(也就是沿邊界38的截面尺寸)wl可以小于導(dǎo)線L2a的寬度w2，也可小于外側(cè)區(qū)段TP的寬度w3。當(dāng)沖裁機(jī)臺(tái)沿著邊界38將集成電路32由基底34切離時(shí)，由于沖裁機(jī)臺(tái)只會(huì)切過(guò)較窄的延伸區(qū)段TC，如此便可盡量減少?zèng)_裁機(jī)臺(tái)上的導(dǎo)電物質(zhì)殘留。在圖3實(shí)施例中，可經(jīng)由各集成電路32對(duì)應(yīng)的外側(cè)區(qū)段TP進(jìn)行測(cè)試。在圖2實(shí)施例中，則可經(jīng)由各集成電路22的導(dǎo)線Ll進(jìn)行測(cè)試；也就是說(shuō)，測(cè)試機(jī)臺(tái)的探針可耦接至各導(dǎo)線Li，和集成電路22中的芯片沈交換信號(hào)數(shù)據(jù)，以測(cè)試集成電路22的功能。請(qǐng)參考圖4，其所示出的是集成電路12、22與32(請(qǐng)一并參考圖1至圖3)在邊界附近的結(jié)構(gòu)示意圖。如圖4所示，集成電路12的導(dǎo)線LO在其邊界(切割線)的截面尺寸最大，代表其會(huì)在沖裁機(jī)臺(tái)上留下最多的殘留導(dǎo)電物質(zhì)。相比之下，在本發(fā)明集成電路32 中，由于只有較窄的延伸區(qū)段TC會(huì)延伸至邊界，故集成電路32沿邊界的導(dǎo)電物質(zhì)截面尺寸就會(huì)被縮減，可有效減少?zèng)_裁機(jī)臺(tái)上的殘留。更進(jìn)一步地，本發(fā)明集成電路22中的各導(dǎo)線 Ll皆不會(huì)延伸至邊界，可避免沖裁機(jī)臺(tái)的導(dǎo)電物質(zhì)殘留?？偨Y(jié)來(lái)說(shuō)，相比于現(xiàn)有技術(shù)，本發(fā)明可有效降低或避免沖裁機(jī)臺(tái)的導(dǎo)電物質(zhì)殘留， 不僅可防范導(dǎo)電物質(zhì)殘留所導(dǎo)致的集成電路短路錯(cuò)誤，也可提高沖裁加工的效率。雖然本發(fā)明已以優(yōu)選實(shí)施例揭露如上，然其并非用以限定本發(fā)明，本領(lǐng)域任何技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作某些更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視后附的權(quán)利要求書所保護(hù)的范圍者為準(zhǔn)。主要元件符號(hào)說(shuō)明10,20,30半導(dǎo)體裝置11沖裁機(jī)臺(tái)12、22、32 集成電路13 沖裁頭14、24、34 基底16、26、36 芯片18 切割線28、38邊界30,40 范圍L0、Ll、L2a_L2b 導(dǎo)線d、d，距離R打線區(qū)域wl-w3 寬度。
權(quán)利要求
1.一種半導(dǎo)體裝置，包含基底；以及至少一集成電路，形成于所述基底，每一集成電路包含 芯片，設(shè)于所述基底的一預(yù)設(shè)范圍內(nèi)；所述預(yù)設(shè)范圍具有邊界；以及復(fù)數(shù)個(gè)導(dǎo)線，設(shè)于所述預(yù)設(shè)范圍內(nèi)，每一所述導(dǎo)線由所述芯片向所述邊界延伸，并與所述邊界間隔一預(yù)設(shè)距離。
2.根據(jù)權(quán)利要求1的半導(dǎo)體裝置，其中，在每一所述集成電路中，所述導(dǎo)線由所述芯片延伸至一打線區(qū)域，而所述打線區(qū)域位于所述預(yù)設(shè)范圍中，且與所述邊界間隔所述預(yù)設(shè)距1 O
3.根據(jù)權(quán)利要求1的半導(dǎo)體裝置，還包含復(fù)數(shù)個(gè)延伸區(qū)段，對(duì)應(yīng)于各所述集成電路；各所述延伸區(qū)段于所述對(duì)應(yīng)集成電路中跨越所述邊界并耦接所述導(dǎo)線的其中之一，且各所述延伸區(qū)段的寬度小于各所述導(dǎo)線的寬度。
4.根據(jù)權(quán)利要求3的半導(dǎo)體裝置，還包含復(fù)數(shù)個(gè)外側(cè)區(qū)段，對(duì)應(yīng)于各所述集成電路；各所述外側(cè)區(qū)段設(shè)于所述對(duì)應(yīng)集成電路的所述預(yù)設(shè)范圍之外，各所述外側(cè)區(qū)段耦接所述延伸區(qū)段的其中之一。
5.根據(jù)權(quán)利要求4的半導(dǎo)體裝置，其中，所述導(dǎo)線、所述延伸區(qū)段與所述外側(cè)區(qū)段設(shè)于同一導(dǎo)體層。
6.根據(jù)權(quán)利要求1的半導(dǎo)體裝置，其中所述基底是膠卷基底。
7.根據(jù)權(quán)利要求1的半導(dǎo)體裝置，其中，各所述集成電路的所述邊界是沖裁的切割線。
全文摘要
本發(fā)明提供一種半導(dǎo)體裝置，例如一膠卷上芯片構(gòu)裝的半導(dǎo)體裝置。半導(dǎo)體裝置是于一膠卷基底形成至少一集成電路，各集成電路是在一預(yù)設(shè)范圍的邊界內(nèi)設(shè)置一芯片與復(fù)數(shù)個(gè)導(dǎo)線，各導(dǎo)線與邊界間隔一預(yù)設(shè)距離。因此，當(dāng)由膠卷基底將集成電路沿邊界沖裁下來(lái)時(shí)，可降低或避免沖裁機(jī)臺(tái)上的導(dǎo)電物質(zhì)殘留。
文檔編號(hào)H01L23/488GK102468262SQ20111003346
公開日2012年5月23日 申請(qǐng)日期2011年1月30日 優(yōu)先權(quán)日2010年11月10日
發(fā)明者廖稟加, 楊峻杰, 陳進(jìn)勇 申請(qǐng)人:瑞鼎科技股份有限公司