專利名稱：存儲(chǔ)元件和存儲(chǔ)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲(chǔ)元件和存儲(chǔ)裝置，它們根據(jù)存儲(chǔ)層的電特性的變化來存儲(chǔ)信息， 所述存儲(chǔ)層包括離子源層和高電阻層。
背景技術(shù)：
目前普遍采用NOR型或NAND型閃存作為用于數(shù)據(jù)存儲(chǔ)的半導(dǎo)體非易失性存儲(chǔ)器。 然而，根據(jù)這些半導(dǎo)體非易失性存儲(chǔ)器，寫入操作和擦除操作需要大的電壓，并且被注入至浮置柵極的電子的數(shù)量有限，從而導(dǎo)致了存儲(chǔ)器的小型化受到局限。近來,例如電阻式隨機(jī)存取存儲(chǔ)器(Resistance Random AccessMemory，ReRAM)或可編程金屬化單元(Programmable Metallization Cell，PMC)等電阻變化型存儲(chǔ)器已經(jīng)作為能夠克服小型化局限的下一代非易失性存儲(chǔ)器而被提了出來(例如，Nature Material 1614，第 312 頁，2006 年；US 5761115，1998 年 6 月 2 H, Axon ；以及 Sawa Materials today 11，28，2008年)。這些存儲(chǔ)器具有這樣的簡單結(jié)構(gòu)在兩個(gè)電極之間設(shè)有電阻變化層。此外，根據(jù)日本專利文件JP-A-2006-196537所公開的存儲(chǔ)器，在第一電極與第二電極之間設(shè)有離子源層和氧化物膜(存儲(chǔ)用薄膜)以替代電阻變化層。在上述這些電阻變化型存儲(chǔ)器中，所考慮到的是原子或離子根據(jù)熱或電場而發(fā)生移動(dòng)，由此形成了傳導(dǎo)路徑從而使電阻值發(fā)生變化。然而，為了通過前期的半導(dǎo)體加工來實(shí)現(xiàn)電阻變化型非易失性存儲(chǔ)器的大容量化，需要低電壓和低電流操作。這是因?yàn)殡S著驅(qū)動(dòng)晶體管的小型化，它們的驅(qū)動(dòng)電流和電壓變低了。也就是說，為了實(shí)現(xiàn)小型化的電阻變化型非易失性存儲(chǔ)器，存儲(chǔ)器必須具有能夠被小型化的晶體管驅(qū)動(dòng)的功能。另外，為了實(shí)現(xiàn)低電流操作，還必須保持在低電流和高速度 (納秒級的短脈沖)下被重新寫入的電阻狀態(tài)(數(shù)據(jù))。作為相關(guān)技術(shù)中的這種存儲(chǔ)器，例如已有具有“下部電極/Gd0x/CU&TeAlGe/上部電極”結(jié)構(gòu)的存儲(chǔ)器。在具有這種結(jié)構(gòu)的存儲(chǔ)器中，在重寫電流值等于或大于ΙΟΟμΑ的情況下，數(shù)據(jù)寫入/擦除操作中的操作速度和數(shù)據(jù)保持特性是良好的。然而，該存儲(chǔ)器存在的問題是如果重寫電流值被設(shè)為等于或小于100 μ A的低電流，則數(shù)據(jù)保持特性劣化。此外， 由于擦除操作中的特性不足，因而在擦除數(shù)據(jù)時(shí)就需要高電壓。另外，由于對于多次寫入/ 擦除操作而言，擦除狀態(tài)中的電阻值趨于朝著較低值而變化，因而使寫入電阻與擦除電阻的電阻分離寬度變得不夠
發(fā)明內(nèi)容
基于以上原因，本發(fā)明的目的是期望提供能夠提高在低電流下所寫入的數(shù)據(jù)的保持特性并且能夠降低在擦除操作時(shí)所需的電壓的存儲(chǔ)元件和存儲(chǔ)裝置。本發(fā)明的另一目的是期望提供對于多次寫入/擦除操作而言能夠減小擦除狀態(tài)中的電阻值間差異的存儲(chǔ)元件和存儲(chǔ)裝置。本發(fā)明一實(shí)施方式提供了一種存儲(chǔ)元件，其包括依次設(shè)置的第一電極、存儲(chǔ)層和第二電極。其中，所述存儲(chǔ)層包括高電阻層，所述高電阻層的陰離子成分內(nèi)含有碲(Te)作為主要成分，并且所述高電阻層形成在所述第一電極側(cè)；以及離子源層，所述離子源層含有至少一種金屬元素且含有由碲(Te)、硫( 和硒(Se)組成的組中的至少一種硫族元素，并且所述離子源層形成在所述第二電極側(cè)。本發(fā)明另一實(shí)施方式提供了一種存儲(chǔ)裝置，其包括多個(gè)存儲(chǔ)元件且包括脈沖施加部，各個(gè)所述存儲(chǔ)元件具有依次設(shè)置的第一電極、存儲(chǔ)層和第二電極，所述脈沖施加部用于選擇性地向所述多個(gè)存儲(chǔ)元件施加電壓脈沖或電流脈沖。這里，上述本發(fā)明一實(shí)施方式的存儲(chǔ)元件被用作本實(shí)施方式中的存儲(chǔ)元件。本發(fā)明又一實(shí)施方式提供了一種存儲(chǔ)元件，其包括依次設(shè)置的第一電極、存儲(chǔ)層和第二電極。其中，所述存儲(chǔ)層包括高電阻層，所述高電阻層形成在所述第一電極側(cè)并且包括多個(gè)層，所述多個(gè)層中的至少一層的陰離子成分內(nèi)含有碲(Te)作為主要成分；以及離子源層，所述離子源層含有至少一種金屬元素且含有由碲(Te)、硫( 和硒(Se)組成的組中的至少一種硫族元素，并且所述離子源層形成在所述第二電極側(cè)。本發(fā)明再一實(shí)施方式提供了一種存儲(chǔ)裝置，其包括多個(gè)存儲(chǔ)元件且包括脈沖施加部，各個(gè)所述存儲(chǔ)元件具有依次設(shè)置的第一電極、存儲(chǔ)層和第二電極，所述脈沖施加部用于選擇性地向所述多個(gè)存儲(chǔ)元件施加電壓脈沖或電流脈沖。這里上述本發(fā)明又一實(shí)施方式的存儲(chǔ)元件被用作本實(shí)施方式中的存儲(chǔ)元件。在本發(fā)明實(shí)施方式的存儲(chǔ)元件(存儲(chǔ)裝置)中，如果在初始狀態(tài)(高電阻狀態(tài)) 下向所述存儲(chǔ)元件施加“正向”(例如，第一電極側(cè)為負(fù)電位而第二電極側(cè)為正電位)電壓脈沖或電流脈沖，則離子源層中所包含的金屬元素被離子化并擴(kuò)散進(jìn)入高電阻層內(nèi)，并且所擴(kuò)散過來的金屬元素與第一電極上的電子結(jié)合而被析出或者存留在高電阻層內(nèi)從而形成雜質(zhì)能級。因此，在所述存儲(chǔ)層內(nèi)形成了含有該金屬元素的傳導(dǎo)路徑，并且所述高電阻層的電阻降低(寫入狀態(tài))。如果在這種低電阻狀態(tài)下向所述存儲(chǔ)元件施加“負(fù)向”(例如， 所述第一電極側(cè)為正電位而所述第二電極側(cè)為負(fù)電位)電壓脈沖，則析出在所述第一電極上的金屬元素被離子化并且溶解至所述離子源層內(nèi)。因此，含有金屬元素的所述傳導(dǎo)路徑消失，并且所述高電阻層的電阻升高(初始狀態(tài)或擦除狀態(tài))。這里，由于高電阻層所包括的某一層的陰離子成分中含有碲(Te)作為主要成分， 因而已經(jīng)擴(kuò)散進(jìn)入該高電阻層中的金屬元素在該高電阻層的低電阻狀態(tài)時(shí)被穩(wěn)定化從而有利于在所述低電阻狀態(tài)中進(jìn)行保持。另一方面，由于相比于氧化物或硅化合物與金屬元素的結(jié)合力而言碲(Te)與金屬元素的結(jié)合力較弱，因而已經(jīng)擴(kuò)散至高電阻層內(nèi)的金屬元素易于移動(dòng)至離子源層，因此改善了擦除特性。根據(jù)本發(fā)明實(shí)施方式的存儲(chǔ)元件或存儲(chǔ)裝置，由于存儲(chǔ)層中的高電阻層所含有的某一層的陰離子成分以碲(Te)作為主要成分，因此能夠改善在低電阻狀態(tài)下所寫入的數(shù)據(jù)的保持特性，并且在數(shù)據(jù)擦除時(shí)能夠?qū)崿F(xiàn)低電壓操作。另外，對于多次寫入/擦除操作而言能夠減小擦除狀態(tài)中的電阻值間的差異。


圖1是圖示了本發(fā)明第一實(shí)施方式的存儲(chǔ)元件的結(jié)構(gòu)的截面圖。圖2是圖示了使用圖1所示存儲(chǔ)元件的存儲(chǔ)單元陣列的結(jié)構(gòu)的截面圖。圖3是第一實(shí)施方式的存儲(chǔ)單元陣列的平面圖。圖4是圖示了本發(fā)明第二實(shí)施方式的存儲(chǔ)元件的結(jié)構(gòu)的截面圖。圖5A(1) O)、圖5B(1) ⑵及圖5C圖示了實(shí)驗(yàn)1的存儲(chǔ)元件的擦除特性和數(shù)據(jù)保持特性。圖6A⑴ ⑵和圖6B⑴ ⑵圖示了實(shí)驗(yàn)1中的擦除特性和數(shù)據(jù)保持特性。圖7A(1) O)、圖7B(1) ⑵及圖7C(1) O)圖示了實(shí)驗(yàn)1中的擦除特性和數(shù)據(jù)保持特性。圖8A至8C圖示了實(shí)驗(yàn)2的存儲(chǔ)元件的數(shù)據(jù)保持特性。圖9A至9C圖示了實(shí)驗(yàn)2的存儲(chǔ)元件的擦除特性。圖10是示出了實(shí)驗(yàn)2的存儲(chǔ)元件的電阻率的特性圖。圖IlA(I) O)、圖 IlB(I) O)、圖 IlC(I) (2)及圖 IlD(I) (2)圖示了實(shí)驗(yàn)3的存儲(chǔ)元件的擦除特性和數(shù)據(jù)保持特性。
具體實(shí)施例方式下文中，參照附圖且按如下順序?qū)Ρ景l(fā)明的實(shí)施方式進(jìn)行說明。第一實(shí)施方式(1)存儲(chǔ)元件(具有單層高電阻層的存儲(chǔ)元件)(2)存儲(chǔ)裝置第二實(shí)施方式(1)存儲(chǔ)元件(具有兩層高電阻層的存儲(chǔ)元件)實(shí)施例第一實(shí)施方式存儲(chǔ)元件圖1是圖示了本發(fā)明第一實(shí)施方式的存儲(chǔ)元件1的結(jié)構(gòu)的截面圖。該存儲(chǔ)元件1 包括依次設(shè)置的下部電極(第一電極)10、存儲(chǔ)層20和上部電極(第二電極)30。例如如稍后所述(圖2)，下部電極10被形成在已形成有互補(bǔ)型金屬氧化物半導(dǎo)體 (Complementary Metal Oxide Semiconductor, CMOS)電路的硅基板 41 上，并且作為與上述CMOS電路部的連接部。該下部電極10由例如W(鎢)、WN(氮化鎢)、Cu(銅)、A1 (鋁)、 Mo (鉬)、Ta(鉭)或硅化物等用于半導(dǎo)體加工的布線材料制成。在下部電極10是由例如銅 (Cu)等在電場中可能會(huì)發(fā)生離子傳導(dǎo)的材料制成的情況下，在由銅(Cu)等制成的下部電極10的表面上可以覆蓋有例如W(鎢)、WN(氮化鎢)、TiN(氮化鈦)或TaN(氮化鉭)等難以實(shí)現(xiàn)離子傳導(dǎo)或熱擴(kuò)散的材料。此外，在稍后說明的離子源層21中包含有Al (鋁)的情況下，優(yōu)選使用比Al (鋁)更難被離子化的材料，例如包括由Cr (鉻)、W(鎢)、Co (鈷)、 Si (硅)、Au (金)、Pd (鈀)、Mo (鉬)、Ir (銥)和Ti (鈦)等組成的組中的至少一種的金屬膜；或者它們的氧化物膜或氮化物膜。存儲(chǔ)層20由離子源層21和高電阻層22構(gòu)成。離子源層21含有例如銅(Cu)、銀 (Ag)、鋅(Zn)等金屬元素中的一種或兩種以上作為正離子化元素。離子源層21還含有碲 (Te)、硫(S)、硒(Se)這些硫族元素中的一種或兩種以上作為負(fù)離子化離子傳導(dǎo)材料，并且該離子源層21形成在上部電極30側(cè)，這里是指該離子源層21被形成得與上部電極30相接觸。金屬元素和硫族元素相互結(jié)合從而形成金屬硫族化物層。該金屬硫族化物層主要具有非晶結(jié)構(gòu)，并且起到了離子供給源的作用。離子源層21的電阻低于初始狀態(tài)或擦除狀態(tài)下的高電阻層22的電阻。由于正離子化金屬元素在寫入操作時(shí)在陰極電極上被還原從而形成金屬狀態(tài)的傳導(dǎo)路徑(絲極)，因而優(yōu)選這種金屬元素是能夠在含有硫族元素的離子源層21內(nèi)以金屬狀態(tài)存在的化學(xué)穩(wěn)定性元素。例如，這種金屬元素可以是例如Ti (鈦)、Zr (鋯)、Hf (鉿)、 V(釩)、Nb (鈮)、Ta(鉭)、Cr (鉻)、Mo (鉬)和W(鎢)等位于周期表中的4A族、5A族和 6A族內(nèi)的過渡金屬?？梢允褂眠@些元素中的一種或兩種以上。另外，Al(鋁)、Cu(銅)、 Ge(鍺)或Si(硅)等可作為離子源層21的添加元素。此外，如果離子源層21是具有被稱為“Te/離子源層(含有金屬元素M)，，的層疊結(jié)構(gòu)，且該“Te/離子源層”使用了易于與稍后說明的高電阻層22中所包含的碲(Te)起反應(yīng)的金屬元素(M)，則在成膜之后通過熱處理而易于與碲(Te)起反應(yīng)從而被穩(wěn)定化為所謂 “Me/離子源層21”結(jié)構(gòu)的元素可以是鋁(Al)或鎂(Mg)。如上所述的離子源層21的具體材料可以是例如&TeAl、TiTeAl、CrTeAl、WTeAl或 TaTeAl。此外，例如，作為&TeAl，也可以使用通過將Cu加入該^TeAl而得到的CWrTeAl、 通過將Ge加入CWrTeAl而得到的Ci^rTeAKie或者通過將添加元素加入CWrTeAlGe而得到的CWrTeAlSiGe。另外，還可以使用通過用Mg代替^TeAl中的Al而得到的&TeMg。作為用于離子化的金屬元素，即使在選擇了例如鈦(Ti)或鉭(Ta)等不同的過渡金屬元素來代替鉻(Zr)的情況下，仍可以使用相同的添加元素，例如，TaTeAlGe等也是可以的。另外， 作為離子傳導(dǎo)材料，除了可以使用碲(Te)以外，還可以使用硫(S)、硒(Se)或碘(I)，并且具體地，可以使用&SAl、^^eAl或&認(rèn)1等。在此情況下，出于為了抑制在高溫?zé)崽幚頃r(shí)存儲(chǔ)層20中的膜發(fā)生脫落的目的，可以向離子源層21加入其他元素。例如，硅(Si)是一種添加元素，利用該添加元素還可以預(yù)期對保持特性有所改善，并且優(yōu)選將硅(Si)與鋯(Zr) —起加入離子源層21中。然而，如果硅(Si)的加入量太小，則不能期待防止膜發(fā)生脫落的效果，而如果加入量太大，則難以獲得良好的存儲(chǔ)器操作特性。離子源層21中硅(Si)的含量優(yōu)選在大約10 45原子％的范圍內(nèi)。高電阻層22位于下部電極10側(cè)，這里是指高電阻層22被形成得與下部電極10相接觸。該高電阻層22具有用作電傳導(dǎo)方面的勢壘的功能，并且在向下部電極10與上部電極30間施加預(yù)定電壓的情況下，高電阻層22呈現(xiàn)出比離子源層21的電阻值高的電阻值。 在本實(shí)施方式中，高電阻層22由在陰離子成分中含有碲(Te)作為主要成分的化合物構(gòu)成。 這樣的化合物可以是例如AlTe、MgTe或SiTe。作為含有碲(Te)的化合物的組分，例如，優(yōu)選AlTe中鋁(Al)的含量等于或大于20原子％且等于或小于60原子％，其原因稍后說明。此外，高電阻層22的初始電阻值優(yōu)選等于或大于1ΜΩ。因此，低電阻狀態(tài)下的電阻值優(yōu)選為等于或小于幾百kQ (千歐)。為了高速地讀取小型化的電阻變化型存儲(chǔ)器的電阻狀態(tài)， 優(yōu)選盡可能地降低低電阻狀態(tài)下的電阻值。然而，由于在20 50 μ A以及2V的條件下寫入的電阻值為40kQ至IOOkQ，所以假定存儲(chǔ)器的初始電阻值高于這個(gè)值。另外，考慮到一位(one digit)的電阻分離寬度，該電阻值被認(rèn)為是恰當(dāng)?shù)?。雖然上部電極30是使用已知的半導(dǎo)體布線材料按照與下部電極10相同的方式予以形成，但優(yōu)選使用即使通過后退火處理也不會(huì)與離子源層21起反應(yīng)的穩(wěn)定材料。在本實(shí)施方式的存儲(chǔ)元件1中，如果通過下部電極10和上部電極30從電源(脈沖施加單元)(未圖示)施加電壓脈沖或電流脈沖，則存儲(chǔ)層20的電特性(電阻值)就發(fā)生變化，并且因此就進(jìn)行信息的寫入、擦除以及讀取操作。下面將詳細(xì)說明上述操作。首先，通過使上部電極30處于正電位而下部電極10處于負(fù)電位，向存儲(chǔ)元件1施加正向電壓。于是，離子源層21中所包含的金屬元素被離子化并擴(kuò)散至高電阻層22中，并且所擴(kuò)散過來的金屬元素在下部電極10側(cè)與電子結(jié)合從而被析出。結(jié)果，在下部電極10與存儲(chǔ)層20之間的界面上形成了被還原成金屬狀態(tài)的低電阻金屬元素的傳導(dǎo)路徑(絲極)。 另一方面，被離子化的金屬元素留在高電阻層22的內(nèi)部從而形成雜質(zhì)能級。于是，在高電阻層22內(nèi)部形成了傳導(dǎo)路徑從而降低了存儲(chǔ)層20的電阻值，因而高電阻層22從初始狀態(tài)的高電阻狀態(tài)變?yōu)榈碗娮锠顟B(tài)。因此，該高電阻層也被稱為可變電阻層。然后，即使通過去除上述正向電壓而去除施加至存儲(chǔ)元件1的電壓，也能保持上述低電阻狀態(tài)。因此，信息被寫入。在使用僅可寫入一次的存儲(chǔ)裝置(所謂的可編程只讀存儲(chǔ)器(Programmable Read Only Memory, PROM))的情況下，僅通過上述寫入過程來完成寫入。另一方面，雖然在可擦除存儲(chǔ)裝置，即隨機(jī)存取存儲(chǔ)器(Random Access Memory, RAM) 或電可擦除可編程只讀存儲(chǔ)器(Electrically Erasable and Programmable ReadOnly Memory,EEPR0M)的應(yīng)用中擦除過程是必需的，但在該擦除過程中可向存儲(chǔ)元件1施加負(fù)向電壓以使得上部電極30處于負(fù)電位而下部電極10處于正電位。因此，已經(jīng)形成于存儲(chǔ)層 20中的傳導(dǎo)路徑的金屬元素被離子化，溶解至離子源層21中或者與碲(Te)等結(jié)合從而形成例如Cu2Te或CuTe等化合物。于是，由金屬元素而產(chǎn)生的傳導(dǎo)路徑消失或減少，因而使電阻值升高。此外，在施加高電壓的情況下，離子源層21內(nèi)所存在的例如鋁(Al)或鍺(Ge) 等添加元素在第一電極上形成氧化物膜或氮化物膜，并且存儲(chǔ)層20變?yōu)楦叩碾娮锠顟B(tài)。隨后，即使通過去除上述負(fù)向電壓而去除施加至存儲(chǔ)元件1的電壓，也能保持該更高的電阻狀態(tài)。于是，擦除所寫入的信息就變成可能。通過重復(fù)上述步驟，能夠重復(fù)進(jìn)行存儲(chǔ)元件1中的信息寫入以及對所寫入的信息的擦除。例如，通過分別使高電阻值狀態(tài)與信息“0”相對應(yīng)并且使低電阻值狀態(tài)與信息 “ 1”相對應(yīng)，在通過施加正向電壓而寫入信息的過程中能夠?qū)⑿畔摹?”變?yōu)椤?1”，并且在通過施加負(fù)向電壓而擦除信息的過程中能夠?qū)⑿畔摹?1 ”變?yōu)椤?”。這里，所例舉的是使存儲(chǔ)元件處于低電阻狀態(tài)的操作和使存儲(chǔ)元件處于高電阻狀態(tài)的操作分別對應(yīng)于寫入操作和擦除操作。然而，可以將上述對應(yīng)關(guān)系反過來定義。為了解調(diào)所寫入的數(shù)據(jù)，優(yōu)選的是，初始電阻值與寫入后的電阻值之比變得比較大。然而，如果高電阻層的電阻值太大，就難以寫入，也就是說，難以使存儲(chǔ)元件處于低電阻狀態(tài)，并且寫入閾值電壓變得過大。因此，將初始電阻值調(diào)整為等于或小于IGQ。高電阻層22的電阻值例如能夠通過高電阻層22的厚度或該高電阻層中所包含的陰離子的量來予以控制。在本實(shí)施方式中，由于高電阻層22是由含有碲(Te)作為主要成分的化合物形成的，因而從離子源層21擴(kuò)散進(jìn)來的金屬元素在高電阻層22的低電阻狀態(tài)時(shí)在高電阻層22 內(nèi)被穩(wěn)定化，于是變得易于保持該低電阻狀態(tài)。此外，由于碲(Te)與金屬元素的結(jié)合力弱于具有高電負(fù)性的氧化物或具有共價(jià)鍵的硅化合物與金屬元素的結(jié)合力，并且通過施加擦除電壓易于使已經(jīng)擴(kuò)散進(jìn)入高電阻層22內(nèi)的金屬元素向離子源層21移動(dòng)，因而改善了擦除特性。另外，在硫族化物化合物中，電負(fù)性的絕對值按碲<硒<硫<氧的順序而升高，當(dāng)高電阻層22中的氧含量變小或當(dāng)使用具有低電負(fù)性的硫族化物時(shí)，可提高上述改善效果。另外，在本實(shí)施方式中，如上所述，離子源層21優(yōu)選含有鋯(&)、鋁(Al)、鍺(Ge) 等。下面將會(huì)說明原因。在離子源層21中含有鋯(Zr)的情況下，鋯(Zr)與例如銅(Cu)等金屬元素一起起到離子化元素的作用，并且形成了其中混合有鋯(Zr)和上述的例如銅(Cu)等金屬元素的傳導(dǎo)路徑?？梢哉J(rèn)為在寫入操作時(shí)鋯(Zr)在陰極電極上被還原，并且在寫入操作以后在低電阻狀態(tài)下以金屬狀態(tài)形成絲極(filament)。該金屬絲極(其中鋯(Zr)被還原)相對較難溶解到含有例如硫( 、硒(Se)和碲(Te)等硫族元素的離子源層21中，并且在一次寫入狀態(tài)(即，在低電阻狀態(tài))下，相比于上述由例如銅(Cu)等單一金屬元素構(gòu)成的傳導(dǎo)路徑而言易于保持該低電阻狀態(tài)。例如，通過寫入操作使銅(Cu)形成為金屬絲極。然而， 處于金屬狀態(tài)的銅(Cu)易于溶解在含有硫族元素的離子源層21中，使得在沒有施加寫入電壓脈沖的狀態(tài)(數(shù)據(jù)保持狀態(tài))下該銅(Cu)再次被離子化并被轉(zhuǎn)變?yōu)楦唠娮锠顟B(tài)。因此，無法獲得足夠的數(shù)據(jù)保持性能。另一方面，由于鋯(Zr)與適量銅(Cu)的混合促進(jìn)了非晶化并且均勻地保持了離子源層21的微細(xì)結(jié)構(gòu)，從而有助于電阻值保持性能的提高。此外，在擦除操作時(shí)對高電阻狀態(tài)進(jìn)行保持的方面，在離子源層21中含有鋯(Zr) 的情況下，例如，形成了由鋯(Zr)構(gòu)成的傳導(dǎo)路徑，并且在鋯(Zr)被再次溶解為離子源層 21中的離子的情況下，由于鋯(Zr)的離子遷移率比銅(Cu)的離子遷移率低，這樣即便溫度升高或長時(shí)間按原樣放置著，鋯(Zr)也難以移動(dòng)。因此，在陰極電極上很難出現(xiàn)呈金屬狀態(tài)的析出，并且即使在維持高溫狀態(tài)(即，高于室溫的狀態(tài))或長時(shí)間維持該狀態(tài)的情況下，也能保持高電阻狀態(tài)。另外，在離子源層21中含有鋁(Al)的情況下，如果通過擦除操作將上部電極偏置成負(fù)電位，則在表現(xiàn)得類似于固體電解質(zhì)的離子源層21與陽極電極之間的界面上形成穩(wěn)定的氧化物膜，以使高電阻狀態(tài)(擦除狀態(tài))穩(wěn)定化。另外，從高電阻層的自身再生的角度看，還有助于增加重復(fù)次數(shù)。在此種情況下，除了可以包含鋁(Al)之外，也可以包含發(fā)揮相同作用的鍺(Ge)等。如上所述，在離子源層21含有鋯(Zr)、鋁(Al)和鍺(Ge)等的情況下，寬范圍電阻值保持性能以及高速寫入/擦除操作性能相比于相關(guān)技術(shù)中的存儲(chǔ)元件而言都有所改善， 并且還增加了重復(fù)的次數(shù)。另外，例如，如果當(dāng)電阻狀態(tài)從低電阻狀態(tài)變?yōu)楦唠娮锠顟B(tài)時(shí)， 通過調(diào)節(jié)擦除電壓來形成位于高電阻狀態(tài)與低電阻狀態(tài)之間的中間狀態(tài)，該狀態(tài)能夠被穩(wěn)定地保持。于是，除了二值存儲(chǔ)之外還能夠?qū)崿F(xiàn)多值存儲(chǔ)。在此情況下，當(dāng)電阻狀態(tài)從高電阻狀態(tài)變?yōu)榈碗娮锠顟B(tài)時(shí)通過寫入電流的變化來調(diào)節(jié)被析出的原子的數(shù)量，由此也能產(chǎn)生中間狀態(tài)。然而，隨著鋯(Zr)、銅(Cu)、鋁(Al)和鍺(Ge)的添加量的不同，存儲(chǔ)操作的重要特性(例如施加這種電壓的寫入/擦除操作特性、電阻值保持特性以及重復(fù)操作次數(shù)等) 可能會(huì)有所不同。例如，如果鋯(Zr)的含量太高，離子源層21的電阻值就會(huì)過度下降，從而可能無法向離子源層21施加有效電壓或難以將鋯(Zr)溶解至硫族化物層中。因此，尤其是擦除會(huì)變得很困難，并且擦除閾值電壓會(huì)隨著鋯(Zr)的添加量而升高。如果擦除閾值電壓太高， 就變得難以寫入，也就是說難以進(jìn)入低電阻狀態(tài)。另一方面，如果鋯(Zr)的添加量太小，會(huì)減弱上述的寬范圍電阻值保持特性的改善效果。因此，離子源層21中的鋯(Zr)含量優(yōu)選為7. 5原子％以上，且更加優(yōu)選為沈原子％以下。另外，在向離子源層21中添加適量的銅(Cu)的情況下，促進(jìn)了非晶化，然而在銅 (Cu)量過多的情況下，金屬狀態(tài)的銅(Cu)在含有硫族元素的離子源層21中的穩(wěn)定性不足， 因此寫入保持特性變劣或者會(huì)對高速寫入操作產(chǎn)生不利影響。另一方面，鋯(Zr)與銅(Cu) 的混合使非晶形成過程更加容易，因此均勻地保持了離子源層21的微細(xì)結(jié)構(gòu)。于是，因?yàn)榉乐沽擞捎谥貜?fù)操作而導(dǎo)致離子源層21中的材料成分的不均勻性，所以增加了重復(fù)次數(shù)并且改善了保持特性。在上述范圍內(nèi)含有足量的鋯(Zr)的情況下，即使由銅(Cu)形成的傳導(dǎo)路徑再次溶解于離子源層21中，也可認(rèn)為由金屬鋯(Zr)形成的傳導(dǎo)路徑依然留存，因此不會(huì)對寫入保持特性產(chǎn)生影響。另外，維持著分解且離子化狀態(tài)下的陽離子電荷量與陰離子電荷量的當(dāng)量關(guān)系就足夠了，并且根據(jù)所需要的銅(Cu)添加量，讓各離子的電荷的當(dāng)量比處于下面的范圍內(nèi)。{(Zr的最大離子化合價(jià)X摩爾數(shù)或原子％ ) + (Cu的離子化合價(jià)X摩爾數(shù)或原子％ )}/(硫族元素的離子化合價(jià)χ摩爾數(shù)或原子％ ) = 0. 5 1. 5然而，存儲(chǔ)元件1的特性取決于鋯(Zr)與碲(Te)的組分比。因此，鋯(Zr)與碲 (Te)的組成比優(yōu)選在下面的范圍內(nèi)。Zr的組分比(原子％ ) /Te的組分比(原子％ ) = 0. 2 0. 74對此，雖然不一定準(zhǔn)確，但這是由以下事實(shí)導(dǎo)致的僅當(dāng)組分比在上述范圍內(nèi)的情況下，由于銅(Cu)的離解度低于鋯(Zr)的離解度并且離子源層21的電阻值由鋯(Zr)與碲(Te)的組分比確定，所以能得到所需的電阻值，并且施加于存儲(chǔ)元件1的偏置電壓被有效地施加至高電阻層22這個(gè)部分。如果組分比超出了上述范圍，例如，在當(dāng)量比太高的情況下，就無法獲得陽離子與陰離子的平衡，并且現(xiàn)存的金屬元素中的未離子化元素的量增加。因此，認(rèn)為在擦除操作中難以有效地除去寫入操作中所產(chǎn)生的傳導(dǎo)路徑。同樣地，在當(dāng)量比太低并且陰離子元素過多地存在的情況下，寫入操作中所產(chǎn)生的呈金屬狀態(tài)的傳導(dǎo)路徑變得難以以金屬狀態(tài)存在，從而使得寫入狀態(tài)的保持性能劣化。此外，如果鋁(Al)含量太高，則鋁(Al)離子容易移動(dòng)，并且寫入狀態(tài)是通過鋁 (Al)離子的還原而產(chǎn)生的。由于在硫族化物的固體電解質(zhì)中鋁(Al)處于金屬狀態(tài)的穩(wěn)定性低，因而低電阻寫入狀態(tài)的保持性能會(huì)劣化。另一方面，如果鋁(Al)含量過小，則擦除操作自身或?qū)Ω唠娮鑵^(qū)域的保持特性的改善效果變差，并且重復(fù)的次數(shù)減少。因此，離子源層 21中的鋁(Al)含量優(yōu)選為30原子％以上，并且更加優(yōu)選為50原子％以下。
鍺(Ge)不是必須含有的，而且如果鍺(Ge)含量太高，則寫入保持特性會(huì)劣化，因此，在加入鍺(Ge)的情況下鍺(Ge)含量優(yōu)選為15原子％以下。下面，說明本實(shí)施方式的存儲(chǔ)元件1的制造方法。首先，在形成有例如選擇晶體管等CMOS電路的基板上形成例如由鎢(W)制成的下部電極10。然后，如果需要的話，通過逆濺射法(reversesputtering)等方法從下部電極 10的表面除去氧化物等。接著，在使用靶材的濺射裝置中通過更換對應(yīng)的靶材，來連續(xù)地形成高電阻層22、離子源層21和上部電極30，上述對應(yīng)的靶材分別是由適用于高電阻層22、 離子源層21和上部電極30的材料的組分予以制成的。電極的直徑為50 300ηπιΦ。利用由各構(gòu)成元素制備的靶材來同時(shí)形成合金膜。在直至上部電極30的成膜過程以后，形成連接至上部電極30的布線層(未圖示)，并且將用于獲得所有存儲(chǔ)元件1的共用電位的接觸部連接至該布線層。隨后，對上述層疊起來的膜進(jìn)行后退火處理。通過上述工序，完成了圖1中所示的存儲(chǔ)元件1。如上所述，根據(jù)本實(shí)施方式的存儲(chǔ)元件1，由于形成了含有碲(Te)作為其主要成分的高電阻層22，因而已從離子源層21擴(kuò)散過來的金屬元素在高電阻層22的低電阻狀態(tài)下在高電阻層22內(nèi)被穩(wěn)定化，于是能夠改善低電阻狀態(tài)，即，改善寫入保持特性。另一方面，由于碲(Te)與金屬元素的結(jié)合力弱于具有高電負(fù)性(electronegativity)的氧化物或具有共價(jià)鍵的硅化合物與金屬元素的結(jié)合力，因而已經(jīng)擴(kuò)散至高電阻層22內(nèi)的金屬元素易于向離子源層21移動(dòng)，從而能夠降低擦除操作中(即，高電阻狀態(tài)下)必需的電壓。另外，能夠減小多次寫入/擦除操作時(shí)在擦除狀態(tài)中的電阻值間的差異。特別地，在本實(shí)施方式中，由于使用了硫族元素中具有最低電負(fù)性的碲(Te)，因此提高了寫入保持特性的改善效果。此外，由于離子源層21中含有鋯(Zr)、鋁(Al)和鍺(Ge)等，因而數(shù)據(jù)保持特性很好。另外，在小型化的情況下，即使在晶體管的電流驅(qū)動(dòng)力下降的情況下，信息也能夠得以保持。因此，通過使用該存儲(chǔ)元件1來制造出存儲(chǔ)裝置，能夠?qū)崿F(xiàn)高密度化和小型化。存儲(chǔ)裝置可以通過例如以列的形式或以矩陣的形式布置多個(gè)存儲(chǔ)元件1來構(gòu)造出存儲(chǔ)裝置(存儲(chǔ)器)。在此情況下，視需要，通過將用于選擇元件的MOS晶體管或?qū)⒍壒苓B接至各存儲(chǔ)元件1來構(gòu)造出存儲(chǔ)單元，并且可通過布線將讀出放大器(sense amplifier)、地址解碼器、寫入/擦除/讀取電路等連接至存儲(chǔ)單元。圖2和圖3圖示了其中以矩陣形式布置有多個(gè)存儲(chǔ)元件1的存儲(chǔ)裝置(存儲(chǔ)單元陣列2)的示例。圖2和圖3分別是圖示了存儲(chǔ)單元陣列2的結(jié)構(gòu)的截面圖和平面圖。在存儲(chǔ)單元陣列2中，對于各存儲(chǔ)元件1，與其下部電極10側(cè)相連接的布線以及與其上部電極 30側(cè)相連接的布線形成得相互交叉，并且例如各個(gè)存儲(chǔ)元件1被布置在這些布線的交叉點(diǎn)附近。所有存儲(chǔ)元件1都共用高電阻層22、離子源層21和上部電極30這三層中的每一層。也就是說，高電阻層22、離子源層21和上部電極30分別都是由全部存儲(chǔ)元件1的對應(yīng)共用層(同一層)配置而成。上部電極30是相鄰單元的共用平板電極PL。另一方面，為各存儲(chǔ)單元而單獨(dú)形成的下部電極10在相鄰單元間是電絕緣的，并且各存儲(chǔ)單元的存儲(chǔ)元件1被規(guī)定為處于與下部電極10對應(yīng)的位置處。下部電極10連接至用于對單元進(jìn)行選擇的相應(yīng)MOS晶體管Tr，并且各個(gè)存儲(chǔ)元件1形成在MOS晶體管Tr的上方。MOS晶體管Tr由源極區(qū)域/漏極區(qū)域43和柵極電極44組成，該源極區(qū)域/漏極區(qū)域43形成在半導(dǎo)體基板41中的被元件隔離層42隔開的區(qū)域中。在柵極電極44的壁面上形成有側(cè)壁絕緣層。柵極電極44也用作字線(word line) WL，該字線WL是存儲(chǔ)元件1的一種地址線。MOS晶體管Tr的源極區(qū)域/漏極區(qū)域43中的一者與存儲(chǔ)元件1的下部電極 10通過柱塞層45、金屬布線層46和柱塞層47而彼此電連接。MOS晶體管Tr的源極區(qū)域/ 漏極區(qū)域43中的另一者通過柱塞層45而連接至金屬布線層46。金屬布線層46連接至位線(bit line)BL(參見圖3)，該位線BL是存儲(chǔ)元件1的另一種地址線。在此情況下，如圖 3所示，MOS晶體管Tr的有源區(qū)域48由點(diǎn)劃線表示，并且接觸部51與存儲(chǔ)元件1的下部電極10相連接，而接觸部52與位線BL相連接。在上述存儲(chǔ)單元陣列2中，通過字線WL使MOS晶體管Tr的柵極處于接通狀態(tài)，并且當(dāng)向位線BL施加電壓時(shí)，該電壓通過MOS晶體管Tr的源極/漏極而被施加到所選的存儲(chǔ)單元的下部電極10上。這里，如果施加到下部電極10上的電壓的極性相對于上部電極 30(平板電極PL)的電位而言為負(fù)電位，則如上所述存儲(chǔ)元件1的電阻值轉(zhuǎn)變?yōu)榈碗娮锠顟B(tài)。因此，信息被寫入所選的存儲(chǔ)單元中。另外，將相對于上部電極30(平板電極PL)的電位而言為正電位的電壓施加至下部電極10，存儲(chǔ)元件1的電阻值再次轉(zhuǎn)變?yōu)楦唠娮锠顟B(tài)。 于是，寫入到所選的存儲(chǔ)單元中的信息被擦除。為了讀取所寫入的信息，例如，通過MOS晶體管Tr來選擇存儲(chǔ)單元，并且向該單元施加預(yù)定的電壓或電流。通過連接至位線BL或平板電極PL的讀出放大器(sense amplifier)來檢測隨著存儲(chǔ)元件1的電阻狀態(tài)而不同的上述電流或電壓。此時(shí)，將施加至所選的存儲(chǔ)單元的上述電壓或電流設(shè)為小于使存儲(chǔ)元件 1的電阻值狀態(tài)改變的諸如電壓等閾值。本實(shí)施方式的存儲(chǔ)裝置可適用于各種各樣的如上所述的存儲(chǔ)裝置。例如，本實(shí)施方式的存儲(chǔ)裝置能夠適用于任何類型的存儲(chǔ)器，例如僅可寫入一次的PR0M、電可擦除的 EEPR0M、能夠進(jìn)行高速寫入/擦除/讀取操作的RAM等。第二實(shí)施方式圖4是圖示了本發(fā)明第二實(shí)施方式的存儲(chǔ)元件3的結(jié)構(gòu)的截面圖。下文中，盡管會(huì)對其他的實(shí)施方式進(jìn)行說明，但對于與第一實(shí)施方式中的結(jié)構(gòu)部分相同的結(jié)構(gòu)部分用相同的附圖標(biāo)記表示，并且略去對它們的說明。存儲(chǔ)元件3包括依次設(shè)置的下部電極(第一電極)10、存儲(chǔ)層60和上部電極(第二電極)30。存儲(chǔ)層60包括具有與離子源層21相同組分的離子源層61且包括高電阻層62。 在本實(shí)施方式中，高電阻層62具有由多個(gè)層(例如第一高電阻層62A和第二高電阻層62B) 構(gòu)成的兩層結(jié)構(gòu)。第一高電阻層62A和第二高電阻層62B具有用作電傳導(dǎo)方面的勢壘的功能，它們具有的電阻值高于離子源層61的電阻值，并且它們具有互不相同的組分。第一高電阻層62A例如由在陰離子成分中含有碲(Te)作為主要成分的化合物構(gòu)成，并且位于下部電極10側(cè)，這里是指該第一高電阻層62A與下部電極10相接觸。含有碲 (Te)作為主要成分的化合物可以是例如Al-Te化合物、Mg-Te化合物或者Si-Te化合物。 由于高電阻層62的電阻值為第一高電阻層62A的電阻值與第二高電阻層62B的電阻值之和，因此基于上述原因，第一高電阻層62A的電阻值可以是大約40kQ以上。因此，對于該含有碲(Te)的化合物的組分，例如，在Al-Te化合物中的鋁(Al)含量可以等于或大于0原子％并且等于或小于70原子％。更為優(yōu)選地，鋁(Al)含量為等于或大于20原子％并且等于或小于60原子％。第二高電阻層62B例如由在陰離子成分中含有除了碲(Te)以外的例如氧(0)、氮 (N)或碳(C)等元素的化合物構(gòu)成，并且位于離子源層61側(cè)，這里是指該第二高電阻層62B 與離子源層61相接觸。這樣的化合物可以是例如氧化釓(GdOx)。高電阻層62優(yōu)選具有等于或大于IM Ω的電阻值作為第一高電阻層62Α和第二高電阻層62Β的電阻值之和。在此情況下，只要高電阻層62具有至少一層含有碲(Te)作為其主要成分的高電阻層就足夠了，并且不用特別考慮該含有碲(Te)作為其主要成分的高電阻層的位置。也就是說，在本實(shí)施方式中，含有碲(Te)作為主要成分的第一高電阻層62Α 是與下部電極10相接觸，并且由含有除了碲(Te)以外的陰離子成分的化合物構(gòu)成的第二高電阻層62Β是與離子源層61相接觸，但反之亦可。本實(shí)施方式的存儲(chǔ)元件3的操作和效果與第一實(shí)施方式的存儲(chǔ)元件1的操作與效果相同，但由于高電阻層62具有兩層結(jié)構(gòu)，因而在本實(shí)施方式中能夠獲得下面的效果。由于在擦除操作時(shí)能夠形成氧化物膜或氮化物膜，因此能夠抑制在擦除操作時(shí)由于施加過量電壓而造成的絕緣劣化，從而可以預(yù)期能夠?qū)χ貜?fù)特性有所改善。另外，由于可用的碲化合物膜的電阻范圍能夠擴(kuò)大，所以能夠擴(kuò)大材料選擇范圍。因此，在具有上述存儲(chǔ)元件3的存儲(chǔ)裝置中能夠獲得同樣的效果。實(shí)施例下面，將對本發(fā)明的具體實(shí)施例進(jìn)行說明。實(shí)施例1至實(shí)施例5以與上述實(shí)施方式相同的方式制造出圖1所示的存儲(chǔ)元件1。首先，利用濺射裝置在由鎢(W)制成的下部電極10上形成存儲(chǔ)層20和上部電極30。電極的直徑為50 300ηπιΦ。另外，使用由構(gòu)成元素制備的靶材同時(shí)形成由合金制成的層。然后，通過蝕刻上部電極30的表面，形成厚度為200nm的布線層(Al層)且使該布線層與用于連接外部電路 (其用于提供中間電位(Vdd/2))的接觸部相接觸。然后，在真空熱處理爐中以200°C溫度進(jìn)行兩個(gè)小時(shí)的加熱處理作為后退火處理。通過這樣做，可以按照如下面的實(shí)施例1至實(shí)施例5中給出的不同組分和不同層厚度來制造出圖2和圖3所示的存儲(chǔ)單元陣列2。比較例1至比較例3除了高電阻層不同以外，以與上述實(shí)施方式相同的方式來制造出存儲(chǔ)元件。此時(shí)， 在由氮化鎢(WN)制成的下部電極上，形成厚度為1.4nm或20nm的由氧化鋁(A1-0)、氧化釓 (Gd-O)或硅(Si)制成的高電阻層。該高電阻層為氧化物膜的情況下，是以這樣的方式予以形成例如，通過DC(直流)磁控濺射法而形成厚度為Inm的金屬釓(Gd)層，然后在腔室氣壓為0. 25+0. 05Pa、ArO2氛圍、且輸入功率為50W的條件下通過RF (射頻)等離子體對上述金屬釓(Gd)層進(jìn)行60秒的氧化。然后，形成厚度為45nm的由Cu11Te2Jr11Al42Ge7制成的離子源層。接著，形成由鋯(Zr)制成的上部電極。隨后，通過蝕刻上部電極的表面，以與實(shí)施例1至實(shí)施例5相同的方式形成厚度為200nm的布線層(Al層)。然后，在真空熱處理爐中以200°C溫度進(jìn)行一小時(shí)的熱處理。通過這樣做，制造出存儲(chǔ)單元陣列并作為比較例1 至比較例3。
實(shí)施例1至實(shí)施例5以及比較例1至比較例3中的“下部電極/高電阻層/離子源層/上部電極”的組分和膜厚度如下(實(shí)施例1)WAl1Te1 (8nm) /Cu11Te29Zr11Al42Ge7 原子 ％ (45nm) /Zr (20nm)(實(shí)施例2)TiNZMg1Te1 (4nm) /Cu10Te30Ge7Zr11Al42 原子 ％ (45nm) /W (20nm)(實(shí)施例3)!/Zn1Te1 (6nm) /Te40Zr18Al42 原子 ％ (45nm) /Zr (20nm)(實(shí)施例4):TiNZMg1Te1 (7nm) /Cu13Te25Ge6Zr14Mg42 原子 ％ (45nm) /W (20nm)(實(shí)施例5):TiN/Al4Te6+Cu15 原子 ％ (7nm) /Cu10Te30Ge7Zr11Al42 原子 ％ (45nm) /W (20nm)(比較例1)WN/A10X(1. ^mVCu11Tii29Zr11Al42Ge7 原子％ (45nm) /Zr (20nm)(比較例2)WN/GdOx(l. ^mVCu11Tii29Zr11Al42Ge7 原子％ (45nm) /Zr (20nm)(比較例3)WN/Si (20nm) /Cu11Te29Zr11Al42Ge7 原子 ％ (45nm) /Zr (20nm)實(shí)驗(yàn)1對于實(shí)施例1至實(shí)施例5以及比較例1至比較例3中的存儲(chǔ)元件單元陣列，與上部電極30連接的上部布線被設(shè)定為中間電位Vdd/2，并且通過施加電壓使所選的存儲(chǔ)單元的柵極電極(即，字線WL)處于接通狀態(tài)。另外，對存儲(chǔ)單元陣列中的20個(gè)元件(10個(gè)元件X2列)進(jìn)行這樣的“寫入操作”向與晶體管Tr的源極區(qū)域/漏極區(qū)域43中的未連接至下部電極10的那一者相連接的電極(S卩，位線BL)施加脈沖寬度為100ns、電流為130 μ A 并且電壓值為3. OV的電壓。然后，通過以0.05V的間隔(pitch)將電壓從OV增大至3. OV 的方式向柵極電極施加與“寫入操作”時(shí)的電壓相反的電壓來進(jìn)行“擦除操作”，并且測量各電壓下的電阻值。這些結(jié)果被加入到稍后說明的數(shù)據(jù)保持特性的結(jié)果中，如圖5A(1) (2) 至圖7C(1) ( 所示。此時(shí)，特性圖中的各個(gè)值是60位(bit)測量結(jié)果的平均值。隨著擦除電壓從OV上升而在IV附近處開始擦除操作，并且電阻值也上升。電阻值的這種上升在某電壓處停止，并且在那一時(shí)刻，已經(jīng)進(jìn)行了擦除從而處于成膜初始狀態(tài)。 在低電壓下恢復(fù)該初始狀態(tài)的情況下，認(rèn)為擦除特性是良好的，并且能夠根據(jù)在電阻值變?yōu)楹愣ㄌ幍碾妷簛碓u價(jià)各元件的擦除特性。另外，在實(shí)施例1至實(shí)施例5以及比較例1至比較例3的存儲(chǔ)元件單元陣列中，在脈沖施加時(shí)間為250ps 100ms、電流為15 μ A 200 μ Α、且電壓為3. OV的條件下，在總共寫入180位的狀態(tài)下停止寫入操作以后，以130°C溫度在烤爐中維持一小時(shí)來進(jìn)行高溫加速保持試驗(yàn)。通過比較高溫加速保持試驗(yàn)之前與之后的電阻值來評價(jià)數(shù)據(jù)保持特性。隨著電阻值的變化越來越小，可以認(rèn)為寫入保持特性越來越高。在高電阻層22中含有碲(Te)的實(shí)施例1至實(shí)施例5的任一種情況下，相比于比較例1至比較例3而言都呈現(xiàn)出良好的擦除特性和寫入保持特性。根據(jù)在高電阻層22使用了氧化物膜的比較例1和比較例2中的擦除特性，當(dāng)施加1. 5V的擦除電壓時(shí)電阻值僅返回到初始電阻的大約幾十分之一至百分之一這個(gè)范圍內(nèi)的電阻值。另外，從寫入保持特性的結(jié)果來看，在等于或大于30kQ的低電阻狀態(tài)下，高溫加速保持試驗(yàn)之后的電阻狀態(tài)沒有被保持住。在高電阻層22使用了硅(Si)的比較例3中，當(dāng)施加大約1.6V的電壓時(shí)，電阻值急劇下降。這被認(rèn)為是由絕緣損壞所導(dǎo)致的。另外，對于寫入保持特性的結(jié)果，跟比較例1和比較例2中一樣，在等于或大于30k Ω的低電阻狀態(tài)下，高溫加速保持試驗(yàn)之后的電阻狀態(tài)沒有被保持住。與之相反，根據(jù)高電阻層22含有的碲(Te)的實(shí)施例1至實(shí)施例5中的擦除特性， 電阻值在1.2V附近返回到初始電阻值。另外，對于寫入保持特性，可以看出甚至在大約 IOOkQ的寫入電阻下仍能夠保持?jǐn)?shù)據(jù)。此外，由于在各種碲化合物中都呈現(xiàn)出上述的對擦除特性和寫入保持特性的改善，因此可以認(rèn)為不是在特定的碲化合物中而是在含有碲作為其主要成分的全部化合物中都呈現(xiàn)出這種特性。如實(shí)施例5中那樣，即使化合物中含有例如銅(Cu)等其他金屬元素也沒有問題，并且通過適量地添加銅(Cu)(在實(shí)施例5中，添加了 15原子％的銅(Cu))，還可以說在某種程度上改善了寫入保持特性。另外，在離子源層21中所使用的元素的組分不受具體限制。寫入保持狀態(tài)得以改善的原因是低電阻狀態(tài)時(shí)擴(kuò)散進(jìn)入高電阻層22中的諸如鋁(Al)或銅(Cu)等金屬元素在碲化合物膜中比在氧化物膜中更顯穩(wěn)定。寫入操作時(shí)離子源層21內(nèi)的金屬元素在陰極電極上被還原，并且在寫入之后的低電阻狀態(tài)中以絲極形式的金屬狀態(tài)而被析出。因此，可以認(rèn)為實(shí)現(xiàn)了寫入狀態(tài)。絲極形式的金屬元素的穩(wěn)定性很大程度上受到附近與高電阻層22內(nèi)的元素起反應(yīng)的影響。如比較例1和比較例2所述， 如果氧化物存在于呈絲極形式的金屬元素的附近，則金屬元素容易被氧化而處于高電阻狀態(tài)。與之相反，如實(shí)施例1至實(shí)施例5所述，在由含有碲(Te)作為主要成分的化合物形成高電阻層22的情況下，碲這種金屬元素的氧化速度較低，并且呈絲極形式的該金屬元素穩(wěn)定地存在。另外，可以認(rèn)為難以實(shí)現(xiàn)高電阻層22與該絲極的相分離。氧化速度的差異與化合物的電負(fù)性的差異有關(guān)。如上所述，硫族化物化合物中的電負(fù)性的絕對值按照碲<硒<硫 <氧的順序而升高。因此，如實(shí)施例1至實(shí)施例5所述，呈絲極形式的金屬元素在由不是含有氧而是含有具有低電負(fù)性的碲(Te)作為主要成分的化合物形成的高電阻層22中得以穩(wěn)定化，并因此改善了寫入保持特性。另外，基于此，在高電阻層22中不含有氧的情況下，認(rèn)為寫入保持特性最佳。擦除特性得到改善的原因是碲化合物膜與金屬元素的結(jié)合力弱于氧化物膜或由硅化合物制成的膜與金屬元素的結(jié)合力，因此在擦除操作中促使被重新離子化的金屬元素移動(dòng)到離子源層21中。另外，在含有碲(Te)的硫族化物化合物中，存在由于被稱為“雙向閾值開關(guān)(OvonicThreshold Switching, 0TS) ”的電壓而引起的開關(guān)現(xiàn)象。因此，在1.2V 附近處實(shí)現(xiàn)了 0TS，電流急劇流動(dòng)從而促進(jìn)了擦除的反應(yīng)。實(shí)施例6至實(shí)施例8以與實(shí)施例1至實(shí)施例5相同的方式，制造出如圖1所示的存儲(chǔ)元件1，然后制造出如圖2和圖3所示的存儲(chǔ)單元陣列2，并將所制造出的存儲(chǔ)單元陣列2作為實(shí)施例6至實(shí)施例8。在此情況下，作為高電阻層22的AlTe是非晶膜并且可含有多種組分。因此，抑制了鋁(Al)擴(kuò)散進(jìn)入AlTe內(nèi)，并且在實(shí)施例7和實(shí)施例8中沒有進(jìn)行后退火處理因而組分沒有變化，而僅在布線加工中以110°C溫度進(jìn)行了兩分鐘的最低限度加熱。這是因?yàn)楸M管退火前的AlTe組分依賴性的影響甚至在200°C以上的高溫下仍然存在，但可以更加準(zhǔn)確地檢驗(yàn)組分的依賴性。實(shí)施例6至實(shí)施例8中的“下部電極/高電阻層/離子源層/上部電極”的組分和膜厚度如下(實(shí)施例6):W/AlTe (8nm) /Cu11Te29Zr11Al42Ge7 原子 ％ (45nm) /Zr (20nm)(未后退火)(實(shí)施例7):W/Al4Ti56 原子％ (SnmVCu11Tii29Zr11Al42Ge7 原子％ (45nm) /Zr (20nm)(實(shí)施例8):1/八13丁67原子％ (SnmVCu11Tii29Zr11Al42Ge7 原子％ (45nm) /Zr (20nm)實(shí)驗(yàn)2以與實(shí)驗(yàn)1相同的工序?qū)Ω淖兞烁唠娮鑼?2的AlTe組分的實(shí)施例6至實(shí)施例8 進(jìn)行高溫加速保持試驗(yàn)和擦除電壓測量，以此評價(jià)寫入保持特性和擦除特性。圖8A至圖9C 示出了實(shí)施例6至實(shí)施例8中的擦除特性和數(shù)據(jù)保持特性。在此情況下，示出了 60位測量結(jié)果作為擦除特性。如圖8A至圖9C所示，即使改變了高電阻層22的AlTe的組分，寫入保持特性和擦除特性的改善也得以保持。特別地，可以看出隨著碲(Te)的比率上升，擦除特性間的差異被抑制。雖然即便退火前高電阻層22僅由碲(Te)組成也沒有問題，但并不知道鋁(Al)滲入的程度，因此省略對此種情況的說明。圖10是圖示了 AlTe膜的電阻率與AlTe膜中所含的鋁(Al)的比率之間關(guān)系的特性圖。這里，將會(huì)考慮AlTe的合乎需要的組分。在假設(shè)δηπΛΧΙΟηπιΦ的小型化元件的情況下，如果將初始電阻設(shè)為IOM Ω，則電阻率可以是10 Ω cm以上。因此，在由AlI1e制成的高電阻層作為單層而被使用的情況下，AlTe內(nèi)所含有的鋁(Al)的比率優(yōu)選為20原子％以上且60原子％以下。實(shí)施例9至實(shí)施例12在實(shí)施例9至實(shí)施例12中，以與實(shí)施例1至實(shí)施例5相同的方式制造出如圖4所示的存儲(chǔ)元件3。第一高電阻層62A和第二高電阻層62B中所使用的GeTeAl膜由Ge1I^4 和通過熱擴(kuò)散而滲入的鋁制成。通過反應(yīng)式濺射法形成第一高電阻層62A或第二高電阻層 62B的氧化物膜(或氮化物膜)。另外，利用反應(yīng)式濺射法時(shí)的氧(或氮)含量不必很明確， 而是在充分進(jìn)行了氧化(或氮化)的區(qū)域里引入氧(或氮)。于是，制備出圖2和圖3所示的存儲(chǔ)單元陣列2并將其稱為實(shí)施例9至實(shí)施例12。實(shí)施例9至實(shí)施例12中的“下部電極/第一高電阻層(第二高電阻層)或第二高電阻層(第一高電阻層)/離子源層/上部電極”的組分和膜厚度如下所述。(實(shí)施例9):W/GeTeAl (4nm) /GeAlTeOx (4nm) /Cu11Te29Zr11Al42Ge7 原子 ％ (45nm) /Zr (20nm)(實(shí)施例10):W/GeAlTeOx (4nm) /GeTeAl (4nm) /
Cu11Tii29Zr11Al42Ge7 原子％ (45nm) /Zr (20nm)(實(shí)施例11):W/GeAlTeNx (4nm) /GeTeAl (4nm) /Cu11Tii29Zr11Al42Ge7 原子％ (45nm) /Zr (20nm)(實(shí)施例12):WN/Al3Te7 原子％ (6nm)/GdOx (Inm) /Cu10Tii30Ge7Zr11Al42 原子 ％ (45nm) /ff(20nm)實(shí)驗(yàn)3利用與實(shí)驗(yàn)1相同的條件對實(shí)施例9至實(shí)施例12中的擦除特性和寫入保持特性進(jìn)行測量，以此評價(jià)高電阻層42的AlTe的組分的擦除特性和寫入保持特性。圖IlA(I) (2)至圖IlD(I) O)中示出了各元件中的擦除特性和寫入保持特性。如圖IlA(I) (2)至圖IlD(I) (2)所示，可以看出在所有實(shí)施例中擦除特性和寫入保持特性都得到了改善。因此，即使將相關(guān)技術(shù)中的氧化物膜(或氮化物膜)用作高電阻層62，通過將含有碲(Te)作為主要成分的高電阻層加入至高電阻層62中，也能夠改善存儲(chǔ)元件3的擦除特性和寫入保持特性。另外，通過使高電阻層62具有兩層結(jié)構(gòu)，即使該高電阻層的其中一層的電阻值未達(dá)到1ΜΩ，只要兩層的電阻值之和等于或大于1ΜΩ就足夠了。因此，在第二層中，例如，可以使用諸如碳化物膜、金剛石和氟化物膜等比碲化合物更加穩(wěn)定的其他高電阻材料。另外，只要一層所需的電阻值高于低電阻狀態(tài)下的電阻值，施加電壓就沒有問題，因此電阻值可以在40ΚΩ至IOOkQ的范圍內(nèi)。考慮到含有碲(Te)作為主要成分的第一高電阻層62A的位置，從圖IlA(I) ⑵ 至圖IlD(I) ⑵可以得知下列內(nèi)容。對實(shí)施例9至實(shí)施例12的結(jié)果進(jìn)行比較時(shí)，其中含有碲(Te)作為主要成分的第一高電阻層62A與下部電極10相接觸的實(shí)施例9和實(shí)施例 12相比于其中第一高電阻層62A與離子源層61相接觸的實(shí)施例10和實(shí)施例11而言具有更優(yōu)異的擦除特性和寫入保持特性。然而，即使在實(shí)施例10和實(shí)施例11的情況下，擦除特性和寫入保持特性相比于作為相關(guān)技術(shù)的示例而制造的比較例1至比較例3而言也得到了充分的改善。另外，通過將含有諸如氧等具有高反應(yīng)性能的元素的膜作為最下層，能夠抑制由于后退火時(shí)氧的擴(kuò)散而引起的特性劣化。另外，除了可以通過反應(yīng)式濺射法之外，例如， 也可以通過使用等離子體氧化法或等離子體氮化法來制造高電阻層，并因此能夠制備出具有良好膜質(zhì)量的高電阻層62。因此，從制造的角度來說，優(yōu)選在離子源層61側(cè)形成含有碲 (Te)作為主要成分的第一高電阻層62A。盡管已經(jīng)說明了本發(fā)明的各實(shí)施方式和各實(shí)施例，但本發(fā)明不限于這些實(shí)施方式和實(shí)施例，并且能夠進(jìn)行各種變形。例如，在第二實(shí)施方式及實(shí)施例中，雖然高電阻層62具有由第一高電阻層62A和第二高電阻層62B構(gòu)成的兩層結(jié)構(gòu)，但可以使用由含有不同組分的各高電阻層構(gòu)成的三層以上層疊結(jié)構(gòu)來替代。因此，能夠彌補(bǔ)各層的缺陷從而使該層具有更好的精度。然而，由于元件電阻隨著高電阻層的層數(shù)的增加而增大，因此寫入用電壓也可能增大。事實(shí)上，優(yōu)選用最少數(shù)量的高電阻層來降低初始狀態(tài)間或擦除狀態(tài)間的電阻差異。作為第三層以后的高電阻層的材料，以與第一高電阻層62A和第二高電阻層62B相同的方式，上述材料優(yōu)選由含有選自釔(Y)、鑭(La)、釹(Nd)、釤(Sm)、釓(Gd)、鋱(Tb)和鏑(Dy)所構(gòu)成的稀土元素組中的至少一種元素的氧化物或氮化物形成，或者由含有選自硅(Si)、鋁(Al)、鈦(Ti)和鉿(Hf) 所構(gòu)成的組中的至少一種元素的氧化物或氮化物形成。此外，在這種情況下，優(yōu)選的是在層疊方向上相鄰的高電阻層由含有例如原子量和原子半徑等物理性質(zhì)不同的元素的氧化物或氮化物來形成，或者由具有不同性質(zhì)(例如，與離子源層21的潤濕性不同等)的氧化物或氮化物等來形成。這是因?yàn)槟軌颢@得更大的互補(bǔ)效果。此外，例如，在第一和第二實(shí)施方式中，舉例說明了存儲(chǔ)元件1和存儲(chǔ)元件3以及存儲(chǔ)單元陣列2的具體結(jié)構(gòu)。然而，并不一定需要設(shè)置上述所有層，或者還可以設(shè)有其它層。另外，例如，在上述各實(shí)施方式和各實(shí)施例中，各層的材料、成膜方法、成膜條件等不受限制，也可以采用其他材料或其他成膜方法。例如，對于離子源層21，在不破壞上述組分比的范圍內(nèi)，可以添加例如鈦(Ti)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鉬(Mo)或鎢(W)等其他過渡金屬元素。此外，除了銅(Cu)、銀(Ag)或鋅(Zn)以外，可以添加鎳(Ni) 來代替。本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，依據(jù)設(shè)計(jì)要求和其他因素，可以在本發(fā)明所附的權(quán)利要求或其等同物的范圍內(nèi)進(jìn)行各種修改、組合、次組合及改變。
權(quán)利要求
1.一種存儲(chǔ)元件，其包括依次設(shè)置的第一電極、存儲(chǔ)層和第二電極，其中，所述存儲(chǔ)層包括高電阻層，所述高電阻層的陰離子成分內(nèi)含有碲作為主要成分，并且所述高電阻層形成在所述第一電極側(cè)；以及離子源層，所述離子源層含有至少一種金屬元素且含有由碲、硫和硒組成的組中的至少一種硫族元素，并且所述離子源層形成在所述第二電極側(cè)。
2.根據(jù)權(quán)利要求1所述的存儲(chǔ)元件，其中，所述高電阻層含有AlTe、MgTe或SiTe。
3.根據(jù)權(quán)利要求1或2所述的存儲(chǔ)元件，其中，所述高電阻層含有AlTe，并且所述高電阻層內(nèi)的Al含量為20原子％以上且為60原子％以下。
4.一種存儲(chǔ)元件，其包括依次設(shè)置的第一電極、存儲(chǔ)層和第二電極，其中，所述存儲(chǔ)層包括高電阻層，所述高電阻層形成在所述第一電極側(cè)并且包括多個(gè)層，所述多個(gè)層中的至少一層的陰離子成分內(nèi)含有碲作為主要成分；以及離子源層，所述離子源層含有至少一種金屬元素且含有由碲、硫和硒組成的組中的至少一種硫族元素，并且所述離子源層形成在所述第二電極側(cè)。
5.根據(jù)權(quán)利要求4所述的存儲(chǔ)元件，其中，所述高電阻層包括含有碲的第一高電阻層， 且包括具有與所述第一高電阻層不同的組分和/或元素的第二高電阻層。
6.根據(jù)權(quán)利要求5所述的存儲(chǔ)元件，其中，所述第一高電阻層形成在所述第一電極側(cè)， 并且所述第二高電阻層形成在所述離子源層側(cè)。
7.根據(jù)權(quán)利要求5所述的存儲(chǔ)元件，其中所述第一高電阻層形成在所述離子源層側(cè)， 并且所述第二高電阻層形成在所述第一電極側(cè)。
8.根據(jù)權(quán)利要求5至7中任一項(xiàng)所述的存儲(chǔ)元件，其中，所述第一高電阻層以Al-Te化合物、Mg-Te化合物或Si-Te化合物作為主要成分，并且所述第二高電阻層以氧或氮作為主要成分。
9.根據(jù)權(quán)利要求1或4所述的存儲(chǔ)元件，其中，當(dāng)通過所述第一電極和所述第二電極向所述高電阻層施加預(yù)定的電壓脈沖或電流脈沖時(shí)，所述高電阻層呈現(xiàn)出比所述離子源層的電阻值高的電阻值。
10.根據(jù)權(quán)利要求1或4所述的存儲(chǔ)元件，其中，所述離子源層含有作為所述金屬元素的鋁。
11.根據(jù)權(quán)利要求1或4所述的存儲(chǔ)元件，其中，通過向所述第一電極和所述第二電極施加的電壓，能夠在所述高電阻層內(nèi)形成含有所述金屬元素的傳導(dǎo)路徑，由此改變所述高電阻層的電阻值。
12.—種存儲(chǔ)裝置，其包括多個(gè)存儲(chǔ)元件且包括脈沖施加部，各所述存儲(chǔ)元件具有依次設(shè)置的第一電極、存儲(chǔ)層和第二電極，所述脈沖施加部用于選擇性地向所述多個(gè)存儲(chǔ)元件施加電壓脈沖或電流脈沖，其中，所述存儲(chǔ)層包括高電阻層，所述高電阻層的陰離子成分內(nèi)含有碲作為主要成分，并且所述高電阻層與所述第一電極接觸；以及離子源層，所述離子源層含有至少一種金屬元素且含有由碲、硫和硒組成的組中的至少一種硫族元素，并且所述離子源層與所述第二電極接觸。
13.一種存儲(chǔ)裝置，其包括多個(gè)存儲(chǔ)元件且包括脈沖施加部，各所述存儲(chǔ)元件具有依次設(shè)置的第一電極、存儲(chǔ)層和第二電極，所述脈沖施加部用于選擇性地向所述多個(gè)存儲(chǔ)元件施加電壓脈沖或電流脈沖，其中，所述存儲(chǔ)層包括高電阻層，所述高電阻層的陰離子成分內(nèi)含有碲作為主要成分，所述高電阻層與所述第一電極接觸并且包括多個(gè)層；以及離子源層，所述離子源層含有至少一種金屬元素且含有由碲、硫和硒組成的組中的至少一種硫族元素，并且所述離子源層與所述第二電極接觸。
14.一種存儲(chǔ)裝置，其包括多個(gè)存儲(chǔ)元件且包括脈沖施加單元，各所述存儲(chǔ)元件具有依次設(shè)置的第一電極、存儲(chǔ)層和第二電極，所述脈沖施加單元被配置成選擇性地向所述多個(gè)存儲(chǔ)元件施加電壓脈沖或電流脈沖，其中，所述存儲(chǔ)層包括高電阻層，所述高電阻層的陰離子成分內(nèi)含有碲作為主要成分，并且所述高電阻層與所述第一電極接觸；以及離子源層，所述離子源層含有至少一種金屬元素且含有由碲、硫和硒組成的組中的至少一種硫族元素，并且所述離子源層與所述第二電極接觸。
15.一種存儲(chǔ)裝置，其包括多個(gè)存儲(chǔ)元件且包括脈沖施加單元，各所述存儲(chǔ)元件具有依次設(shè)置的第一電極、存儲(chǔ)層和第二電極，所述脈沖施加單元被配置成選擇性地向所述多個(gè)存儲(chǔ)元件施加電壓脈沖或電流脈沖，其中，所述存儲(chǔ)層包括高電阻層，所述高電阻層的陰離子成分內(nèi)含有碲作為主要成分，所述高電阻層與所述第一電極接觸并且包括多個(gè)層；以及離子源層，所述離子源層含有至少一種金屬元素且含有由碲、硫和硒組成的組中的至少一種硫族元素，并且所述離子源層與所述第二電極接觸。
全文摘要
本發(fā)明公開了存儲(chǔ)元件和存儲(chǔ)裝置。所述存儲(chǔ)元件包括依次設(shè)置的第一電極、存儲(chǔ)層和第二電極。其中，所述存儲(chǔ)層包括高電阻層，所述高電阻層的陰離子成分內(nèi)含有碲(Te)作為主要成分，并且所述高電阻層形成在所述第一電極側(cè)；以及離子源層，所述離子源層含有至少一種金屬元素且含有由碲(Te)、硫(S)和硒(Se)組成的組中的至少一種硫族元素，并且所述離子源層形成在所述第二電極側(cè)。所述存儲(chǔ)裝置包括多個(gè)上述存儲(chǔ)元件且包括用于選擇性地向所述多個(gè)存儲(chǔ)元件施加電壓脈沖或電流脈沖的脈沖施加部。本發(fā)明的存儲(chǔ)元件及存儲(chǔ)裝置能夠改善擦除特性和寫入保持特性，并且對于多次寫入/擦除操作能夠減小擦除狀態(tài)中的電阻值間的差異。
文檔編號(hào)H01L45/00GK102185101SQ20111000553
公開日2011年9月14日 申請日期2011年1月12日 優(yōu)先權(quán)日2010年1月19日
發(fā)明者保田周一郎, 大場和博, 清宏彰, 荒谷勝久 申請人:索尼公司