專(zhuān)利名稱(chēng)：層疊的半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本公開(kāi)在此涉及半導(dǎo)體器件，并且更具體而言涉及用于半導(dǎo)體器件的層疊配置和方法。
背景技術(shù)：
半導(dǎo)體封裝通常涉及以空間有效而又廉價(jià)的方式將半導(dǎo)體器件群組組裝和電互連在一起。一種封裝方法涉及層疊器件以減小所組裝的系統(tǒng)的水平占用面積。常規(guī)的層疊方案通常依賴(lài)于信號(hào)重新分布層和/或接線鍵合資源以提供去往和來(lái)自每個(gè)器件的電通路。此外，常規(guī)的層疊布置通常忽略功率效率問(wèn)題。盡管常規(guī)的層疊方法對(duì)于它們針對(duì)的應(yīng)用而言是有效的，但是仍然存在對(duì)功率和成本高效的層疊的裸片布置和方法的需求。本文描述的封裝的半導(dǎo)體系統(tǒng)和方法的實(shí)施例滿(mǎn)足這些需求。


僅通過(guò)示例而非限制地在所附附圖的各個(gè)圖中圖示本公開(kāi)的各個(gè)實(shí)施例，并且在附圖中，相似的參考標(biāo)記指代類(lèi)似的元素，并且其中圖1圖示了采用根據(jù)本文的公開(kāi)的一個(gè)實(shí)施例的層疊器件的經(jīng)封裝的半導(dǎo)體系統(tǒng)的三維分解圖；圖2圖示了圖1的層疊器件系統(tǒng)的二維部分側(cè)視圖，其中如同從頂部平面圖一般示出了針對(duì)每個(gè)器件的焊盤(pán)和I/O電路；圖3圖示了兩個(gè)半導(dǎo)體器件的部分橫截面圖，其示出了在圖1的系統(tǒng)中采用的所形成的過(guò)孔；圖4圖示了用于偏移圖1的層疊的半導(dǎo)體器件的對(duì)準(zhǔn)技術(shù)的一般化頂部平面圖；圖5圖示了針對(duì)備選實(shí)施例的、與圖1類(lèi)似的三維分解視圖；圖6示出了針對(duì)圖5的備選實(shí)施例的、與圖2類(lèi)似的二維部分側(cè)視圖；圖7圖示了在圖5的層疊的半導(dǎo)體系統(tǒng)的一個(gè)實(shí)施例中使用的、用以初始化層疊的半導(dǎo)體器件中的一個(gè)或者多個(gè)半導(dǎo)體器件的串行總線的布線；以及圖8示出了采用點(diǎn)對(duì)點(diǎn)互連路徑和多分支互連路徑的存儲(chǔ)器系統(tǒng)的一個(gè)實(shí)施例。
具體實(shí)施例方式本文描述了系統(tǒng)和方法的各個(gè)實(shí)施例，其中，層疊了采用硅通孔的多個(gè)半導(dǎo)體器件，以允許借助于在這些半導(dǎo)體器件的至少一個(gè)其他半導(dǎo)體器件中的硅通孔對(duì)這些半導(dǎo)體器件的至少一個(gè)半導(dǎo)體器件進(jìn)行訪問(wèn)。硅通孔被設(shè)計(jì)并且器件對(duì)準(zhǔn)成減小沿著給定過(guò)孔路徑的輸入/輸出(I/O)載荷。通過(guò)減小在過(guò)孔路徑上的I/O載荷，系統(tǒng)實(shí)現(xiàn)底部器件中的 I/O電路與在多個(gè)器件的一個(gè)器件中的I/O電路之間的最佳的點(diǎn)對(duì)點(diǎn)連接。這繼而改善了系統(tǒng)速度和功率效率。在一個(gè)實(shí)施例中，在多個(gè)半導(dǎo)體器件的每個(gè)器件中的硅通孔被布置成陣列。每個(gè)半導(dǎo)體器件具有兩個(gè)相反的表面和在相反的表面的每一個(gè)中的對(duì)應(yīng)的焊盤(pán)陣列。通過(guò)交錯(cuò)焊盤(pán)陣列之間的I/O電路并且將鄰近的器件偏移至少一個(gè)焊盤(pán)位置來(lái)實(shí)現(xiàn)減小的I/O載荷。換言之，兩個(gè)鄰近的器件相對(duì)彼此至少偏移焊盤(pán)的兩個(gè)鄰近列之間的距離， 從而使得在鄰近的器件的第一個(gè)器件中的硅通孔陣列的第一列與在鄰近的器件的另一個(gè)器件中的硅通孔陣列的第二列的相應(yīng)的硅通孔對(duì)準(zhǔn)，在鄰近的器件的第一個(gè)器件中的硅通孔陣列的第二列與在鄰近的器件的另一個(gè)器件中的硅通孔陣列的第三列的相應(yīng)的硅通孔對(duì)準(zhǔn)，等等。交錯(cuò)的I/O電路與鄰近的器件之間的偏移的協(xié)作使耦合到每個(gè)過(guò)孔路徑的I/ 0電路的數(shù)目最小化，從而導(dǎo)致過(guò)孔路徑的減小的I/O載荷。備選地，通過(guò)直接向上層疊而無(wú)偏移來(lái)實(shí)現(xiàn)對(duì)準(zhǔn)。在這種實(shí)施例中，I/O電路未交錯(cuò)，而是選擇性地啟用I/O電路來(lái)減小 I/O載荷。圖1至圖3圖示了半導(dǎo)體裸片層疊100的一個(gè)具體實(shí)施例的相應(yīng)的三維視圖和二維視圖，該半導(dǎo)體裸片層疊100促進(jìn)了點(diǎn)對(duì)點(diǎn)互連，同時(shí)減小了功耗和成本。提供了多個(gè)半導(dǎo)體裸片10加-102(1以用于層疊。半導(dǎo)體裸片10加-102(1中的每個(gè)具有相反布置的第一表面304和第二表面306，形成在第一表面上的多個(gè)焊盤(pán)308，形成在第二表面上的多個(gè)焊盤(pán)308，以及將在第一表面上的相應(yīng)的焊盤(pán)連接到在第二表面上的相應(yīng)的焊盤(pán)的多個(gè)通孔 302。焊盤(pán)和過(guò)孔被布置成相應(yīng)的陣列，諸如在第一表面上的焊盤(pán)陣列l(wèi)(Ma-104d。焊盤(pán)陣列104a-104d包括I/O焊盤(pán)112 (在放大的插圖編號(hào)110中)以及非I/O焊盤(pán)，焊盤(pán)112是耦合到在同一裸片上的對(duì)應(yīng)的I/O電路的焊盤(pán)，而非I/O焊盤(pán)是并未耦合到在同一裸片上的任何I/O電路的焊盤(pán)111。因此，在每個(gè)裸片中的通孔陣列將包括耦合到在同一半導(dǎo)體裸片上的相應(yīng)的I/O電路的第一通孔群組，以及未耦合到在同一半導(dǎo)體裸片上的相應(yīng)的I/ 0電路的第二通孔群組。繼續(xù)參照?qǐng)D1至圖3，處理器裸片或者器件108優(yōu)選地形成層疊100的底部，但是其可以根據(jù)應(yīng)用需要相對(duì)層疊100遠(yuǎn)程地布置。處理器器件108借助于在同一裸片上的一些通孔和在該層疊中較低處的裸片(諸如裸片10 和102b)中的一些通孔訪問(wèn)在層疊中較高處的裸片(諸如裸片102c)，即，這些過(guò)孔形成用于訪問(wèn)裸片102c的過(guò)孔路徑。處理器器件108可選地采用過(guò)孔陣列(在圖3中虛線示出)，基于在處理器器件上的有源電路是否面向?qū)盈B，該過(guò)孔陣列可以與層疊裸片過(guò)孔陣列相對(duì)應(yīng)或者不與其相對(duì)應(yīng)。進(jìn)一步參照?qǐng)D1，并且具體地參照放大的插圖編號(hào)，I/O焊盤(pán)110中的每個(gè)焊盤(pán)可以采取多種形式之一。一般而言，每個(gè)焊盤(pán)表示耦合到在鄰近的硅裸片上的對(duì)應(yīng)的過(guò)孔結(jié)構(gòu)的過(guò)孔結(jié)構(gòu)所占用的面積(即過(guò)孔接線柱直徑加上周?chē)饘俸副P(pán))。在一個(gè)實(shí)施例中，每個(gè)I/O焊盤(pán)112電耦合到發(fā)射/接收器電路，諸如驅(qū)動(dòng)器/接收器配對(duì)(或者收發(fā)器)114， 并且可能耦合到同一裸片上的與發(fā)射/接收電路相關(guān)聯(lián)的靜電放電(ESD)電路(未示出)。 可選的可編程模式寄存器116為驅(qū)動(dòng)器/接收器電路提供可選擇的啟用/禁用狀態(tài)。該I/ 0電路類(lèi)型的電容性耦合可以具有向過(guò)孔路徑加載約為數(shù)百飛法的電容的能力。在減小在過(guò)孔路徑上的I/O焊盤(pán)電容的嘗試中，并且仍然參照?qǐng)D1，采用了非I/O 焊盤(pán)111。在一個(gè)實(shí)施例中，非I/O焊盤(pán)是不具有任何相關(guān)聯(lián)的I/O電路(例如，驅(qū)動(dòng)器/ 收發(fā)器配對(duì)和ESD電路)的焊盤(pán)。在一個(gè)實(shí)施例中，在圖2中更清楚地圖示的，在給定的焊盤(pán)行212(在虛線)中，每四個(gè)焊盤(pán)位置中的僅一個(gè)焊盤(pán)位置(例如在210a處)被形成為具有I/O電路，從而限定交錯(cuò)的I/O電路圖案。這允許處理器裸片208與層疊在處理器裸片208之上的高達(dá)四個(gè)半導(dǎo)體裸片202a-202d之間的點(diǎn)對(duì)點(diǎn)連接。為了便于隨后的論述， 在圖2的每個(gè)層疊器件上的I/O焊盤(pán)的帶陰影的I/O焊盤(pán)位置將被稱(chēng)為“位置1”，而針對(duì)非I/O焊盤(pán)的后續(xù)鄰近位置依次稱(chēng)為位置2至位置4。在一個(gè)實(shí)施例中，點(diǎn)對(duì)點(diǎn)連接實(shí)現(xiàn)在處理器器件上的I/O收發(fā)器的尺寸定制以用于將信號(hào)驅(qū)動(dòng)到一個(gè)負(fù)載/接收來(lái)自一個(gè)負(fù)載(這與針對(duì)多分支配置的多個(gè)負(fù)載形成對(duì)比)。尺寸定制可以關(guān)于電流或者電壓驅(qū)動(dòng)能力等。這繼而提供顯著的功率節(jié)省，尤其當(dāng)針對(duì)給定器件層疊I/O的數(shù)目上升時(shí)，更能提供顯著的功率節(jié)省。繼續(xù)參照?qǐng)D2，從整體層疊的角度來(lái)看，在橫截面圖中將端到端過(guò)孔的表示示出為豎直的互連路徑214、216、218以及220。從各個(gè)器件角度來(lái)看，過(guò)孔陣列一般而言反映焊盤(pán)陣列所呈現(xiàn)的陣列形狀、尺寸以及間距?，F(xiàn)在參照?qǐng)D3，每個(gè)TSV 300被形成為提供正交地定向在裸片的有源表面304和裸片的背側(cè)表面306之間的傳導(dǎo)路徑302。抬升的焊盤(pán)結(jié)構(gòu)308覆蓋每個(gè)過(guò)孔端。布置在裸片的有源表面上的焊盤(pán)一般而言被形成為與I/O接觸焊盤(pán)共同延伸，并且實(shí)際上限定I/O 接觸焊盤(pán)。因此，對(duì)于給定裸片而言，基于上述I/O電路圖案的規(guī)則的“交錯(cuò)”，過(guò)孔的第一集合或者群組將耦合到I/O焊盤(pán)，而其余(或者第二群組)的至少一部分將耦合到在該裸片上的(沒(méi)有有源電路的)非I/O焊盤(pán)。注意到，在給定層疊中的底部裸片108可以可選地采用過(guò)孔陣列314(虛線)，這是由于其有源電路位于在312處的頂部表面上。在一個(gè)實(shí)施例中，多個(gè)半導(dǎo)體裸片被層疊，從而使得在多個(gè)半導(dǎo)體裸片中的第一半導(dǎo)體裸片(例如， 裸片102a)中的第一通孔群組與在多個(gè)半導(dǎo)體裸片中的第二半導(dǎo)體裸片(例如，裸片102b) 中的第二通孔群組的至少一部分的相應(yīng)的通孔對(duì)準(zhǔn)。優(yōu)選地，半導(dǎo)體裸片在結(jié)構(gòu)形態(tài)方面相同，而在性能方面可能有所不同。在層疊中采用相同的器件簡(jiǎn)化了裸片層疊、對(duì)準(zhǔn)，并且通過(guò)批量制造的益處減小了單位成本。參考回到圖1和圖2，在一個(gè)實(shí)施例中，多個(gè)半導(dǎo)體裸片基本上相同，并且相對(duì)于彼此偏移，以實(shí)現(xiàn)在多個(gè)半導(dǎo)體裸片中的第一半導(dǎo)體裸片中的第一通孔群組與在多個(gè)半導(dǎo)體裸片中的第二半導(dǎo)體裸片中的第二通孔群組的至少一部分的相應(yīng)的通孔對(duì)準(zhǔn)。例如，層疊的半導(dǎo)體裸片可以以如下方式對(duì)準(zhǔn)使得鄰近裸片的TSV陣列偏移至少一個(gè)焊盤(pán)位置。 裸片偏移為層疊創(chuàng)建“階梯狀”布置，該布置在焊盤(pán)陣列的一個(gè)邊緣處開(kāi)始，并且針對(duì)每個(gè)后續(xù)層疊的器件行進(jìn)至少一個(gè)焊盤(pán)位置。偏移允許過(guò)孔與在(優(yōu)選地結(jié)構(gòu)上相同的)每個(gè)裸片上的I/O電路圖案形成電學(xué)上協(xié)作。完成以上內(nèi)容，使得每個(gè)過(guò)孔路徑214、216、218 以及220(在一端處連接到處理器裸片I/O電路222、224、226以及228)耦合到在層疊的裸片中的僅一個(gè)裸片中的僅一個(gè)I/O電路(“位置1”)。繼續(xù)參照?qǐng)D2，從底部裸片I/O電路222、224、226以及2 到每個(gè)層疊的裸片“位置1”的耦合被圖示在210a、210b、10c以及210d處。對(duì)于層疊有四個(gè)裸片并且針對(duì)每個(gè)裸片(在焊盤(pán)的行中的)的每四個(gè)焊盤(pán)位置的一個(gè)焊盤(pán)位置包括I/O電路的具體實(shí)例而言， 以階梯狀方式的單個(gè)焊盤(pán)偏移導(dǎo)致如下對(duì)準(zhǔn)，即，其中未耦合到在它們自己相應(yīng)的裸片上的I/O電路的過(guò)孔群組(對(duì)于四個(gè)I/O位置的集合而言為焊盤(pán)位置2、3以及4)形成到在不同器件中的I/O電路的電接觸。與之相對(duì)，該對(duì)準(zhǔn)實(shí)現(xiàn)耦合到焊盤(pán)位置1(對(duì)于最下部層疊器件20 而言)的I/O電路的過(guò)孔與未耦合到I/O電路的過(guò)孔群組(分別為層疊的器件202b、202c以及202d的焊盤(pán)位置4、3以及2~)對(duì)接。以該特定方式，每個(gè)過(guò)孔路徑形成處理器I/O電路與在層疊的半導(dǎo)體器件的一個(gè)器件中形成的一個(gè)I/O電路之間的真實(shí)的點(diǎn)對(duì)點(diǎn)連接。在某些實(shí)例中，可能期望增加容量，并且將附加的裸片層疊在原始設(shè)計(jì)的層疊之上或者其上方。每個(gè)附加的裸片將優(yōu)選地被形成為具有適當(dāng)?shù)腡SV陣列，但是可能不具有上述與TSV對(duì)準(zhǔn)的偏移方案適當(dāng)?shù)貐f(xié)作的交錯(cuò)的I/O焊盤(pán)陣列。作為替代的是，在附加的器件上的每個(gè)I/O位置可以采用常規(guī)的焊盤(pán)I/O電路，其包括可編程寄存器，以啟用驅(qū)動(dòng)器 /接收器電路。對(duì)于啟用的I/O電路而言，在對(duì)應(yīng)的電耦合的端到端過(guò)孔路徑上的結(jié)果將是多分支情況。對(duì)于在附加的器件上的未啟用的I/O電路而言，(即使有源電路“關(guān)斷”時(shí)) 在對(duì)應(yīng)的過(guò)孔上將存在電容性載荷。盡管添加的器件對(duì)每個(gè)過(guò)孔呈現(xiàn)輕微的總體電容性負(fù)載，但是通過(guò)原始層疊實(shí)現(xiàn)的總體功率效益更多地彌補(bǔ)了該載荷。在某些應(yīng)用中，可能需要在層疊的裸片中實(shí)現(xiàn)點(diǎn)對(duì)點(diǎn)路徑和多分支路徑這兩者。 在存儲(chǔ)器系統(tǒng)中經(jīng)常采用多分支路徑，以將諸如地址、命令和控制信號(hào)之類(lèi)的共同信號(hào)從存儲(chǔ)器控制器傳遞到存儲(chǔ)器裸片。這可以以多種不同方式完成。例如，在處理器上的鄰近 I/O電路的群組(例如，在處理器裸片上的焊盤(pán)位置1至焊盤(pán)位置4)可以被電學(xué)地綁定或者分組在一起，以形成超級(jí)焊盤(pán)，從而使得共同傳輸?shù)男盘?hào)被傳遞到所有層疊的裸片上的相同的I/O電路位置。另一方法涉及與圖6類(lèi)似擴(kuò)增具有I/O電路的過(guò)孔地點(diǎn)的延展，盡管被修改從而使得四個(gè)I/O地點(diǎn)從處理器604耦合到半導(dǎo)體器件60加-602(1中的16個(gè)I/ 0地點(diǎn)。一般而言，該方法通過(guò)基于在層疊中的器件位置將四個(gè)比特旋轉(zhuǎn)0、1、2或者3個(gè)比特位置而在4個(gè)半導(dǎo)體器件60加-602(1的每個(gè)中整理出來(lái)自處理器的4個(gè)接收到的信號(hào) (沿著4個(gè)I/O地點(diǎn)的每個(gè)行)。根據(jù)上述實(shí)施例制造半導(dǎo)體器件涉及相對(duì)直接的制造方法，包括交錯(cuò)I/O焊盤(pán)圖案(具有I/O電路)、制造TSV陣列以及將器件以層疊的關(guān)系對(duì)準(zhǔn)?？梢栽诰圃炱陂g形成針對(duì)每個(gè)器件的I/O電路和焊盤(pán)陣列，這涉及一般而言所理解的集成電路器件處理的原理。感興趣的是注意到針對(duì)每個(gè)器件而言，即使省略I/O電路時(shí)，也優(yōu)選地保留針對(duì)I/O電路的焊盤(pán)位置。這與電學(xué)上利用硅片空間的每個(gè)可能片段的趨勢(shì)相背離。然而，這一成本更多地被所得的功率節(jié)省的優(yōu)點(diǎn)所補(bǔ)償。通過(guò)將該器件設(shè)計(jì)成使得器件之間的整體芯片布局相同，由于層疊的裸片特定的應(yīng)用導(dǎo)致的制造成本可以由大規(guī)模制造而分散或者攤銷(xiāo)。制造針對(duì)每個(gè)器件的TSV陣列可能在晶片(器件)級(jí)或者在層疊的裸片級(jí)發(fā)生。 再次參照?qǐng)D3，兩個(gè)層疊的裸片10 和108被圖示為均呈現(xiàn)TSV 300的配對(duì)。初始地限定過(guò)孔形狀的開(kāi)口 301可以通過(guò)等離子體或者化學(xué)蝕刻或者機(jī)械鉆孔工藝而在器件級(jí)形成。 在層疊級(jí)，過(guò)孔陣列可以通過(guò)適當(dāng)?shù)你@孔方法高效地形成，在該方法中，在單個(gè)鉆孔步驟中穿過(guò)所有層疊的器件形成開(kāi)口。在形成過(guò)孔開(kāi)口之后，在開(kāi)口沉積適當(dāng)?shù)膶?dǎo)體(諸如鋁) 以形成導(dǎo)電路徑302。過(guò)孔的每個(gè)端利用提升的焊盤(pán)接觸308覆蓋，該提升的焊盤(pán)接觸308 適于與來(lái)自鄰近層疊的裸片的面對(duì)的焊盤(pán)接觸(諸如在309處)對(duì)接。在裸片10 的有源表面304處形成的焊盤(pán)電耦合到焊盤(pán)I/O位置。如果針對(duì)給定焊盤(pán)的I/O電路在I/O制造期間被掩蓋，則過(guò)孔將不會(huì)耦合到I/O電路。在形成針對(duì)每個(gè)裸片的TSV陣列之后，經(jīng)單片化的裸片以層疊的關(guān)系彼此對(duì)準(zhǔn)， 從而使得針對(duì)鄰近的器件的TSV陣列(對(duì)應(yīng)于焊盤(pán)陣列)偏移至少一個(gè)焊盤(pán)位置。這通過(guò)公知配準(zhǔn)技術(shù)(諸如在圖4中所示的)在組裝期間實(shí)現(xiàn)，其中每個(gè)裸片400a-400d包括相同定位的配準(zhǔn)十字線402和404的配對(duì)。十字線繼而與裸片焊盤(pán)的配對(duì)(未示出)對(duì)準(zhǔn)。 通過(guò)將一個(gè)裸片的最左側(cè)十字線402與鄰近裸片的最右側(cè)十字線404對(duì)準(zhǔn)(注意到一般而言，在處理期間裸片經(jīng)減薄并且透明，以允許可見(jiàn)的對(duì)準(zhǔn))，可以直接實(shí)現(xiàn)裸片到裸片的一個(gè)焊盤(pán)的偏移。由于每個(gè)裸片相對(duì)于在其之下的裸片以偏移關(guān)系層疊，所以上部器件的下部表面的焊盤(pán)與布置在下部器件的上部表面上的對(duì)準(zhǔn)的焊盤(pán)對(duì)接。一旦層疊完全組裝好，則導(dǎo)電路徑將從最下部器件(典型地為處理器芯片)正交地向上延伸經(jīng)過(guò)相同成形的裸片的整個(gè)層置。在操作中，過(guò)孔信號(hào)路徑限定易受各種負(fù)荷效應(yīng)影響的通道。具體地，與每個(gè)過(guò)孔相關(guān)聯(lián)的電容影響電流使用以及相關(guān)的功率效率參數(shù)。然而，通過(guò)采用利用上述過(guò)孔和I/O 電路布置的點(diǎn)對(duì)點(diǎn)信號(hào)傳輸路徑，每個(gè)端到端過(guò)孔路徑電耦合到(優(yōu)選地)一個(gè)I/O電路。 利用具有向過(guò)孔加載數(shù)百飛法的潛力的每個(gè)I/O電路，消除了與每四個(gè)潛在焊盤(pán)位置中的三個(gè)焊盤(pán)位置關(guān)聯(lián)的電容顯著地改善了功率效率。圖5和圖6圖示了避免了偏移鄰近裸片的低功率且低成本層疊的裸片解決方案的備選實(shí)施例。與在圖1至圖4中圖示的先前實(shí)施例一樣，提供并且層疊了多個(gè)半導(dǎo)體裸片 502a-502do每個(gè)裸片包括形成的TSV陣列504，其對(duì)應(yīng)于形成在相反的裸片表面的每個(gè)裸片表面上的焊盤(pán)陣列，而每個(gè)過(guò)孔相對(duì)于平面裸片表面正交地定向并且從一個(gè)表面延伸到另一個(gè)表面。與先前描述的實(shí)施例不同，I/O電路508可以被形成在每個(gè)焊盤(pán)位置510處(虛線)，而電路512實(shí)現(xiàn)到給定過(guò)孔或者焊盤(pán)的選擇性耦合。在一個(gè)實(shí)施例中，可以采用可編程熔絲或者抗熔絲將I/O電路從I/O焊盤(pán)電學(xué)地解耦合。這樣，避免了(即使當(dāng)禁用時(shí)) 耦合的I/O電路通常具有的電容性載荷。因此，對(duì)于每個(gè)半導(dǎo)體器件而言，在給定半導(dǎo)體器件中的過(guò)孔群組將電耦合到在該器件上的I/O電路，而其余過(guò)孔的至少一部分將從與它們相應(yīng)的過(guò)孔焊盤(pán)鄰近布置的I/ 0電路電學(xué)地解耦合。圖6圖示了層疊的半導(dǎo)體裸片60加-602(1相對(duì)于底部半導(dǎo)體裸片604的經(jīng)組裝的對(duì)準(zhǔn)。盡管每個(gè)I/O焊盤(pán)位置包括I/O電路，但是對(duì)于第一層疊器件60 而言，相應(yīng)的熔絲已經(jīng)將在位置2、3以及4處的I/O電路從相應(yīng)的I/O焊盤(pán)解耦合(由每個(gè)焊盤(pán)和I/O電路之間的“開(kāi)路”連接表示，諸如在606處)。對(duì)剩余的經(jīng)層疊的裸片執(zhí)行類(lèi)似的解耦合。參考回到圖5和圖6，盡管以創(chuàng)建熔絲為代價(jià)，然而采用可編程熔絲允許器件制造商避免掩蓋選定的I/O位置。所有的I/O焊盤(pán)位置具有相同的電路，層疊的裸片的有效點(diǎn)對(duì)點(diǎn)路徑僅涉及對(duì)熔絲進(jìn)行適當(dāng)編程，從而使得耦合多個(gè)器件的單個(gè)過(guò)孔路徑耦合到與該過(guò)孔路徑鄰近的少于所有I/O電路。使用熔絲的凈結(jié)果允許裸片層疊采用真實(shí)的豎直對(duì)準(zhǔn)結(jié)構(gòu)，而沒(méi)有偏移或者用于精確對(duì)準(zhǔn)偏移的處理步驟。在組裝根據(jù)上述熔絲實(shí)施例的層疊時(shí)的一個(gè)附加的工藝步驟涉及初始化熔絲，以實(shí)現(xiàn)期望的耦合/解耦合結(jié)構(gòu)。圖7大體上圖示了如何可以以菊花鏈(daisy-chained)方式使用串行總線700，以初始化在每個(gè)裸片704上的選定的熔絲702。實(shí)現(xiàn)以上的其他方式包括在鄰近器件之間提供水平偏移路徑，以將啟用信號(hào)引導(dǎo)到分離的器件；啟用每個(gè)器件， 以測(cè)量給定過(guò)孔路徑的電阻，從而使得其可以確定其處于層疊中的什么位置；或者提供接線鍵合連接以驅(qū)動(dòng)器件選擇輸入。在上述實(shí)施例中，對(duì)過(guò)孔到焊盤(pán)I/O電耦合到一個(gè)電路的限定進(jìn)行了強(qiáng)調(diào)。實(shí)際上，只要至少一個(gè)I/O電路從過(guò)孔路徑解耦合，或者少于所有I/O電路耦合到過(guò)孔路徑，就可以實(shí)現(xiàn)功率節(jié)省。此外，盡管以上強(qiáng)調(diào)了針對(duì)過(guò)孔連接的點(diǎn)對(duì)點(diǎn)路徑，但是提供功率和成本節(jié)省的多分支連接也可以是有益的。上述層疊裸片結(jié)構(gòu)特別適于諸如存儲(chǔ)器系統(tǒng)之類(lèi)的低成本主從應(yīng)用，在這些應(yīng)用中，主處理器件(諸如存儲(chǔ)器控制器)與多個(gè)從器件(諸如存儲(chǔ)器器件)對(duì)接。圖8圖示了用于互連存儲(chǔ)器系統(tǒng)800中的主裸片和從裸片的一個(gè)一般化拓?fù)?。該系統(tǒng)采用經(jīng)由點(diǎn)對(duì)點(diǎn)數(shù)據(jù)總線806和多分支地址/控制總線808與多個(gè)IC存儲(chǔ)器器件8(Ma-804d對(duì)接的集成電路(IC)存儲(chǔ)器控制器802。點(diǎn)對(duì)點(diǎn)路徑一般而言將在控制器上的數(shù)據(jù)I/O電路與在每個(gè)存儲(chǔ)器器件上的對(duì)應(yīng)的數(shù)據(jù)I/O電路互連。多分支地址/控制總線將來(lái)自存儲(chǔ)器控制器的地址和控制信號(hào)路由到所有器件。繼續(xù)參照?qǐng)D8，存儲(chǔ)器器件8(Ma-804d —般而言以聚合方式加載多分支路徑，同時(shí)分別地加載各個(gè)點(diǎn)對(duì)點(diǎn)路徑。優(yōu)選地，在具有對(duì)應(yīng)動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)控制器的裸片層疊中采用DRAM器件。非易失性存儲(chǔ)器器件也非常適于從本文公開(kāi)的獨(dú)特的裸片層疊布置中獲益。除了在圖8中示出的系統(tǒng)拓?fù)渲?，各種其他拓?fù)湟策m于本文公開(kāi)的實(shí)施例， 諸如其中所有互連包括點(diǎn)對(duì)點(diǎn)路徑或者多分支路徑之一。應(yīng)當(dāng)注意到，本文中公開(kāi)的各種電路可以使用計(jì)算機(jī)輔助設(shè)計(jì)工具來(lái)描述，并且在它們的行為、寄存器傳遞、邏輯部件、晶體管、布圖幾何和/或其他特性方面表達(dá)(或者表示)為體現(xiàn)在各種計(jì)算機(jī)可讀機(jī)制中的數(shù)據(jù)和/指令?？梢詫?shí)現(xiàn)這種電路表達(dá)的文件或者其他對(duì)象的格式包括但是不限于支持行為語(yǔ)言(諸如C、Verilog以及VHDL)的格式、支持寄存器級(jí)描述語(yǔ)言(諸如RTL)的格式、支持幾何描述語(yǔ)言(⑶SII、⑶SIII、⑶SIV、CIF、 MEBES)的格式、以及其他任何適當(dāng)?shù)母袷胶驼Z(yǔ)言。這種格式化的數(shù)據(jù)和/或指令的計(jì)算機(jī)可讀介質(zhì)包括但不限于以下各種形式的非易失性存儲(chǔ)介質(zhì)(例如，光、磁或者半導(dǎo)體存儲(chǔ)介質(zhì))以及可以通過(guò)無(wú)線、光學(xué)或者有線信號(hào)傳輸介質(zhì)而用來(lái)傳遞這種格式化的數(shù)據(jù)和/ 或指令的載波，以及它們的任何組合。通過(guò)載波傳遞這種格式化的數(shù)據(jù)和/或指令的示例包括但不限于經(jīng)由一個(gè)或者多個(gè)傳遞協(xié)議(例如HTTP、FTP、SMTP等)經(jīng)過(guò)因特網(wǎng)和/或其他計(jì)算機(jī)網(wǎng)絡(luò)的傳遞(上載、下載、電子郵件等)。當(dāng)經(jīng)由一種或多種計(jì)算機(jī)可讀介質(zhì)在計(jì)算機(jī)系統(tǒng)內(nèi)接收到上述電路的數(shù)據(jù)和/ 或指令的表達(dá)時(shí)，該數(shù)據(jù)和/或指令的表達(dá)可以由計(jì)算機(jī)系統(tǒng)內(nèi)的處理實(shí)體(例如一個(gè)或者多個(gè)處理器)結(jié)合非限制性地包括網(wǎng)表生成程序、布局和布線程序等的一個(gè)或者多個(gè)其他計(jì)算機(jī)程序的執(zhí)行來(lái)進(jìn)行處理，以生成這種電路的物理表現(xiàn)的表示或者圖像。這種表示或者圖像此后可以在器件制造中使用，例如通過(guò)在器件制造工藝中實(shí)現(xiàn)生成用來(lái)形成電路的各個(gè)部件的一個(gè)或者多個(gè)掩模。在前述描述中和在所附附圖中，闡述了具體術(shù)語(yǔ)和附圖標(biāo)記，以提供對(duì)本發(fā)明的透徹理解。在某些實(shí)例中，術(shù)語(yǔ)和標(biāo)記可能暗示實(shí)踐本發(fā)明不必需的具體細(xì)節(jié)。例如，在備選實(shí)施例中，比特的具體數(shù)目、信號(hào)路徑寬度、信號(hào)傳輸或者操作頻率、組成電路或者器件等的任何一個(gè)可以與上述不同。此外，被示出或者描述為多導(dǎo)體信號(hào)路徑的電路元件或者電路塊之間的互連可以備選地是單個(gè)導(dǎo)體信號(hào)鏈路，并且單個(gè)導(dǎo)體信號(hào)鏈路可以備選地為多導(dǎo)體信號(hào)鏈路。被示出或者描述為單端的信號(hào)路徑和信號(hào)傳輸路徑也可以是差分的，并且反之亦然。類(lèi)似地，被描述或者描繪為具有高電平有效或者低電平有效的邏輯電平在備選實(shí)施例中可以具有相反的邏輯電平。集成電路器件內(nèi)的組成電路可以使用金屬氧化物半導(dǎo)體(M0Q技術(shù)、雙極技術(shù)或者其中可以實(shí)現(xiàn)邏輯和模擬電路的任何其他技術(shù)來(lái)實(shí)現(xiàn)。關(guān)于術(shù)語(yǔ)而言，當(dāng)信號(hào)被驅(qū)動(dòng)到低或者高邏輯狀態(tài)(或者被充電到高邏輯狀態(tài)或者被放電到低邏輯狀態(tài)時(shí))信號(hào)被稱(chēng)為“確立”，以指示特定條件。與之相對(duì)的是，信號(hào)被稱(chēng)為“取消確立”，以指示信號(hào)被驅(qū)動(dòng)(或者充電或者放電)到除了確立狀態(tài)之外的其他狀態(tài)(包括高或者低邏輯狀態(tài)，或者當(dāng)信號(hào)驅(qū)動(dòng)電路轉(zhuǎn)換到高阻抗條件，諸如開(kāi)源極或者開(kāi)集電極條件時(shí)可能發(fā)生的浮動(dòng)狀態(tài))。當(dāng)信號(hào)驅(qū)動(dòng)電路在耦合在信號(hào)驅(qū)動(dòng)和信號(hào)接收電路之間的信號(hào)線上確立(或者取消確立，如果上下文明確聲明或者指示)信號(hào)時(shí)，信號(hào)驅(qū)動(dòng)電路被稱(chēng)為“輸出”信號(hào)給信號(hào)接收電路。當(dāng)信號(hào)被確立在信號(hào)線上時(shí)，信號(hào)線被稱(chēng)為“激活的”，而當(dāng)信號(hào)被取消確立時(shí)，其被稱(chēng)為是“去激活的”。附加地，附加到信號(hào)名稱(chēng)的前綴符號(hào)“/”指示信號(hào)
是低電平有效信號(hào)(即確立狀態(tài)是邏輯低狀態(tài))。在信號(hào)名之上的線(例如，信號(hào)名稱(chēng)
)也用來(lái)指示低電平有效信號(hào)。術(shù)語(yǔ)“耦合的”在本文中用來(lái)表達(dá)直接連接以及通過(guò)一個(gè)或者多個(gè)中介電路或者結(jié)構(gòu)的連接。集成電路器件“編程”可以包括，出于示例而非限制，響應(yīng)于主機(jī)指令而將控制值加載到器件內(nèi)的寄存器或者其他存儲(chǔ)設(shè)備電路中并且從而控制器件的可操作方面、通過(guò)一次編程操作(例如，在器件制造期間熔斷配置電路內(nèi)的熔絲)而建立器件配置或者控制器件的可操作方面、和/或?qū)⑵骷囊粋€(gè)或者多個(gè)選定管腳或者其他接觸結(jié)構(gòu)連接到參考電壓線(也稱(chēng)為跳線)以建立特定的器件配置或者器件的可操作方面。術(shù)語(yǔ)“示例性”用來(lái)表達(dá)示例，而不是優(yōu)選或者要求。 盡管已經(jīng)參照本發(fā)明的具體實(shí)施例描述了本發(fā)明，但是將明顯的是，可以對(duì)其進(jìn)行各種修改和改變而不脫離本發(fā)明的寬廣的精神實(shí)質(zhì)和范圍。例如，任何實(shí)施例的特征或者方面在至少適用時(shí)可以與任何其他實(shí)施例組合起來(lái)應(yīng)用，或者替代其他實(shí)施例的對(duì)應(yīng)特征或者方面。因此，本說(shuō)明書(shū)和附圖應(yīng)被視為是示例性的而不是限制性的意義。
權(quán)利要求
1.一種層疊的半導(dǎo)體系統(tǒng)，包括多個(gè)半導(dǎo)體裸片，每個(gè)半導(dǎo)體裸片具有相反布置的第一表面和第二表面、形成在所述第一表面上的多個(gè)焊盤(pán)、形成在所述第二表面上的多個(gè)焊盤(pán)、以及將所述第一表面上的相應(yīng)焊盤(pán)連接到所述第二表面上的相應(yīng)焊盤(pán)的多個(gè)通孔，每個(gè)半導(dǎo)體裸片中的所述多個(gè)通孔包括耦合到所述半導(dǎo)體裸片上的相應(yīng)I/O電路的第一通孔群組以及未耦合到所述半導(dǎo)體裸片上的I/O電路的第二通孔群組；其中所述多個(gè)半導(dǎo)體裸片被層疊成使得所述多個(gè)半導(dǎo)體裸片中的第一半導(dǎo)體裸片中的所述第一通孔群組與所述多個(gè)半導(dǎo)體裸片中的第二半導(dǎo)體裸片中的所述第二通孔群組的至少一部分的相應(yīng)通孔對(duì)準(zhǔn)。
2.根據(jù)權(quán)利要求1所述的層疊的半導(dǎo)體系統(tǒng)，其中所述多個(gè)半導(dǎo)體裸片的第一半導(dǎo)體裸片和第二半導(dǎo)體裸片基本上相同并且相對(duì)于彼此偏移，以實(shí)現(xiàn)所述多個(gè)半導(dǎo)體裸片中的所述第一半導(dǎo)體裸片中的所述第一通孔群組與所述多個(gè)半導(dǎo)體裸片中的所述第二半導(dǎo)體裸片中的所述第二通孔群組的至少一部分的相應(yīng)通孔的對(duì)準(zhǔn)。
3.根據(jù)權(quán)利要求2所述的層疊的半導(dǎo)體系統(tǒng)，其中所述多個(gè)半導(dǎo)體裸片的所述第一半導(dǎo)體裸片和所述第二半導(dǎo)體裸片包括集成電路存儲(chǔ)器器件。
4.根據(jù)權(quán)利要求3所述的層疊的半導(dǎo)體系統(tǒng)，其中所述多個(gè)半導(dǎo)體裸片的第三半導(dǎo)體裸片層疊在所述裸片的第一裸片之下，從而使得來(lái)自所述多個(gè)半導(dǎo)體裸片的所述第二半導(dǎo)體裸片的第一通孔群組的一部分電耦合到所述第三半導(dǎo)體裸片的所述第一通孔群組的至少一部分，所述電耦合形成在所述第二半導(dǎo)體裸片和所述第三半導(dǎo)體裸片之間的多個(gè)傳導(dǎo)路徑。
5.根據(jù)權(quán)利要求4所述的層疊的半導(dǎo)體系統(tǒng)，其中所述多個(gè)半導(dǎo)體裸片的第三半導(dǎo)體裸片包括存儲(chǔ)器控制器。
6.根據(jù)權(quán)利要求4所述的層疊的半導(dǎo)體系統(tǒng)，其中所述多個(gè)傳導(dǎo)路徑的選定傳導(dǎo)路徑限定從形成在所述第三半導(dǎo)體裸片上的I/O電路到所述第一半導(dǎo)體裸片或者所述第二半導(dǎo)體裸片之一上的選定I/O電路的點(diǎn)對(duì)點(diǎn)連接。
7.根據(jù)權(quán)利要求4所述的層疊的半導(dǎo)體系統(tǒng)，其中所述多個(gè)傳導(dǎo)路徑的選定傳導(dǎo)路徑限定在所述第三半導(dǎo)體裸片與多個(gè)I/O電路之間的多分支連接，所述多個(gè)I/O電路在所述第一半導(dǎo)體裸片和第二半導(dǎo)體裸片之一或者二者上。
8.根據(jù)權(quán)利要求1所述的層疊的半導(dǎo)體系統(tǒng)，其中所述第二通孔群組耦合到未連接到在同一裸片上的I/O電路的I/O焊盤(pán)。
9.根據(jù)權(quán)利要求1所述的層疊的半導(dǎo)體系統(tǒng)，其中所述多個(gè)焊盤(pán)限定相應(yīng)的焊盤(pán)位置，并且所述多個(gè)半導(dǎo)體裸片被對(duì)準(zhǔn)從而使得每個(gè)裸片相對(duì)于鄰近裸片橫向偏移至少一個(gè)焊盤(pán)位置。
10.根據(jù)權(quán)利要求1所述的層疊的半導(dǎo)體系統(tǒng)，其中所述多個(gè)焊盤(pán)限定相應(yīng)的焊盤(pán)位置，所述焊盤(pán)位置形成有相應(yīng)的I/O電路，其中所述焊盤(pán)位置的至少一個(gè)焊盤(pán)位置可編程地從其相關(guān)聯(lián)的I/O電路解耦合。
11.根據(jù)權(quán)利要求10所述的層疊的半導(dǎo)體系統(tǒng)，其中所述焊盤(pán)位置的至少一個(gè)焊盤(pán)位置通過(guò)熔斷抗熔絲來(lái)可編程地從相應(yīng)的I/O電路解耦合。
12.根據(jù)權(quán)利要求1所述的層疊的半導(dǎo)體系統(tǒng)，其中每個(gè)I/O電路包括收發(fā)器電路。
13.根據(jù)權(quán)利要求12所述的層疊的半導(dǎo)體系統(tǒng)，其中每個(gè)輸入/輸出電路包括靜電放電器件。
14.根據(jù)權(quán)利要求1所述的層疊的半導(dǎo)體系統(tǒng)，其中每個(gè)通孔利用相對(duì)于所述第一表面和所述第二表面正交地形成的導(dǎo)電路徑將布置在給定裸片的所述第一表面上的焊盤(pán)位置耦合到布置在所述第二表面上的焊盤(pán)位置。
15.一種制備層疊的半導(dǎo)體系統(tǒng)的方法，包括選擇多個(gè)半導(dǎo)體裸片，每個(gè)半導(dǎo)體裸片具有相反布置的第一表面和第二表面、形成在所述第一表面上的多個(gè)焊盤(pán)、形成在所述第二表面上的多個(gè)焊盤(pán)、以及將所述第一表面上的相應(yīng)焊盤(pán)連接到所述第二表面上的相應(yīng)焊盤(pán)的多個(gè)通孔，所述多個(gè)通孔包括耦合到所述半導(dǎo)體裸片上的相應(yīng)I/O電路的第一通孔群組以及未耦合到所述半導(dǎo)體裸片上的相應(yīng)I/O 電路的第二通孔群組；層疊多個(gè)半導(dǎo)體裸片，從而使得所述多個(gè)半導(dǎo)體裸片中的第一半導(dǎo)體裸片中的所述第一通孔群組與所述多個(gè)半導(dǎo)體裸片中的第二半導(dǎo)體裸片中的所述第二通孔群組的至少一部分的相應(yīng)通孔對(duì)準(zhǔn)；以及將所述通孔電耦合，以在所述多個(gè)半導(dǎo)體裸片之間形成正交路徑。
16.根據(jù)權(quán)利要求15所述的制備層疊的半導(dǎo)體系統(tǒng)的方法，其中所述多個(gè)焊盤(pán)限定相應(yīng)的焊盤(pán)位置，并且所述層疊包括將所述多個(gè)半導(dǎo)體裸片的每個(gè)半導(dǎo)體裸片相對(duì)于鄰近裸片偏移至少一個(gè)焊盤(pán)位置。
17.根據(jù)權(quán)利要求16所述的制備層疊的半導(dǎo)體系統(tǒng)的方法，其中所述焊盤(pán)位置形成有相應(yīng)的I/O電路，并且所述焊盤(pán)位置的至少一個(gè)焊盤(pán)位置可編程地從其相關(guān)聯(lián)的輸入/輸出電路解耦合。
18.一種存儲(chǔ)器系統(tǒng)，包括第一存儲(chǔ)器裸片，具有相反布置的第一表面和第二表面，以及限定專(zhuān)用于傳導(dǎo)輸入/ 輸出信號(hào)的焊盤(pán)位置的行的第一焊盤(pán)圖案，所述焊盤(pán)位置形成在所述第一表面上，每個(gè)焊盤(pán)位置形成有傳導(dǎo)焊盤(pán)和相鄰區(qū)域，其中少于所有的鄰近區(qū)域包括用于耦合到相應(yīng)焊盤(pán)的相應(yīng)輸入/輸出電路，所述第一存儲(chǔ)器裸片包括通孔陣列，所述通孔陣列對(duì)應(yīng)于所述焊盤(pán)位置的行，并且將每個(gè)焊盤(pán)位置耦合到所述第二表面；第二存儲(chǔ)器裸片，形成有所述第一焊盤(pán)圖案和所述第一過(guò)孔圖案，并且層疊在所述第一存儲(chǔ)器裸片之下，從而使得所述第一存儲(chǔ)器裸片的所述第一過(guò)孔圖案相對(duì)于所述第二存儲(chǔ)器裸片的所述過(guò)孔圖案偏移至少一個(gè)焊盤(pán)位置，并且電耦合到所述第二存儲(chǔ)器裸片的所述第一焊盤(pán)圖案的至少一部分，所述電耦合形成所述第一存儲(chǔ)器裸片和所述第二存儲(chǔ)器裸片之間的豎直路徑；以及存儲(chǔ)器控制器裸片，形成有所述第一焊盤(pán)圖案，并且層疊在所述第二存儲(chǔ)器裸片之下， 從而使得所述第二存儲(chǔ)器裸片的所述第一過(guò)孔圖案電耦合到所述存儲(chǔ)器控制器裸片的所述第一焊盤(pán)圖案的至少一部分，所述電耦合形成所述第二存儲(chǔ)器裸片和所述存儲(chǔ)器控制器裸片之間的傳導(dǎo)路徑。
19.根據(jù)權(quán)利要求18所述的存儲(chǔ)器系統(tǒng)，其中選定傳導(dǎo)路徑限定從所述存儲(chǔ)器控制器裸片到所述第一存儲(chǔ)器裸片或所述第二存儲(chǔ)器裸片之一上的選定I/O電路的點(diǎn)對(duì)點(diǎn)路徑。
20.根據(jù)權(quán)利要求18所述的存儲(chǔ)器系統(tǒng)，其中選定傳導(dǎo)路徑限定在所述存儲(chǔ)器控制器裸片與多個(gè)I/O電路之間的多分支路徑，所述多個(gè)I/O電路在所述第一存儲(chǔ)器裸片和所述第二存儲(chǔ)器裸片之一或者二者上。
21.一種層疊的半導(dǎo)體系統(tǒng)，包括多個(gè)半導(dǎo)體裸片，每個(gè)半導(dǎo)體裸片具有相反布置的第一表面和第二表面、形成在所述第一表面上的多個(gè)焊盤(pán)、形成在所述第二表面上的多個(gè)焊盤(pán)、以及將所述第一表面上的相應(yīng)焊盤(pán)連接到所述第二表面上的相應(yīng)焊盤(pán)的多個(gè)通孔；其中所述多個(gè)焊盤(pán)限定相應(yīng)的焊盤(pán)位置，并且所述多個(gè)裸片基本上相同且對(duì)準(zhǔn)，從而使得每個(gè)裸片相對(duì)于鄰近裸片偏移至少一個(gè)焊盤(pán)位置。
22.一種層疊的半導(dǎo)體系統(tǒng)，包括多個(gè)半導(dǎo)體裸片，每個(gè)半導(dǎo)體裸片具有相反布置的第一表面和第二表面、形成在所述第一表面上的多個(gè)焊盤(pán)、形成在所述第二表面上的多個(gè)焊盤(pán)、以及將所述第一表面上的相應(yīng)焊盤(pán)連接到所述第二表面上的相應(yīng)焊盤(pán)的多個(gè)通孔，每個(gè)半導(dǎo)體裸片中的多個(gè)通孔包括耦合到所述半導(dǎo)體裸片上的相應(yīng)I/O電路的第一通孔群組以及未稱(chēng)合到所述半導(dǎo)體裸片上的I/O電路的第二通孔群組；其中所述多個(gè)半導(dǎo)體裸片被層疊成使得所述多個(gè)半導(dǎo)體裸片中的第一半導(dǎo)體裸片中的通孔與所述多個(gè)半導(dǎo)體裸片中的第二半導(dǎo)體裸片中的相應(yīng)通孔對(duì)準(zhǔn)，并且所述I/O電路的尺寸被定制成驅(qū)動(dòng)由一個(gè)發(fā)射器和一個(gè)接收器呈現(xiàn)的負(fù)載。
全文摘要
公開(kāi)了一種層疊的半導(dǎo)體器件，其包括多個(gè)半導(dǎo)體裸片。每個(gè)裸片具有相反布置的第一表面和第二表面，其中焊盤(pán)形成在每個(gè)表面上。多個(gè)通孔將第一表面上的相應(yīng)焊盤(pán)連接到第二表面上的相應(yīng)焊盤(pán)。通孔包括耦合到半導(dǎo)體裸片上的相應(yīng)的I/O電路的第一通孔群組，以及未耦合到在半導(dǎo)體裸片上的I/O電路的第二通孔群組。多個(gè)半導(dǎo)體裸片被層疊成使得多個(gè)半導(dǎo)體裸片中的第一半導(dǎo)體裸片中的第一通孔群組與在多個(gè)半導(dǎo)體裸片中的第二半導(dǎo)體裸片中的第二通孔群組的至少一部分的相應(yīng)通孔對(duì)準(zhǔn)。
文檔編號(hào)H01L23/045GK102598255SQ201080047911
公開(kāi)日2012年7月18日 申請(qǐng)日期2010年9月24日 優(yōu)先權(quán)日2009年10月23日
發(fā)明者F·A·韋爾 申請(qǐng)人:拉姆伯斯公司