專利名稱：硅光子檢測器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般關(guān)于一種半導(dǎo)體裝置與半導(dǎo)體過程的領(lǐng)域。在一態(tài)樣中，本發(fā)明關(guān)于一種用于在訊息處理系統(tǒng)感測或使用光線的方法或設(shè)備。
背景技術(shù)：
使用光線的光學(xué)光子電流以提供高帶寬、低功率以及高速率訊息轉(zhuǎn)換，但關(guān)于訊息過程用于現(xiàn)有的集成電路之接口，光線訊息必須轉(zhuǎn)換入射的電子訊息，且與集成電路兼容。先試著開發(fā)光子檢測器，結(jié)果光子檢測器所生產(chǎn)使用的材料性質(zhì)或光子檢測器的設(shè)計有遇到功能上的問題。例如，以硅為基礎(chǔ)的光檢測器在能量1. IeV下的充電轉(zhuǎn)換光線是非常低效(如比約1050nm更大的波長)，因為關(guān)連到硅有間接繃帶。額外的，習(xí)知電荷耦合組件(CXD)、互補式金氧半導(dǎo)體(CM0Q或雙極性互補金氧半導(dǎo)體(BJT)光檢測器相對緩慢 (因為必須充電與放電或回復(fù)固有的遙控時間)，需要太多的空間(因為低效檢測器必須有大的活動面積)，缺乏內(nèi)在增益，以及不能用檢測中紅外線光(因為在光波長IlOOnm上檢測到的效率接近零)。然而，因為透光的硅主體允許光學(xué)信號穿過硅襯底，其要求整合第一光學(xué)將于1500nm(如約0.8eV)左右進(jìn)入硅芯片。更詳之，電信產(chǎn)業(yè)在許多方面有完善的高帶寬1500nm光的電信，但有使用別種半導(dǎo)體聚合III-V材料(如磷化鎵(GaP)、砷化鎵(GaAs) 或磷化銦αηΡ))，對于現(xiàn)有的互補式金氧半導(dǎo)體(CM0Q不具有容易與廉價的整合。因此，需要一種改良的集成電路光子檢測器裝置、方法及系統(tǒng)，其滿足各種于上述發(fā)明所發(fā)現(xiàn)的習(xí)知問題，盡管需了解此相關(guān)技術(shù)段落的說明并不打算提供作為承認(rèn)其敘述的內(nèi)容為背景技術(shù)，其中，本領(lǐng)域的技術(shù)人員在審閱本發(fā)明應(yīng)用以及參閱附圖及其說明之后即能清楚明了傳統(tǒng)解決問題和技術(shù)的各種限制和缺點。

發(fā)明內(nèi)容
廣義來說，揭露一種小型硅基光學(xué)檢測器，用于利用具有浮體的絕緣體上半導(dǎo)體檢測可見光和中紅外光，該浮體有效捕捉來自檢測光的多余載體，當(dāng)讀取該檢測器時，其增強了漏極電流。在光子檢測模式中，該絕緣體上半導(dǎo)體檢測器晶體管的柵極、漏極及源極端保持在第一固定電壓(例如Vss)，以至于該浮體絕緣體上半導(dǎo)體檢測器晶體管本體收集由具有波長達(dá)到至少1500nm的入射光的光子所導(dǎo)致的電荷。在讀取模式中，為了增進(jìn)裝置靈敏度同時提供良好增益，可通過將該漏極與柵極端提升至所選擇的第二固定參考電壓(Vref)或者近乎未照光的晶體管閾值電壓(Vt)，而在源極端讀取該本體內(nèi)的多余電荷。 這些在該本體內(nèi)的多余載體(NM0S的電洞與PMOS的電荷)將繼續(xù)留在該本體中，但將靜電耦合至晶體管溝道，其造成在讀取模式中降低該閾值電壓并因而增強漏極電流。在重置模式中，通過將該柵極電壓設(shè)定為該第一固定電壓(例如Vss)以及將該漏極端的電壓降低至負(fù)電壓而在該本體中逐漸擴(kuò)散以移除該本體電荷。在此方式中，該光學(xué)檢測器將該光子轉(zhuǎn)換為具有增益的電子信號。在選擇的實施例中，可以標(biāo)準(zhǔn)CMOS工藝來制作所揭露的光學(xué)檢測器以整合為用于任何硅光學(xué)光子應(yīng)用的檢測器，包含時鐘分配與訊息轉(zhuǎn)換。在選擇的實施例中，可利用多個平行堆迭的絕緣體上半導(dǎo)體光學(xué)檢測器的架構(gòu)來增加該光學(xué)檢測器的效率。額外的或替代的，可利用設(shè)置有數(shù)個晶體管在光束路徑中的架構(gòu)來增加該光學(xué)檢測器的速度，而該光束路徑被交替地設(shè)定為檢測模式、讀取模式、及重置模式以增加檢測速度。于一選擇的示范實施例，揭露一種浮體光子檢測器及方法。所揭露的浮體光子檢測器包含形成在襯底上的半導(dǎo)體上絕緣體層(例如形成在埋藏絕緣體層上的單晶硅層)。 在該半導(dǎo)體上絕緣體層中，配置有漏極區(qū)、源極區(qū)及分隔開該源極與漏極區(qū)的浮體區(qū)。該浮體光子檢測器亦包含配置以至少大幅覆蓋該絕緣體上半導(dǎo)體層的浮體區(qū)并通過柵極介電質(zhì)與該浮體區(qū)絕緣。因為這個結(jié)構(gòu)，該浮體光電晶體管于第一光源未照射該浮體區(qū)時具有第一相對高閾值電壓，而于該第一光源照射該浮體區(qū)時管具有第二相對低閾值電壓。于操作中，當(dāng)施加第一相對低參考電壓于該柵極電極與源極和漏極區(qū)時，該浮體區(qū)捕捉該第一光源的多余載體，以至于當(dāng)施加相對高參考電壓于該柵極電極與漏極區(qū)而該源極區(qū)維持在該第一相對低參考電壓時，可檢測多余電荷為增強漏極電流。在選擇的實施例中，該源極和漏極區(qū)為η型源極和漏極區(qū)，而該浮體區(qū)為局部空乏的ρ型浮體區(qū)，導(dǎo)致構(gòu)成η型或NMOS 光電晶體管。在其它實施例中，該源極和漏極區(qū)為P型源極和漏極區(qū)，而該浮體區(qū)為η型浮體區(qū)，導(dǎo)致構(gòu)成P型或PMOS光電晶體管。使用恰當(dāng)?shù)膿诫s與設(shè)計，當(dāng)具有波長達(dá)到至少 1500nm的第一光源照射浮體區(qū)時，該浮體光電晶體管具有該第二相對低閾值電壓。


本領(lǐng)域技術(shù)人員通過參考附圖可清楚了解本發(fā)明及其多數(shù)目的、功能和優(yōu)點。在數(shù)個圖中相同的參考數(shù)值表示相同或類似的元素。圖1為半導(dǎo)體晶圓結(jié)構(gòu)的局部截面圖其中形成具有束縛體結(jié)構(gòu)的場效晶體管；圖2為相比于硅襯底的費米能級，NMOS場效晶體管的襯底區(qū)中的電洞和電子的能級的簡單繪示圖；圖3圖為根據(jù)本發(fā)明的選擇的實施例的半導(dǎo)體晶圓結(jié)構(gòu)的局部截面圖，其中形成具有用以檢測光子的浮體結(jié)構(gòu)的場效晶體管；圖4(a)為第一光源照射絕緣體上半導(dǎo)體光學(xué)檢測器晶體管時所量測的漏極電流作為柵極和漏極電壓的函數(shù)的繪示圖；圖4(b)為第一和第二光源照射絕緣體上半導(dǎo)體光學(xué)檢測器晶體管時所量測的漏極電流的相對變化作為柵極和漏極電壓的繪示圖；圖4(c)為作為絕緣體上半導(dǎo)體光學(xué)檢測器晶體管長度的函數(shù)的閾值電壓并摻雜以顯示照射1320nm激光光源的效應(yīng)的繪示圖；圖4(d)為作為絕緣體上半導(dǎo)體光學(xué)檢測器晶體管長度的函數(shù)的閾值電壓并摻雜以顯示照射1064nm激光光源的效應(yīng)的繪示圖；圖5為利用多個不同激光光源照射絕緣體上半導(dǎo)體光學(xué)檢測器晶體管時所量測到的漏極電流的相對變化作為參考電壓Vdd的函數(shù)的繪示圖；以及圖第6為硅光子檢測器的簡化示意電路圖，其中平行堆迭有多個絕緣體上半導(dǎo)體光學(xué)檢測器以提高光子檢測器效應(yīng)和/或速率。
具體實施例方式提供一種光子檢測器方法與設(shè)備，用于當(dāng)該光子檢測器在檢測模式時，利用硅基集成電路檢測器來檢測光，該硅基集成電路檢測器是在在絕緣體上半導(dǎo)體 (semiconductor-on-insulator ；SOI)襯底上形成浮體場效晶體管以捕捉可見光或中紅外光所導(dǎo)致的多余電荷，并在讀取模式中利用電流檢測器測量或讀取因為本體內(nèi)多余載體存在所導(dǎo)致的增強漏極電流。通過形成具有局部空乏(partially d印leted ;PD)浮體SOI MOSFET晶體管，其閾值電壓和內(nèi)部雙級接面行為是通過在晶體管的浮體捕捉的光子產(chǎn)生電荷所修改，可利用具有波長達(dá)至少1500nm或者甚至達(dá)2000nm(于選擇的實施例中)的光源來檢測光線。在浮體結(jié)構(gòu)中，由入射光光子所產(chǎn)生的該浮體中的任何多余電子逃脫穿過SOI MOSFET晶體管的源極或漏極，但在浮體中的多余電洞因為他們被移動至該源或漏的相對費米能階所強力限制而無法逃脫。在選擇的實施例中，通過在SOI制作工藝時期所產(chǎn)生中間能隙狀態(tài)和/或利用操作以控制該帶能隙階級的帶能隙，可增強或控制該浮體區(qū)中的光子吸收。在浮體中被捕捉的電洞可被測量為漏極電流，用以提供光已檢測的電流或電壓指示。本發(fā)明種種實施例說明將伴隨圖為基準(zhǔn)描述細(xì)節(jié)。而種種細(xì)節(jié)設(shè)定前述的來回描述，其將欣賞本發(fā)明可以實行外在具體的細(xì)節(jié)，以及決定大量具體實施例可以在本發(fā)明描述下實現(xiàn)裝置具體的設(shè)計，例如遵守技術(shù)的過程或相關(guān)設(shè)計上將從一實施例到其它的限制。而可能從復(fù)雜與消費時間上努力發(fā)展，且還是需要以泄漏于有益技術(shù)中之其它習(xí)知技術(shù)慣例的承諾。舉例來說，選擇側(cè)面顯示于框途中，比較細(xì)節(jié)，以避免其它的限制或本發(fā)明的模糊。額外的，選擇側(cè)面描繪為基礎(chǔ)以簡化橫截面圖的半導(dǎo)體裝置外甚至包括特征或其它的幾何學(xué)，以避免本發(fā)明的限制與模糊。像描述和表示使用其它技能中技術(shù)的描述與傳達(dá)其它技能中技術(shù)的襯底。另外，雖然具體描述例如具體物料，其其它技能中技術(shù)將承認(rèn)可以用類似物料正確取代無損失的功能。在備注中詳細(xì)說明，將形成某些物料與移除半導(dǎo)體襯底結(jié)構(gòu)。而關(guān)于形成的具體程序或移除如以以下未詳細(xì)的物料，常規(guī)的技術(shù)于技能中以成長、沈積、移除或其它形成的技術(shù)如適當(dāng)厚度的層。而詳細(xì)了解與未認(rèn)為有必要于技能中之技術(shù)教導(dǎo)如何做或使用本發(fā)明。參考圖1圖，其中顯示半導(dǎo)體晶圓結(jié)構(gòu)100的局部截面圖，其中，具有束縛體結(jié)構(gòu)的場效晶體管110形成在絕緣體上半導(dǎo)體(SOI)層上。如圖所示，該場效晶體管110形成于SOI襯底層103上并通過埋藏氧化層102與下層襯底層101絕緣。該場效晶體管110包括形成于柵極介電層107上具有一個或多個側(cè)壁間隔109的柵極電極層108，以及也包括η 型漏極和源極區(qū)105，106，其選擇性地形成于ρ型SOI層103中以定義在柵極電極層108之下的P型溝道區(qū)104。當(dāng)完整的場效晶體管裝置110形成為具有通過本體束縛連接112與參考電壓(如Vss)連接的溝道區(qū)104的n-FET裝置110，n-FET裝置110配置成束縛體裝置。在這束縛體結(jié)構(gòu)中，光線111(如激光光子)照射該n-FET裝置110所產(chǎn)生的任何多余電子逃脫穿過n-FET裝置110的源極106或漏極105。此外，該數(shù)浮體結(jié)構(gòu)允許電洞逃脫穿過該本體束縛。然而，當(dāng)該本體浮動時，電洞留下來以電性充電該本體。為了說明這樣的行為，參閱第2圖，其顯示相較于SOI襯底層103的費米能級204， 圖1所示的η型FET裝置110的襯底區(qū)104中的電子202和電洞206的能級的簡易繪示圖。在第2圖中，η區(qū)域201、ρ區(qū)域203、及η區(qū)域205分別對應(yīng)圖1的n_FET裝置110源極105、本體104、以及漏極106。如電子符號(e_)旁的箭頭所指，在襯底區(qū)104所產(chǎn)生的任何多余電子因為他們能移動接近費米能級204而逃脫至該漏極和源極區(qū)105，106。至于在該本體區(qū)104中的多余電洞，該SOI襯底層103的費米能級204的相對位置不允許該電洞逃脫至該源極和漏極區(qū)105，106。該本體束縛112自ρ型本體區(qū)104啦出電洞并至參考或本體電壓(VB)，如電洞符號(h+)旁的箭頭所指。然而，在第2圖的能級繪示圖亦顯示在浮體結(jié)構(gòu)(其中該參考或本體電壓(Vb)未連接至該ρ型本體區(qū)203)中，該電洞被捕捉在該本體區(qū)203中，從而提高該本體區(qū)203的電位。請參考第3圖，其顯示按照本發(fā)明的選擇的實施例的半導(dǎo)體晶圓結(jié)構(gòu)300的之局部截面圖，其中，形成具有用以檢測光子的浮體結(jié)構(gòu)的場效晶體管310。如圖所示，晶圓結(jié)構(gòu) 300包含由半導(dǎo)體材料(例如硅)所形成的第一半導(dǎo)體層301。根據(jù)要制造的裝置的型式， 該第一半導(dǎo)體層301可實作為主體硅襯底、單結(jié)晶硅(摻雜或未摻雜)、S0I)襯底、或任何半導(dǎo)體材料或復(fù)合半導(dǎo)體材料或任何前述的組合，以及可選擇地形成為散裝處理晶圓。將理解的是，該第一半導(dǎo)體層301可摻雜所提供的η型(電子)與ρ型(電洞)載體，且于圖標(biāo)的范例中可摻雜為P型襯底層301。所描述的晶圓結(jié)構(gòu)300亦包含形成于該第一半導(dǎo)體層301上的絕緣體層302，其最終用于形成絕緣體上硅裝置的埋藏氧化層(buried oxide ；BOX) 0可利用任何所需的絕緣體材料(例如二氧化硅)形成該絕緣體層302，沈積、成長或注入成該絕緣體層302以形成將該第一半導(dǎo)體層301與該第二半導(dǎo)體層303電性隔離的隔離區(qū)。具體而言，該第二半導(dǎo)體層303可通過沈積或成長半導(dǎo)體材料(例如硅)形成在絕緣體層302上成為薄的半導(dǎo)體層303(簡稱為絕緣體上半導(dǎo)體或SOI層或SOI襯底層)，且預(yù)定厚度以電路功能為依據(jù)實施。如圖3所描繪，該SOI層303通過沈積可初始形成厚度大約為20-100nm的硅的薄層， 詳而言之，約少于80nm。在絕緣體層302上形成SOI層303時期或之后，可以合適的ρ型載體摻雜該SOI 層303中的ρ井區(qū)304。于示范實施例中，通過提供濃度大約在5X IO17至5Χ 1018cm_3之間的P型摻雜(例如硼)將該P井區(qū)304形成為局部空乏的ρ型SOI襯底層。將會理解，通過初始利用所需濃度的雜質(zhì)注入整體SOI層303而形成該ρ井區(qū)304，導(dǎo)致接續(xù)注入該源極和漏極區(qū)以定義該P型井區(qū)304。在該ρ井區(qū)上，形成具有柵極電極結(jié)構(gòu)的場效晶體管裝置310，包含一或多層配置在SOI層303上覆蓋至少該P型井區(qū)304預(yù)定厚度(如Ι-lOnm)的柵極絕緣體體307。該柵極絕緣體307可熱成長電介質(zhì)層(例如二氧化硅)或沈積絕緣層(例如硅氧化物，硅氮化物，高介質(zhì)常數(shù)絕緣體(例如HfSiO)或類似)，這些是通過化學(xué)氣相沈積(chemical vapor deposition ；CVD)、低壓化學(xué)氣相沈積(LPCVD)、半大氣化學(xué)氣相沈積(SACVD)、或等離子化學(xué)氣相沈積(PECVD)的已知方式沈積。在形成該柵極絕緣體層307之后，由硅烷的氫還原通過LPCVD使用導(dǎo)電材料(例如多晶硅)在該柵極絕緣體層307上形成一或多層?xùn)艠O電極層308，作為未摻雜多晶硅層達(dá)預(yù)定厚度(例如約50-200nm，詳而言之約IOOnm)，然后接著以注入的雜質(zhì)摻雜而使其導(dǎo)電。此外或替代，可以摻雜其它電性導(dǎo)電柵極形成電極材料，例如金屬與金屬硅化物。該(些)柵極電極層308可形成具有相同的材料和屬性，可理解的是，其可使用不同的材料形成該些柵極電極層308。例如，可η型多晶硅層或ρ型多晶硅層形成該柵極電極108?？山又g刻所沈積的柵極電極層以形成柵極電極結(jié)構(gòu)307，308?？衫斫獾氖牵墒褂萌魏嗡璧膱D案及蝕刻工藝來形成該柵極電極結(jié)構(gòu)307，308，包括在柵極蝕刻工藝中，圖案化和應(yīng)用光阻以在打算成為柵極電極結(jié)構(gòu)307，308上形成蝕刻掩膜或光阻圖案。在形成該柵極電極結(jié)構(gòu)307，308之后，在該柵極電極結(jié)構(gòu)307，308的側(cè)壁上分別形成一或多個側(cè)壁間隔309。雖然沒有

，可理解的是，若在形成該柵極電極結(jié)構(gòu) 307，308之后形成至少部份的該源極/漏極區(qū)305，306，可使用該側(cè)壁間隔309 (至少部份) 來保護(hù)該P井區(qū)304免除在該η型漏極和源極區(qū)305，306的形成時期的注入。在任何情況下，可利用任何合適的介電質(zhì)材料形成該側(cè)壁間隔309，該介電質(zhì)材料在當(dāng)曝露于相同的蝕刻化學(xué)作用時具有不同于柵極電極307，308的柵極電極形成材料的蝕刻特性。例如，可通過沈積氮化硅、二氧化硅或氮氧化硅的電介質(zhì)層形成側(cè)壁間隔309，然后各異向性的蝕刻該沈積的電介質(zhì)層以只留下在該側(cè)壁間隔309在該柵極電極307，308的側(cè)壁上。在形成該蝕刻的柵極電極結(jié)構(gòu)307，308之后，在該第二半導(dǎo)體層303中形成漏極區(qū)305與源極區(qū)306，以至于通過ρ井區(qū)304與另一個分離。即將被理解的是，可利用濃度約IO21到IO22CnT3的η型摻雜(例如砷或磷)形成漏極區(qū)305與源極區(qū)306，，并可利用任何所需選擇的摻雜、擴(kuò)散或注入工藝，例如在該蝕刻的柵極電極結(jié)構(gòu)307，308(單或組合該側(cè)壁間隔309)的周圍注入η型雜質(zhì)，且形成注入掩膜以保護(hù)該ρ井區(qū)304以被免注入。雖然沒有

，可理解的是，可使用額外的工藝步驟來完成使該場效晶體管裝置310成為可在有源電路中活動或使用的功能裝置。例如，可執(zhí)行一種或多種犧牲氧化物構(gòu)造、剝離、隔離區(qū)構(gòu)造、井區(qū)構(gòu)造、延長注入、暈注入、間隔構(gòu)造，源極/漏極注入、熱驅(qū)動或退火步驟，以及拋光步驟，與習(xí)知后端工藝(未描繪)在一起，通常包含用于以所需的方法連接該些晶體管的互連的多層的構(gòu)造以達(dá)到所需的功能。因此，用于完成制造半導(dǎo)體結(jié)構(gòu)的特定順序步驟，可依據(jù)工藝過程和/或設(shè)計需求來變化。—旦完成晶圓結(jié)構(gòu)的工藝且將該晶圓結(jié)構(gòu)分割為晶粒，便形成外部導(dǎo)線或引腳或?qū)w，而經(jīng)由一或多個焊盤與電壓或信號終端墊提供信號與參考電壓至該場效晶體管裝置 310。圖3說明該場效晶體管裝置310與外部電壓信號的連接，且分別施加電壓VcUVg和Vs 至場效晶體管裝置310的漏級終端305，柵極終端308，以及源極終端306。但是代替將該溝道區(qū)304束縛在參考電壓，留下該溝道區(qū)304浮動以至于該FET裝置310配置成浮體裝置。 于此浮體結(jié)構(gòu)中，當(dāng)該NFET裝置310受光線311照射時所導(dǎo)致的任何多余電子因為他們能移動接近費米能級204(如圖2所示)，如該電子符號(e_)旁的箭頭所指，所以能逃脫穿過該漏極區(qū)305或源極區(qū)306。然而，因為該SOI襯底層303的費米能級204的相對位置無法允許該些電洞逃脫至該漏極和源極區(qū)305，306，因而捕捉到在該本體區(qū)304中由入射光311 所導(dǎo)致的任何多余電洞。在選擇的實施例中，此浮體效應(yīng)可用于從該SOI FET裝置310形成小型化且低制作成本的集成電路硅光子檢測器。例如，可形成具有45nm有源區(qū)的SOI FET裝置310，該有源區(qū)較任何已知C⑶光學(xué)數(shù)組檢測器小的多，但能檢測具有波長達(dá)至少1500nm的激光。當(dāng)將該光子檢測器實作為標(biāo)準(zhǔn)浮體局部空乏(PD)SOI MOSFET裝置310時，任何從背面以激光光子光線311照射MOSFET裝置310的照射，在該溝道區(qū)304中產(chǎn)生電荷中性電子電洞對。 雖然該電子能逃脫，該p-n接面物理有效捕捉該溝道本體區(qū)304中的電洞，從而修改MOSFET 裝置310的溝道本體區(qū)304中的閾值電壓(Vt)與內(nèi)部雙極接面行為)。將理解的是，可增強光子吸收或反之在該溝道本體區(qū)304中受到在SOI制造工藝中所產(chǎn)生的中間能隙狀態(tài)的功效，帶隙操控，及調(diào)整該浮體區(qū)304的長度和/或摻雜的控制。以及當(dāng)形成具有小型有源區(qū)(例如45nm)的該MOSFET裝置310時，所導(dǎo)致的小型本體寄生電容導(dǎo)致了由光子吸引所產(chǎn)生的多余載體，該光子吸收在該晶體管行為上相較于較大晶體管幾何尺寸有較大影響。SOI FET光學(xué)檢測器310具有至少三個操作模式_檢測、讀取與重置，其通過分別施加合適的控制電壓VcUVg以及Vs于漏極終端305、柵級終端308以及源級終端306而建立。于該光子檢測模式時期，該漏極305、柵極308以及源極306是低于或保持在Vss (例如 0V)，允許晶體管本體304收集由入射光線311的光子所產(chǎn)生的電荷。在選擇的實施例中， 假設(shè)該晶體管本體304受到波長小于或等于1550nm的光線照射，該晶體管本體304將收集正電荷。在讀取模式時期，可通過提高柵極308和漏極305的電壓Vg，Vd至或接近預(yù)定參考電壓(Vref)以增加或最大化該晶體管310的靈敏度(因為較大化相對電荷接近該閾值電壓)同時維持增益小于BJT光電晶體管的增益，來讀取該晶體管本體304中所收集的電荷。該多余本體電荷的兩個結(jié)果為，閾值電壓的減少(經(jīng)照射的晶體管的順向本體偏壓的閾值電壓低于未照射的晶體管的閾值電壓)與BJT的開啟，兩者皆提高漏極電流在讀取模式時期。此方法中，晶體管310中的浮體效應(yīng)將具有小于BJT光電晶體管的自然增益。接著利用耦接在源極308的電流檢測器讀取所收集的電荷作為漏極電流(Id)。在重置模式中，可通過降低或設(shè)定該柵極308為Vss (例如0V)并降低該漏極305至負(fù)電壓Vneg來移除該晶體管本底304中的任何收集電荷，從而增加在本體中的擴(kuò)散。為了顯示可使用光來增加浮體SOI FET光學(xué)檢測器310的漏極電流，參考圖 4 (a) - (d)，其在一或多個光源存在或不存在下，提供浮體η型SOI FET光學(xué)檢測器裝置的多種電子性質(zhì)測量。特別的，圖4(a)顯示SOnm浮體PD-SPI晶體管受到1064nm激光照射下漏極電流(Id)的清楚增強，其中該漏極電流的測量是Vd與Vg兩者一起(Vg = Vd = Vd, g)的掃描。如圖第4(a)所述，當(dāng)n-FET晶體管受到1064nm的激光照射時，因為”激光開啟 (laser on) ”漏極電流測量402高于”激光關(guān)閉(laser off) ”漏極電流404測量，該漏極電流(Id)增加。因為漏極電流(Id)在Vd，g范圍的超過幾個數(shù)量等級上變化，繪制漏極電流(Id)的相對變化較為有用，定義為
相對變化(％) = (!^？入，^-“此，^乂/⑴此，^⑷，其中，“⑴。，^總定義在 P0 = 0mff(激光關(guān)閉)。此外，激光功率Pλ設(shè)定為1320nm(P1320 = 6mff)或1064nm(P1064 = 1.6!^)，而￥(1，g變化。當(dāng)測量到相對變化時，正相對變化是對應(yīng)受照射的晶體管的增強的漏極電流(Id)，負(fù)相對變化是對應(yīng)未受照射的晶體管的抑制的漏極電流(Id)。在圖第4(b) 中，顯示1320nm激光照射(數(shù)據(jù)線406)與1064nm激光照射(數(shù)據(jù)線408)的漏極電流(Id) 的相對變化。如圖4 (b)所示，由于1064nm的激光(由于數(shù)據(jù)線408總是正的)，SOI FET光學(xué)檢測器裝置的漏極電流(Id)總是增強，但1320nm的激光具有從增強的漏極電流Id(在低Vd，g)至抑制的漏極電流(Id)(在高Vd，g)的交叉。理解到重要的是，1320nm(頻帶之下)的激光與1064nm(頻帶之上)的激光兩者在低Vd，g的增強的漏極電流(Id)是非常相似的。在第4(b)圖中，認(rèn)為交叉電壓在大約0.8V兩種意義。首先，1320nm的激光加熱晶體管襯底，降低晶體管遷移率μ (降低飽和漏極電流(Id，sat))而同時降低閾值電壓(Vt) (增加飽和漏極電流(Id，sat))。此是因為隨著裝置溫度增加，該遷移率和(Vt)便減少。 另外，通過激光引發(fā)本體電位(Vb)可進(jìn)一步降低閾值電壓(Vt)。因為該遷移率μ的減少成為重要于閾值電壓(Vt)的減少，則當(dāng)Vd，g增加時發(fā)生交叉。在圖4(C)與(d)中，繪制浮體SOI NMOS晶體管的閾值電壓(Vt)為的晶體管長度的函數(shù)晶體管在任一 1320nm或1064nm激光照射或未照射下。特別是，圖4(C)中的 1320nm激光照射的數(shù)據(jù)顯示閾值電壓412(對于具有SOnm圖示長度與高閾值電壓(high threshold voltage ；HVT)摻雜輪廓的受照射的晶體管)是低于未照射的HVT晶體管的閾值電壓411。同樣的，閾值電壓414(對于具有80nm圖示長度與高閾值電壓(high threshold voltage ；HVT)摻雜輪廓的受照射的晶體管)是低于未照射的HVT晶體管的閾值電壓413， 且具有80nm圖示長度和低閾值電壓(low threshold voltage ；LVT)摻雜輪廓的受照射的晶體管的閾值電壓416是低于未受照射的LVT晶體管的閾值電壓415。相對閾值電壓的測量也承擔(dān)較大裝置的長度。具體而言，圖4(c)顯示具有120nm圖示長度和中閾值電壓 (medium threshold voltage ；MVT)摻雜輪廓的受照射的晶體管的門檻電壓417是高于未照射的120nm MVT晶體管的閾值電壓418。同樣的，具有MVT摻雜輪廓的未照射的160nm晶體管的閾值電壓419是高于受照射的ieOnm MVT晶體管的閾值電壓420，以及具有MVT摻雜輪廓的未照射的320nm晶體管的閾值電壓421是高于320nm受照射的320nm MVT晶體管的閾值電壓422。如數(shù)據(jù)顯示，相較于未受照射的晶體管，閾值電壓(Vt)的減少發(fā)生在以 1320nm激光照射的晶體管的各種長度和摻雜輪廓。尤其是，MVTSOnm NMOS晶體管的在413， 414之間移動的閾值電壓約6%。相對而言，圖4 (d)顯示激光照射數(shù)值在1064nm，包括具有繪制SOnm長度之照射晶體管于閾值電壓431與高閾值電壓(HVT)之較高涂料剖面對于未照射HVT晶體管有相對高的閾值電壓432。同樣的，繪制SOnm長度之照射晶體管的閾值電壓433與較高中等閾值電壓(MVT)的涂料剖面，且在未照射時具有中等閾值電壓晶體管(MVT)，以及繪制SOnm長度之照射晶體管于閾值電壓435與低閾值電壓(LVT)的涂料剖面在未照射的LVT晶體管比閾值電壓436要高。測量相對閾值電壓承擔(dān)較大長度的裝置。從第4(d)圖中顯示具有120nm 長度的之閾值電壓437照射晶體管和中等閾值電壓(MVT)的涂料剖面在未照射的120nm中等閾值電壓(MVT)晶體管之閾值電壓438。同樣的，閾值電壓439對于ieOnm照射晶體管具有比MVT之涂料剖面在未照射下于ieOnm MVT晶體管比閾值電壓440還高，且閾值電壓 441對于320nm照射晶體管具有比MVT之涂料剖面在未照射下于320nm MVT晶體管比閾值電壓442還高。再次在各個長度中減少閾值電壓(Vt)的發(fā)生與關(guān)于激光照射1064nm晶體管的涂料剖面如照射晶體管的比較。特別是，閾值電壓在433與434之間移動大約30%的 MVT 80nm匪OS晶體管。從第4(a)_(d)中顯示浮體潛力引導(dǎo)區(qū)中晶體管于SOI NMOS在運輸穿透晶體管異常的強壯，當(dāng)選擇顯光以增強漏極電流(Id)，尤其是當(dāng)Vd,g低于水平。描繪測量的數(shù)值顯示在”激光中”閾值電壓(Vt)總在激光1064nm與1320nm如相比”激光關(guān)閉”閾值電壓，但閾值電壓會從激光1320nm分離如減少長度轉(zhuǎn)換。給予其功能于浮體SOI NMOS晶體管裝置如光檢測器，而涂料的剖面在P型較好的區(qū)域304可以選擇提供要求的數(shù)量，對于移動的閾值電壓在”激光開啟”與”激光關(guān)閉”之間的條件。在其后端，當(dāng)某些光源頭(例激光1320nm)的臨界效應(yīng)，且P型較好的區(qū)域304的涂料可以計算或控制臨界電壓的光線，包括增強漏極電流的電壓。因此，P型較好或引導(dǎo)區(qū)中η型SOI FET光學(xué)檢測器裝置可以設(shè)置在恰當(dāng)較好的涂料剖面(例如低閾值電壓(LVT)的涂料，中等閾值電壓(MVT)的涂料，或者高閾值電壓(HVT)的涂料)中確保漏極電流增強中對于所需光線波長的反應(yīng)。因此，涂料濃度P型較好區(qū)域304可以提供在所需的光源頭選擇較高的交叉電壓，而在涂料比例效應(yīng)中代重組于本體區(qū)304。此外，其較小的未交叉電壓，45nm轉(zhuǎn)換，從1320nm與1500nm提高總讀取電壓于漏極電流在照射的源頭。在選擇的實施例中，光學(xué)檢測器的實施如45nm浮體n-FETSOI NMOS晶體管裝置提供在一般通訊波長光學(xué)檢測器的功能，包括總光源頭發(fā)生的反應(yīng)于中紅外線區(qū)(例如至少在1500nm以上)。在第5圖中詳述關(guān)于數(shù)據(jù)劃分在相對電荷中測量漏極電流如參考電壓 Vdd的功能與光學(xué)檢測器的照射晶體管于多個不同激光光源。如顯示在數(shù)值線502，激光光源1064nm包括浮體電荷效應(yīng)的結(jié)果中相對的正電荷(與提高漏極電流)表示跨過參考電壓的范圍。同樣的，數(shù)據(jù)線504顯示激光1300nm的源頭包括相對的正電荷(與提高漏極電流)表示跨過參考電壓的范圍，與數(shù)據(jù)線504顯示激光1550nm的源頭包括相對的正電荷 (與提高漏極電流)表示跨過參考電壓的范圍。其數(shù)據(jù)顯示，甚至關(guān)于光源頭在硅隙帶(例如1300nm與1550nm光源頭)以下的波長，而光學(xué)檢測器具有相對的正電荷。以及顯示數(shù)值線508，本體電荷效應(yīng)502，504，506比激光熱效應(yīng)上的電子晶體管好，大大首選因為過剩電荷可以很快的從引導(dǎo)移除運行速度快過剩的熱。增加效率和/或檢測光的速率，選擇使用的實施架構(gòu)，而使用較小的幾何學(xué)以提高光學(xué)檢測器與集中光線的光子的速度。例如，第6圖中簡化電路圖表的示意圖，于硅光子檢測器結(jié)構(gòu)600中，多個SOI光學(xué)檢測器601-603的堆棧以平行方式提高光子檢測器效應(yīng)。 且結(jié)合檢測的能力于多個的浮體PD SOI裝置，包括任何光611可以由三種裝置檢測，由于其為小尺寸，所以無顯著要求電流面積。額外的或替代中，以建設(shè)與安排多個的浮體PD SOI裝置601-603中的幾何以對齊于光束的路徑611，其裝置可以交替設(shè)置在檢測模式，讀取模式，以及重置模式增加時間或檢測速率。例如，假設(shè)振幅調(diào)制光子信號611沿著PD SOI裝置601-603行照射，相對透明與裝置601-603的尺寸的方式使到達(dá)的信號光于PD SOI裝置601-603。在設(shè)定的時間，適當(dāng)?shù)目刂齐妷?，以?yīng)用于601-602裝置，且在第一 PD SOI裝置601中保持檢測模式，而第二與第三PD SOI裝置602，603保持重置模式。一種具有傳播的信號611，第一 PD SOI裝置 601以設(shè)置”讀取模式”與對于的二信號的第二 PD SOI裝置602設(shè)置”檢測模式”，而第三 PD SOI裝置603保持在”重置模式”。接著，第三PD SOI裝置603設(shè)置”檢測模式”，且重置第一 PD SOI裝置601。將欣賞額外或可以使用較少的PD SOI裝置的方式優(yōu)化讀取與給予光學(xué)信號的檢測時間?，F(xiàn)在可理解在此所揭露的制造浮體硅光學(xué)檢測器的方法。于所揭露的方法中，提供一半導(dǎo)體襯底，在該半導(dǎo)體襯底上形成絕緣體層，以及在該絕緣體層上形成單晶硅層。另外，通過在該單晶硅層內(nèi)形成浮體區(qū)而形成至少第一浮體光電晶體管，形成第一柵極電極與柵極電介質(zhì)覆蓋于該浮體區(qū)，以及形成第一源極與漏極區(qū)在該單晶硅層內(nèi)在第一柵極電極與浮體區(qū)的相對側(cè)上。于選擇的實施例中，該源極與漏極區(qū)形成為P型源極與漏極區(qū)，而浮體區(qū)形成為η型浮體區(qū)在該單晶硅層內(nèi)。在其它的實施例中，該源極與漏極區(qū)形成為η 型源極與漏極區(qū)，且該浮體區(qū)形成為局部空乏的P型浮體區(qū)中在該單晶硅層內(nèi)。以此結(jié)構(gòu)， 當(dāng)施加第一相對低參考電壓于該第一柵極電極與第一源極和漏極區(qū)時，該第一浮體區(qū)配置成從具有波長達(dá)到中紅外波長的光源捕捉多余電洞。于此浮體結(jié)構(gòu)中，當(dāng)施加相對參考高電壓于該第一柵極電極及第一漏極區(qū)而該第一源極區(qū)維持在該第一相對低參考電壓時，該浮體硅光學(xué)檢測器可檢測多余電洞為增強漏極電流。于選擇的其它實施例中，形成多個浮體光電晶體管，其中，各該浮體光電晶體管包括該單晶硅層中的浮體區(qū)、該浮體區(qū)上的第一柵極電極及柵極介電質(zhì)、以及在該柵極電極及浮體區(qū)的相對側(cè)在該單晶硅層內(nèi)的源極和漏極電極，其中，當(dāng)施加第一相對低參考電壓于個別的柵極電極與源極和漏極區(qū)時，各個浮體區(qū)配置成從具有波長達(dá)到中紅外波長的光源捕捉多余電洞，以及當(dāng)施加相對高參考電壓于個別的柵極電極及漏極區(qū)而各個源極區(qū)維持在該第一相對低參考電壓時，各個浮體晶體管配置成將多余電洞檢測為增強漏極電流。 以上指對于特別的實施例敘述與不須知道本發(fā)明的極限，如發(fā)明可以不同的改性與實施，但用相等的方式明顯的表示其益處。例如，浮體PD SOI光學(xué)檢測裝置以文獻(xiàn)方式揭露，并選擇NMOS晶體管例如，其將欣賞選擇的實施例可以使PMOS中晶體管浮體PD SOI 光學(xué)檢測裝置，以及仍有閾值電壓，由于光包括浮體效應(yīng)的跨越光波長寬的范圍。另外，可以實施光子檢測器的局部，以獲得具有閾值電壓于充分耗盡SOI FET裝置，而改性期的檢測模式使光子從包含光線中的浮體區(qū)之晶體管到衡量生產(chǎn)增強電流區(qū)的讀取模式之過剩載體的設(shè)計。根據(jù)前述描述特別對于本發(fā)明設(shè)有來回極限，但相反的包含覆蓋的替代，修改或相等如可包括發(fā)明其精神與范圍如定義附加申請專利范圍之技術(shù)在了解的技術(shù)上可以做各種的充電，廣泛的替代與改進(jìn)超過本發(fā)明精神與范圍將離開。
權(quán)利要求
1.一種浮體光子檢測器，包括 絕緣體上半導(dǎo)體層，形成在襯底上； 漏極區(qū)，配置在該絕緣體上半導(dǎo)體層內(nèi)；浮體區(qū)，配置在該絕緣體上半導(dǎo)體層內(nèi)與該漏極區(qū)串聯(lián)； 源極區(qū)，配置在該絕緣體上半導(dǎo)體層內(nèi)與該浮體區(qū)串聯(lián)；以及柵極電極，配置以至少大幅覆蓋該絕緣體上半導(dǎo)體層的該浮體區(qū)并通過柵極介電層與該浮體區(qū)絕緣，因而形成浮體光電晶體管，當(dāng)?shù)谝还庠次凑丈湓摳◇w區(qū)時，該浮體光電晶體管具有第一相對高閾值電壓，而當(dāng)該第一光源照射該浮體區(qū)時，該浮體光電晶體管具有第二相對低閾值電壓。
2.根據(jù)權(quán)利要求1所述的浮體光子檢測器，其中，該絕緣體上半導(dǎo)體層包括形成在埋藏絕緣體層上的單晶硅層。
3.根據(jù)權(quán)利要求1所述的浮體光子檢測器，其中，該源極和漏極區(qū)分別包括η型源極和漏極區(qū)，且其中，該浮體區(qū)包括P型浮體區(qū)。
4.根據(jù)權(quán)利要求3所述的浮體光子檢測器，其中，該ρ型浮體區(qū)包括局部空乏的ρ型浮體區(qū)。
5.根據(jù)權(quán)利要求1所述的浮體光子檢測器，其中，該源極和漏極區(qū)分別包括P型源極和漏極區(qū)，且其中，該浮體區(qū)包括η型浮體區(qū)。
6.根據(jù)權(quán)利要求1所述的浮體光子檢測器，其中，當(dāng)具有波長達(dá)到至少1500nm的該第一光源照射該浮體區(qū)時，該浮體光電晶體管具有該第二相對低閾值電壓。
7.根據(jù)權(quán)利要求1所述的浮體光子檢測器，其中，當(dāng)施加第一相對低參考電壓于該柵極電極及源極和漏極區(qū)時，該浮體區(qū)捕捉由該第一光源所產(chǎn)生的多余電荷，以至于當(dāng)施加相對參考高電壓于該柵極電極及漏極區(qū)而該源極區(qū)維持在該第一相對低參考電壓時，多余電荷可被檢測為增強漏極電流。
8.根據(jù)權(quán)利要求1所述的浮體光子檢測器，其中，該源極和漏極區(qū)分別包括P型源極和漏極區(qū)，且其中，該浮體區(qū)包括η型浮體區(qū)。
9.根據(jù)權(quán)利要求8所述的浮體光子檢測器，其中，該η型浮體區(qū)包括局部空乏的η型浮體區(qū)。
10.一種浮體硅光學(xué)檢測器的制作方法，包括以下步驟 提供一半導(dǎo)體襯底；在該半導(dǎo)體襯底上形成絕緣體層；在該絕緣體層上形成單晶硅層；以及形成至少一第一浮體光電晶體管，通過以下步驟在該單晶硅層內(nèi)形成第一浮體區(qū)；在該第一浮體區(qū)上形成第一柵極電極與柵極介電質(zhì)；在該第一柵極電極與該第一浮體區(qū)的相對側(cè)在該單晶硅層內(nèi)形成第一源極和漏極區(qū)， 其中，當(dāng)施加第一相對低參考電壓于該第一柵極電極與第一源極和漏極區(qū)時，該第一浮體區(qū)配置成從具有波長達(dá)到中紅外波長的光源捕捉多余電洞，以至于當(dāng)施加相對參考高電壓于該第一柵極電極及第一漏極區(qū)而該第一源極區(qū)維持在該第一相對低參考電壓時，該浮體硅光學(xué)檢測器配置成將多余電洞檢測為增強漏極電流。
11.根據(jù)權(quán)利要求10所述的方法，其中，形成該第一浮體區(qū)包括在該單晶硅層內(nèi)形成局部空乏的P型本體的第一浮體區(qū)。
12.根據(jù)權(quán)利要求11所述的方法，其中，形成該第一源極和漏極區(qū)包括形成第一η型源極和漏極區(qū)。
13.根據(jù)權(quán)利要求10所述的方法，其中，形成該第一源極和漏極區(qū)包括形成第一ρ型源極和漏極區(qū)，且其中，形成該第一浮體區(qū)包括在該單晶硅層內(nèi)形成第一 η型浮體區(qū)。
14.根據(jù)權(quán)利要求10所述的方法，其中，形成至少該第一浮體光電晶體管包括形成多個浮體光電晶體管，各該浮體光電晶體管包括該單晶硅層中的浮體區(qū)、該浮體區(qū)上的第一柵極電極及柵極介電質(zhì)、以及在該柵極電極及浮體區(qū)的相對側(cè)在該單晶硅層內(nèi)的源極和漏極電極，其中，當(dāng)施加第一相對低參考電壓于個別的柵極電極與源極和漏極區(qū)時，各個浮體區(qū)配置成從具有波長達(dá)到中紅外波長的光源捕捉多余電洞，以至于當(dāng)施加相對高參考電壓于個別的柵極電極及漏極區(qū)而各個源極區(qū)維持在該第一相對低參考電壓時，各個浮體晶體管配置成將多余電洞檢測為增強漏極電流。
15.一種集成電路紅外光檢測器，包括；浮體絕緣體上硅場效晶體管，具有閾值電壓，在檢測模式時期，通過由該晶體管的浮體區(qū)的入射光的光子所導(dǎo)致的多余載體修改閾值電壓，以在讀取模式時期產(chǎn)生可量測的增強電流。
16.根據(jù)權(quán)利要求15所述的集成電路紅外光檢測器，其中，該浮體絕緣體上硅場效晶體管產(chǎn)生可量測的增強電流，而該增強電流由具有波長達(dá)到至少1500nm的入射紅外光的光子所導(dǎo)致。
17.根據(jù)權(quán)利要求15所述的集成電路紅外光檢測器，其中，該浮體絕緣體上硅場效晶體管包括絕緣體上半導(dǎo)體層，在該絕緣體上半導(dǎo)體層內(nèi)形成有漏極區(qū)、浮體區(qū)及源極區(qū)；以及柵極電極，配置以至少大幅覆蓋該絕緣體上半導(dǎo)體層上的該浮體區(qū)并通過柵極介電質(zhì)與該浮體區(qū)絕緣，因而形成浮體光電晶體管，當(dāng)?shù)谝还庠次凑丈湓摳◇w區(qū)時，該浮體光電晶體管具有第一相對高閾值電壓，而當(dāng)該第一光源照射該浮體區(qū)時，該浮體光電晶體管具有第二相對低閾值電壓。
18.根據(jù)權(quán)利要求17所述的集成電路紅外光檢測器，其中，通過將該柵極電極與源極和漏極區(qū)維持在第一固定電壓而將該浮體絕緣體上硅場效晶體管置于檢測模式，以至于該浮體區(qū)收集由入射光的光子所產(chǎn)生的載體。
19.根據(jù)權(quán)利要求17所述的集成電路紅外光檢測器，其中，通過將該柵極電極與漏極區(qū)升至第二固定電壓而將該浮體絕緣體上硅場效晶體管置于讀取模式，以至于該浮體區(qū)內(nèi)的多于載體減少該閾值電壓并從而產(chǎn)生增強漏極電流。
20.根據(jù)權(quán)利要求17所述的集成電路紅外光檢測器，其中，該浮體絕緣體上硅場效晶體管包括η型源極和漏極區(qū)以及形成在該絕緣體上半導(dǎo)體層中的局部空乏P型浮體區(qū)。
全文摘要
提供一種硅光子檢測器裝置及方法，用以于該硅光子檢測器配置成檢測模式時，檢測在局部空乏浮體絕緣體上半導(dǎo)體場效晶體管(310)中的入射光子，其中，該局部空乏浮體絕緣體上半導(dǎo)體場效晶體管在浮體區(qū)(304)中捕捉由可見光和中紅外光所產(chǎn)生的電荷，并在讀取模式中利用電流檢測器測量或讀取所導(dǎo)致的增強漏極電流。
文檔編號H01L31/113GK102576720SQ201080046055
公開日2012年7月11日 申請日期2010年8月12日 優(yōu)先權(quán)日2009年8月12日
發(fā)明者M·R·布魯斯, R·M·波托克, R·R·格魯甘圖 申請人:格羅方德半導(dǎo)體公司