專利名稱：電子器件的晶片級封裝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體涉及電子器件的晶片級封裝領(lǐng)域，具體來講，涉及其中穿過襯底提供VIA的晶片級封裝，所述VIA被布置用于為電子器件提供穿過襯底的絕緣連接路徑。
背景技術(shù)：
對諸如發(fā)光二極管(LED)和其他器件之類的電子器件的封裝為電子部件的主要造價(jià)項(xiàng)。在一個(gè)非限制性的實(shí)例中，提供長壽命、緊湊的形狀因子、優(yōu)良的能量效率以及RohS兼容性的LED是昂貴的，這是由于包括密封、光學(xué)器件、熒光體和有效導(dǎo)熱的一些封裝要求導(dǎo)致的。對于通過使用硅基的晶片級組裝技術(shù)來降低電子器件封裝成本，已存在各種努力。然而，這些方法仍需要用于電子器件的載體芯片，并且在大多數(shù)情況下，載體芯片使成本加倍，并且就LED而言，載體芯片使耐熱性增至三倍。因此，長久地需要這樣的電子器件的晶片級封裝，其不需要任何載體芯片并且兼顧到電子器件的連接。

發(fā)明內(nèi)容
因此，本發(fā)明的主要目的在于克服現(xiàn)有技術(shù)的受控通道(access)系統(tǒng)的不足。為了實(shí)現(xiàn)這個(gè)目的，在本發(fā)明中，將電子器件放置在襯底的第一面上，并且通過生成與電子器件的垂直互連通道(VIA)連接，使VIA與襯底絕緣而提供從襯底的第二面的區(qū)域到電子器件的電接觸。在示例性實(shí)施方案中，在襯底中形成直至電子器件上的金屬焊盤的通路孔(pass through hole)，并且形成絕緣鈍化層，使其覆蓋通路孔的表面區(qū)域。然后，形成穿過絕緣鈍化層的通路(passage)，并且在其內(nèi)設(shè)置金屬層，從而提供從襯底的第二面的區(qū)域到金屬焊盤的電接觸。在一個(gè)實(shí)施方案中，提供了一種電子器件封裝，該電子器件封裝包括電子器件，其包括第一觸點(diǎn)；金屬焊盤，其被設(shè)置用于提供與所述第一觸點(diǎn)的電連接；襯底，其包括第一面和與所述襯底的所述第一面相對的第二面，所述襯底的所述第一面與所述電子器件的面相鄰；以及垂直互連通道(VIA)，其從所述襯底的第二面穿過所述襯底到達(dá)所述金屬焊盤。所述VIA呈現(xiàn)有(exhibit)通路，其延伸通過所述襯底，從所述第一面延伸到所述第二面；金屬層，其設(shè)置在所述通路內(nèi)，被布置成提供從與所述襯底的所述第二面相鄰的區(qū)域到所述金屬焊盤的電連接；以及電絕緣第一鈍化層，其設(shè)置在所述金屬層和所述襯底之間，被布置成提供所述襯底和所述金屬層之間的電絕緣。在一個(gè)實(shí)施方案中，所述電絕緣第一鈍化層由聚合物構(gòu)成。在另一個(gè)實(shí)施方案中，電子器件封裝還包括第二鈍化層，所述第二鈍化層至少部分地以接觸方式包住(encase)所述金屬層。在又一個(gè)實(shí)施方案中，所述第二鈍化層由焊接掩模材料構(gòu)成。在又一個(gè)實(shí)施方案中，所述襯底由硅構(gòu)成。在又一個(gè)實(shí)施方案中，所述電子器件呈現(xiàn)有第一面，并且所述金屬焊盤設(shè)置在所述第一面上。在又一個(gè)實(shí)施方案中，所述VIA延伸通過所述金屬焊盤。
在一個(gè)實(shí)施方案中，所述電子器件由發(fā)光二極管構(gòu)成。在另一個(gè)實(shí)施方案中，所述電子器件還包括與所述第一觸點(diǎn)在電學(xué)性能上不同的(electrically different)第二觸點(diǎn)，并且所述襯底由提供與所述第二觸點(diǎn)的電連接的導(dǎo)電材料構(gòu)成。在又一個(gè)實(shí)施方案中，所述電子器件封裝還包括附于(affix)所述襯底的分隔元件(spacer element)，所述分隔元件限定所述電子器件附著(attachment)于所述襯底的位置。在又一個(gè)實(shí)施方案中，所述分隔元件由反射性聚合物構(gòu)成。在又一個(gè)實(shí)施方案中，所述電子器件封裝還包括光學(xué)透明的覆蓋(cover)，所述電子器件設(shè)置在所述襯底和所述光學(xué)透明的覆蓋之間。在又一個(gè)實(shí)施方案中，所述光學(xué)透明的覆蓋包括透鏡、漫射元件、熒光體涂層、變色材料涂層、抗反射涂層以及濾光器中的至少一種。在又一個(gè)實(shí)施方案中，所述電子器件封裝還包括附于所述襯底的分隔元件，所述分隔元件限定將所述電子器件附著于所述襯底的位置并且還限定附著所述光學(xué)透明的覆蓋的位置。此外，提供了一種形成電子器件封裝的方法，所述方法包括提供包括第一觸點(diǎn)的電子器件；沉積金屬焊盤，以提供與所述第一觸點(diǎn)的電連接；提供包括第一面和第二面的襯底，所述第二面與所述襯底的所述第一面相對；將所提供的所述電子器件附著于所提供的所述襯底，使得所提供的所述襯底的所述第一面與所提供的所述電子器件的面相鄰；蝕刻從所述襯底的所述第二面到所述金屬焊盤的垂直互連通道(VIA)；向所述襯底的所述第二面施用電絕緣第一鈍化層，所述電絕緣第一鈍化層與經(jīng)蝕刻的所述VIA的表面接觸；鉆孔形成接觸孔，所述接觸孔在經(jīng)蝕刻的所述VIA的頂部(apex)處穿過所述電絕緣第一鈍化層，以至少接觸所沉積的所述金屬焊盤；以及向所述電絕緣第一鈍化層的第二面沉積金屬層，以提供從與所述襯底的所述第二面相鄰的區(qū)域到所沉積的所述金屬焊盤的導(dǎo)電性。在一個(gè)實(shí)施方案中，所施用的所述電絕緣第一鈍化層由聚合物構(gòu)成。在另一個(gè)實(shí)施方案中，所述方法還包括施用第二鈍化層，以至少部分地以接觸方式包住所沉積的所述在又一個(gè)實(shí)施方案中，所述第二鈍化層由焊接掩模材料構(gòu)成。在又一個(gè)實(shí)施方案中，所述襯底由硅構(gòu)成。在又一個(gè)實(shí)施方案中，所提供的所述電子器件呈現(xiàn)有與所述第一觸點(diǎn)相關(guān)聯(lián)的第一面，并且所述金屬焊盤沉積在所述第一面上。在又一個(gè)實(shí)施方案中，所述鉆孔延伸通過所沉積的所述金屬焊盤。在又一個(gè)實(shí)施方案中，所述電子器件由發(fā)光二極管構(gòu)成。在一個(gè)實(shí)施方案中，所提供的所述電子器件包括在電學(xué)性能上與所述第一觸點(diǎn)不同的第二觸點(diǎn)并且所附著的所述襯底由導(dǎo)電材料構(gòu)成，并且所述方法還包括沉積第二金屬焊盤，所述第二金屬焊盤接觸所述第二觸點(diǎn)。在又一個(gè)實(shí)施方案中，所述方法還包括提供分隔元件；以及將所提供的所述分隔元件附于所提供的所述襯底，所述分隔元件限定將所提供的所述電子器件附著于所提供的所述襯底的位置。在又一個(gè)實(shí)施方案中，所提供的所述分隔元件由反射性聚合物構(gòu)成。在又一個(gè)實(shí)施方案中，所述方法還包括提供光學(xué)透明的覆蓋；以及附著所提供的所述光學(xué)透明的覆蓋，使得所提供的所述電子器件設(shè)置在所提供的所述襯底和所提供的所述光學(xué)透明的覆蓋之間。在又一個(gè)實(shí)施方案中，所提供的所述光學(xué)透明的覆蓋包括透鏡、漫射元件、熒光體涂層、變色材料涂層、抗反射涂層以及濾光器中的至少一種。在又一個(gè)實(shí)施方案中，所述方法還包括提供分隔元件，其中，所提供的所述分隔元件限定附著所提供的所述光學(xué)透明的覆蓋的位置。根據(jù)以下的附圖和說明，本發(fā)明另外的特征和優(yōu)點(diǎn)將變得清楚。


為了更好地理解本發(fā)明并且為了示出如何可以使本發(fā)明生效，現(xiàn)在將只以舉例的方式參照附圖，在附圖中，類似的標(biāo)號始終代表對應(yīng)的元件或部分。現(xiàn)在詳細(xì)地具體參照附圖，要強(qiáng)調(diào)的是，圖示的細(xì)節(jié)是舉例的方式并且只是出于示例性討論本發(fā)明的優(yōu)選實(shí)施方案的目的，并且其呈現(xiàn)的目的是為了提供據(jù)信是最可用的且容易理解的對本發(fā)明的原理和構(gòu)思方面的說明。在這點(diǎn)上，不嘗試示出比基礎(chǔ)性理解本發(fā)明所需的細(xì)節(jié)更詳細(xì)的本發(fā)明結(jié)構(gòu)上的細(xì)節(jié)，從而結(jié)合附圖的說明使本領(lǐng)域的技術(shù)人員清楚實(shí)際上可以如何實(shí)現(xiàn)本發(fā)明的多種形式。在附圖中圖1至圖10圖示說明根據(jù)某些實(shí)施方案的水平型LED封裝的制造過程中的步驟；以及圖11至圖19圖示說明根據(jù)某些實(shí)施方案的垂直型LED封裝的制造過程中的步
馬聚ο
具體實(shí)施例方式在詳細(xì)解釋本發(fā)明的至少一個(gè)實(shí)施方案之前，要理解，本發(fā)明的應(yīng)用不限于隨后說明中闡述的或附圖中圖示說明的各組件的構(gòu)造和布置的細(xì)節(jié)。本發(fā)明可應(yīng)用于其他實(shí)施方案或者以各種方式來實(shí)踐或執(zhí)行。另外，要理解，本文采用的措辭和術(shù)語是出于說明的目的而不應(yīng)該被認(rèn)為是限制性的。圖1至圖19描述了制造LED封裝的實(shí)施方案，然而，這并不以任何方式意味著是限制性的，并且在不超過范圍的情況下，相同的裝置和方法可以用于制造具有電觸點(diǎn)的任何電子器件。圖1圖示說明制造電子封裝10的第一階段的框圖，電子封裝10包括電子組件20，圖示的電子組件20并不限制為是水平型LED 20。水平型LED 20包括復(fù)合襯底，如GaN、InGaN或GaAs層，并且外延生長于GaAs、藍(lán)寶石、碳化硅(MC)或其他晶片襯底30上。通常，使用MOCVD機(jī)，在藍(lán)寶石襯底上，生長用于LED、RF組件和各種其他高功率電子器件的GaN。電子組件20的其他實(shí)施方案可以由類似地生長在晶片襯底30上的用于激光器、LED、VECSEL或RF組件的GaAs，或者InP或InGaP，或者用于激光器、VECSEL或RF組件的InGaAs構(gòu)成。圖2圖示說明制造電子封裝10的后一階段，其中，通過蝕刻，暴露水平型LED 20中的第一觸點(diǎn)22，第一觸點(diǎn)22由摻雜有第一雜質(zhì)類型的第一層的一部分構(gòu)成，并且暴露水平型LED 20的第二觸點(diǎn)M，第二觸點(diǎn)M由摻雜有第二雜質(zhì)類型的第二層構(gòu)成。在電學(xué)性能上，第一觸點(diǎn)22與第二觸點(diǎn)M不同。為了清晰起見，以下將描述水平型LED 20的第一觸點(diǎn)22是N摻雜類型而第二觸點(diǎn)M是P摻雜類型的實(shí)施方案，然而，這并不以任何方式意味著是限制性的。在另一個(gè)實(shí)施方案中，水平型LED 20的第一觸點(diǎn)22是P摻雜類型而水平型LED 20的第二觸點(diǎn)M是N摻雜類型。
圖3A至圖;3B圖示說明制造電子組件10的后一階段，其中，如圖3A和圖中所示，將第一金屬焊盤40沉積在水平型LED 20的第一觸點(diǎn)22的一部分上并且將第二金屬焊盤45施用于水平型LED 20的第二觸點(diǎn)M的至少一部分，其中，圖3A圖示說明水平型LED20的俯視圖而圖;3B圖示說明水平型LED 20沿著線15的側(cè)視圖。在一個(gè)優(yōu)選實(shí)施方案中，第一金屬焊盤40和第二金屬焊盤45包括鋁。在另一個(gè)實(shí)施方案中，第一金屬焊盤40和第二金屬焊盤45包括金、鎳和銅中的任一種。在一個(gè)實(shí)施方案中，使用剝離技術(shù)(lift off),限定第一金屬焊盤40和第二金屬焊盤45，在所述剝離技術(shù)中，將金屬沉積在光致抗蝕劑中的預(yù)先限定的開口中。在另一個(gè)實(shí)施方案中，使用蝕刻技術(shù)，限定第一金屬焊盤40和第二金屬焊盤45，在所述蝕刻技術(shù)中，在水平型LED 20上全部地覆蓋(blanket coat)金屬，并且施用光致抗蝕劑，將其圖案化，然后從在光致抗蝕劑中所暴露出來的的區(qū)域中蝕刻掉金屬。在這兩個(gè)實(shí)施方案中，隨后去除光致抗蝕劑。通過電學(xué)和操作方面的要求來確定第一金屬焊盤40和第二金屬焊盤45的具體形狀。在一個(gè)實(shí)施方案中，將第一金屬焊盤40設(shè)置得盡可能小，以使被第一金屬焊盤40阻擋通路的光的量最少，并且第二金屬焊盤45設(shè)置得盡可能大，以使從水平型LED 20向第一金屬焊盤40的方向反射的光的量最多。在一個(gè)實(shí)施方案中，使用切片鋸或劃斷以及分離技術(shù)，從電子組件的晶片20中分出單個(gè)較小的電子組件10。如圖4A中所圖示說明的，將水平型LED 20結(jié)合到襯底50的第一面52上，使第二金屬焊盤45與襯底50的第一面52相鄰。襯底50還包括與第一面52相對的第二面M。在一個(gè)實(shí)施方案中，襯底50包括功能元件，如，控制或驅(qū)動(dòng)電子器件。有利地，如本文所述的加工溫度低于電子功能元件或組件的受損閾值。在一個(gè)實(shí)施方案中，襯底50包括硅。在一個(gè)實(shí)施方案中，襯底50是非導(dǎo)電性的。在另一個(gè)實(shí)施方案中，襯底50是被摻雜的，從而具有導(dǎo)電性。在一個(gè)實(shí)施方案中，使用非導(dǎo)電性環(huán)氧樹脂、導(dǎo)電性環(huán)氧樹脂、導(dǎo)熱率大于lW/mk的導(dǎo)熱性環(huán)氧樹脂進(jìn)行結(jié)合；或者利用諸如金錫結(jié)合的共熔結(jié)合(eutectic bonding)進(jìn)行結(jié)合。在一個(gè)實(shí)施方案中，利用非導(dǎo)電性聚合物進(jìn)行結(jié)合，該非導(dǎo)電性聚合物呈現(xiàn)有足夠的粘度以填充于第一或第二金屬焊盤45中的任何表面形態(tài)，并且還呈現(xiàn)有足夠的適應(yīng)性以響應(yīng)于水平型LED 20和襯底50之間的任何熱膨脹不匹配。在一個(gè)實(shí)施方案中，在水平型LED 20的周圍，沉積熒光體材料或諸如有機(jī)硅的透明封裝材料。在一個(gè)實(shí)施方案中，如圖4B中所圖示說明的，襯底50的第一面52包括分隔元件60，分隔元件60布置在第一面52的預(yù)定位置處并且背離第一面52延伸，并且水平型LED20在分隔元件60所限定的位置處結(jié)合到襯底50。分隔元件60優(yōu)選地由熱固性或熱塑性材料構(gòu)成，并且在一個(gè)實(shí)施方案中由環(huán)狀結(jié)構(gòu)構(gòu)成，限定用于將水平型LED 20附著于襯底50的環(huán)狀結(jié)構(gòu)的內(nèi)部空間中的位置。因此，圖4B圖示說明為了清晰起見去除了分隔元件60的一部分的剖視圖。在另一個(gè)實(shí)施方案中，設(shè)置多個(gè)分隔元件，以限定將水平型LED 20附著于襯底50的位置。在一個(gè)實(shí)施方案中，分隔元件60面對水平型LED 20的內(nèi)壁與從第一面52延伸的垂直平面成某一角度，以充當(dāng)離開水平型LED 20的光的反射器。在優(yōu)選實(shí)施方案中，分隔元件60反射水平型LED 20的操作范圍內(nèi)的光。在一個(gè)實(shí)施方案中，通過使分隔元件60包括白色或金屬性微米和/或納米顆粒，如，鋁、氧化鋅和氧化鋁，使其具有反射性。在可替換實(shí)施方案中，用鋁或電介質(zhì)薄膜濾波材料涂覆分隔元件60，以增強(qiáng)其反射性。在一個(gè)實(shí)施方案中，將分隔元件60模制到襯底50上，并且在另一個(gè)實(shí)施方案中，分隔元件60被注射或澆注成型，并且隨后結(jié)合到襯底50上。
圖5圖示說明制造電子組件10的后一階段，其中，在分隔元件60上設(shè)置覆蓋70。在一個(gè)實(shí)施方案中，用環(huán)氧樹脂或其他粘合劑，將覆蓋70固定于分隔元件60。優(yōu)選地，覆蓋70包括光學(xué)透明的材料(如，玻璃或聚合物)，而這并非限制性的。在一個(gè)實(shí)施方案中，覆蓋70包括光學(xué)器件，如，透鏡、漫射元件、熒光體或其他變色材料涂層、抗反射涂層或?yàn)V光器，而這并非限制性的。在一個(gè)實(shí)施方案中，覆蓋70包括具有熒光體或量子點(diǎn)材料的閉合腔體，其對材料提供額外的環(huán)境保護(hù)。在分隔元件60沒有施用于襯底50的實(shí)施方案中，覆蓋70可以包括分隔元件或用于限定覆蓋70與襯底50距離的元件。在優(yōu)選實(shí)施方案中，覆蓋70的厚度小于400微米。以上已描述了晶片襯底30在電子組件10的制造期間得以保持的實(shí)施方案，然而，這不以任何方式意味著是限制性的。在一個(gè)具體實(shí)施方案中，在不超過范圍的情況下，在形成第一金屬焊盤40和第二金屬焊盤45之前，去除晶片襯底。圖6圖示說明圖5的電子封裝10的180度旋轉(zhuǎn)圖，并且還圖示說明了制造電子組件10的后一階段，其中，從第二面M穿過襯底50直至第一面52進(jìn)行蝕刻，形成通路80，以暴露第一金屬焊盤40。在一個(gè)實(shí)施方案中，通過深反應(yīng)離子蝕刻(DRIE)實(shí)現(xiàn)對通路80的蝕刻。在使用導(dǎo)電材料將水平型LED 20結(jié)合到襯底50并且襯底50被摻雜從而具有導(dǎo)電性的實(shí)施方案中，通過結(jié)合第二金屬焊盤45和襯底50，在襯底50的第二面M處提供與第二金屬焊盤45的電連接。在示例性實(shí)施方案中，通路80是成錐形的，其頂部形成為朝向襯底50的第一面的方向上。圖7圖示說明制造電子組件10的后一階段，其中，將電絕緣第一鈍化層90施用到襯底50的第二面M。電絕緣第一鈍化層90表現(xiàn)為具有第一表面92，第一表面92與通路80的內(nèi)表面和襯底50的第二面M接觸。電絕緣第一鈍化層90還表現(xiàn)為具有第二表面94，第二表面94與第一表面92相對。在一個(gè)實(shí)施方案中，電絕緣第一鈍化層90包括有機(jī)材料，如，焊接掩模、環(huán)氧樹脂或電泳涂料，并且在另一個(gè)實(shí)施方案中，電絕緣第一鈍化層90是無機(jī)材料，如，Si02、SiN、AlN或Al2O315在一個(gè)實(shí)施方案中，電絕緣第一鈍化層90包括非導(dǎo)電性聚合物。在優(yōu)選實(shí)施方案中，電絕緣第一鈍化層包括導(dǎo)熱材料，如，SiN或A1N，以增強(qiáng)電子封裝10的導(dǎo)熱率。在一個(gè)實(shí)施方案中，根據(jù)材料和所需的電鈍化性，電絕緣第一鈍化層90的厚度范圍是1微米至40微米。圖8A圖示說明制造電子組件10的后一階段，其中，優(yōu)選地，通過鉆穿通路80的中軸以及第一鈍化層90覆蓋通路80頂部的那部分，形成穿過第一鈍化層90的一部分的孔95，由此暴露第一金屬焊盤40。進(jìn)一步通過鉆孔或蝕刻暴露電絕緣第一鈍化層90覆蓋第二面M的那部分，由此暴露第二面M的一部分56。在一個(gè)實(shí)施方案中，利用激光對電絕緣第一鈍化層90進(jìn)行鉆孔。在將SiN或AlN用于電絕緣第一鈍化層90的另一個(gè)實(shí)施方案中，利用等離子蝕刻進(jìn)行鉆孔。在一個(gè)實(shí)施方案中，對孔95的鉆孔止于金屬焊盤40。在圖8B所圖示說明的另一個(gè)實(shí)施方案中，孔95穿過金屬焊盤40。圖9圖示說明制造電子組件10的后一階段，其中，包括第一部分102和第二部分104的金屬層100施用于電絕緣第一鈍化層90的第二表面94。具體來講，在孔95內(nèi)部施用金屬層100的第一部分102，并且在一個(gè)實(shí)施方案中，在孔95外部的電絕緣第一鈍化層90的第二面94的至少一部分上施用第一部分102，從而形成絕緣垂直互連通道(VIA) 110，提供從襯底50的第二面M的區(qū)域到第一金屬焊盤40的電連接。在襯底50的部分56上施用金屬層100的第二部分104，并且在一個(gè)實(shí)施方案中，在與襯底50的部分56相鄰的電絕緣第一鈍化層90的第二表面94的至少一部分上施用第二部分104，由此在部分56處提供通過襯底50與第二金屬焊盤45的電連接。以上已描述了襯底50具有導(dǎo)電性的實(shí)施方案，然而，這不以任何方式意味著是限制性的。在另一個(gè)實(shí)施方案中，形成額外的絕緣VIA 110，以提供從襯底50的第二表面M的區(qū)域到第二金屬焊盤45的電接觸。金屬層100的第一部分102和第二部分104彼此電分離。在一個(gè)實(shí)施方案中，通過濺射金屬晶種層，施用金屬層100。在另外一個(gè)實(shí)施方案中，使用電泳沉積的光致抗蝕劑、噴涂的抗蝕劑或厚抗蝕劑，將晶種層圖案化，在一個(gè)具體實(shí)施方案中，使其厚度大于50微米。在一個(gè)實(shí)施方案中，將抗蝕劑圖案化，以創(chuàng)建針對焊料球的電走線(electrical routing)連接和凸點(diǎn)下金屬化(UBM)。然后，在一個(gè)實(shí)施方案中，通過電鍍，在暴露區(qū)域上生長10微米至40微米的另一個(gè)金屬層。然后，去除光致抗蝕劑，使用化學(xué)干或濕蝕刻，蝕刻被暴露的晶種層。在一個(gè)實(shí)施方案中，金屬晶種層包括鋁、鈦、鉻、鎳、鈀、鉬和銅中的任一種；并且電鍍層包括鎳、鋁和銅(vopper)中的任一種。在另一個(gè)實(shí)施方案中，使用諸如鎳、鈦或鉻的額外金屬來促進(jìn)粘附性并且降低腐蝕性和電遷移。圖10圖示說明制造電子組件10的后一階段，其中，施用電絕緣第二鈍化層120以至少部分覆蓋金屬層100。在一個(gè)實(shí)施方案中，電絕緣第二鈍化層120包括焊接掩模并且為電觸點(diǎn)和熱觸點(diǎn)設(shè)置開口。在一個(gè)實(shí)施方案中，通過電絕緣第二鈍化層120中的開口，將焊料球130附著于金屬層100。在一個(gè)實(shí)施方案中，使用焊料球130來將熱從電子封裝10導(dǎo)向電子封裝10所附著的PCB或其他電路板。在另一個(gè)實(shí)施方案中，使用導(dǎo)熱性底部填充材料來導(dǎo)熱。在未圖示說明的另一個(gè)實(shí)施方案中，將額外的金屬導(dǎo)熱焊盤沉積在電絕緣第一鈍化層90上，以提供非導(dǎo)電的導(dǎo)熱路徑。圖11圖示說明制造垂直型LED封裝200的第一階段的框圖，垂直型LED封裝200包括垂直型LED 205。垂直型LED 205包括復(fù)合襯底，如，GaN、InGaN或GaAs層，并且外延生長在GaAs、藍(lán)寶石、碳化硅(SiC)或其他晶片襯底30上。通常，使用MOCVD機(jī)，在藍(lán)寶石襯底上生長用于LED、RF組件和其他各種高功率器件的GaN。電子組件20的其他實(shí)施方案可以由類似地生長在晶片襯底30上的用于激光器、LED、VECSEL或RF組件的GaAs，或者h(yuǎn)P或InGaP，或者用于激光器、VECSEL或RF組件的InGaAs構(gòu)成。垂直型LED 205包括第一觸點(diǎn)202，其由摻雜有第一雜質(zhì)類型的第一層構(gòu)成；以及第二觸點(diǎn)204，其由摻雜有第二雜質(zhì)類型的第二層構(gòu)成。為了清晰起見，以下將描述垂直型LED 205的第一觸點(diǎn)202是N摻雜類型而第二觸點(diǎn)204是P摻雜類型的實(shí)施方案，然而，這不以任何方式意味著是限制性的。在另一個(gè)實(shí)施方案中，垂直型LED 205的第一觸點(diǎn)202是P摻雜類型而垂直型LED 205的第二觸點(diǎn)204是N摻雜類型的。垂直型LED 205被結(jié)合到導(dǎo)電襯底210，在一個(gè)實(shí)施方案中，導(dǎo)電襯底210是銅、鋁和硅中的任一種。在一個(gè)實(shí)施方案中，使用非導(dǎo)電性環(huán)氧樹脂、導(dǎo)電性環(huán)氧樹脂、導(dǎo)熱率大于lW/mk的導(dǎo)熱性環(huán)氧樹脂進(jìn)行結(jié)合；或者利用諸如金錫結(jié)合的共熔結(jié)合進(jìn)行結(jié)合。在一個(gè)實(shí)施方案中，利用非導(dǎo)電性聚合物進(jìn)行結(jié)合，該非導(dǎo)電性聚合物呈現(xiàn)有足夠的粘度以填充于與第二觸點(diǎn)204相關(guān)聯(lián)的垂直型LED 205的面的凹部和與垂直型LED 205相鄰的導(dǎo)電襯底210的面的凹部，并且呈現(xiàn)有足夠的適應(yīng)性以響應(yīng)于導(dǎo)電襯底210和垂直型LED 205之間的任何熱膨脹不匹配。在一個(gè)實(shí)施方案中，在垂直型LED 205周圍，沉積熒光體材料或諸如有機(jī)硅的透明封裝材料。圖12A和圖12B圖示說明制造垂直型LED封裝200的后一階段，其中，優(yōu)選地使用激光剝離工藝去除晶片襯底30。圖12A圖示說明垂直型LED封裝200的俯視圖而圖12B圖示說明垂直型LED封裝200沿著線215的側(cè)視圖。沉積一個(gè)或更多個(gè)第一金屬焊盤40，使其覆蓋第一觸點(diǎn)202的一部分。在一個(gè)優(yōu)選實(shí)施方案中，第一金屬焊盤40包括鋁。在另一個(gè)實(shí)施方案中，第一接觸金屬焊盤40包括金、鎳和銅中的任一種。在一個(gè)實(shí)施方案中，第一觸點(diǎn)金屬焊盤40由諸如ITO或ZnO的透明電極材料制成，并且覆蓋垂直型LED 205的整個(gè)區(qū)域。在一個(gè)實(shí)施方案中，使用剝離技術(shù)限定第一金屬焊盤40，在所述剝離技術(shù)中，將金屬沉積在光致抗蝕劑中預(yù)先限定的開口中。在另一個(gè)實(shí)施方案中，使用蝕刻技術(shù)，限定第一觸點(diǎn)金屬焊盤40，在所述蝕刻技術(shù)中，在晶片上全部地覆蓋金屬，施用光致抗蝕劑，將其圖案化，然后從在光致抗蝕劑中暴露出來的區(qū)域中蝕刻掉金屬。在這兩個(gè)實(shí)施方案中，隨后去除光致抗蝕劑。通過電學(xué)和操作方面的要求來確定第一觸點(diǎn)金屬焊盤40的具體形狀。在一個(gè)實(shí)施方案中，將第一觸點(diǎn)金屬焊盤40設(shè)置得盡可能小，以使被第一金屬焊盤40阻擋通路的光的量最少。在一個(gè)實(shí)施方案中，使用切片鋸或劃斷以及分離技術(shù)，從垂直型LED 205的晶片20分出單個(gè)較小的垂直型LED 205。然后，如圖13A中所圖示說明的，將導(dǎo)電襯底210結(jié)合到襯底50的第一面52上。襯底50還包括與第一面52相對的第二面M。在一個(gè)實(shí)施方案中，襯底50包括功能元件，如，控制或驅(qū)動(dòng)電子器件。在一個(gè)優(yōu)選實(shí)施方案中，加工溫度低于電子組件的受損閾值。在一個(gè)實(shí)施方案中，襯底50包括硅。在一個(gè)實(shí)施方案中，襯底50是非導(dǎo)電性的。在另一個(gè)實(shí)施方案中，襯底50是被摻雜的，從而具有導(dǎo)電性。在一個(gè)實(shí)施方案中，使用非導(dǎo)電性環(huán)氧樹脂、導(dǎo)電性環(huán)氧樹脂、導(dǎo)熱率大于lW/mk的導(dǎo)熱性環(huán)氧樹脂進(jìn)行結(jié)合；或者利用諸如金錫結(jié)合的共熔鍵合進(jìn)行結(jié)合。在一個(gè)實(shí)施方案中，利用非導(dǎo)電性聚合物進(jìn)行結(jié)合，該非導(dǎo)電性聚合物呈現(xiàn)有足夠的粘度以填充于導(dǎo)電襯底210和襯底50的凹部，并且表現(xiàn)出足夠的適應(yīng)性以應(yīng)對導(dǎo)電襯底210和襯底50之間的任何熱膨脹不匹配。圖13A和圖13B圖示說明制造垂直型LED封裝200的后一階段，其中，優(yōu)選地使用激光剝離工藝去除晶片襯底30。在一個(gè)實(shí)施方案中，如圖13B中所圖示說明的，襯底50的第一面52包括分隔元件60，分隔元件60布置在第一面52的預(yù)定位置處并且背離第一面52延伸，并且垂直型LED 205在分隔元件60所限定的位置處結(jié)合到襯底50。分隔元件60優(yōu)選地由熱固性或熱塑性材料構(gòu)成，并且在一個(gè)實(shí)施方案中由環(huán)狀結(jié)構(gòu)構(gòu)成，限定用于將垂直型LED 205附著于襯底50的環(huán)狀結(jié)構(gòu)的內(nèi)部空間中的位置。因此，圖13B圖示說明為了清晰起見去除了分隔元件60的一部分的剖視圖。在另一個(gè)實(shí)施方案中，設(shè)置多個(gè)分隔元件，以限定將垂直型LED 205附著于襯底50的位置。在一個(gè)實(shí)施方案中，分隔元件60面對垂直型LED 205的內(nèi)壁與從第一面52延伸的垂直平面成某一角度，以充當(dāng)離開垂直型LED205的光的反射器。在優(yōu)選實(shí)施方案中，分隔元件60反射垂直型LED 205的操作范圍內(nèi)的光。在一個(gè)實(shí)施方案中，通過使分隔元件60包括白色或金屬性微米和/或納米顆粒，如，鋁、氧化鋅和氧化鋁，使其具有反射性。在可替換的實(shí)施方案中，利用鋁或電介質(zhì)薄膜濾波材料涂覆分隔元件60，以增強(qiáng)其反射性。在一個(gè)實(shí)施方案中，將分隔元件60模制到襯底50上， 并且在另一個(gè)實(shí)施方案中，分隔元件60被注射或澆注成型，并且隨后結(jié)合到襯底50上。圖14A圖示說明制造垂直型LED封裝200的后一階段，其中，在分隔元件60上設(shè)置覆蓋70。在一個(gè)實(shí)施方案中，利用環(huán)氧樹脂或其他粘合劑，將覆蓋70固定于分隔元件60。 優(yōu)選地，覆蓋70包括光學(xué)透明的材料(如，玻璃或聚合物)，而這并非限制性的。在一個(gè)實(shí)施方案中，覆蓋70包括光學(xué)器件，如，透鏡、漫射元件、熒光體或其他變色材料、抗反射涂層或?yàn)V光器，而這并非限制性的。在一個(gè)實(shí)施方案中，覆蓋70包括具有熒光體或量子點(diǎn)材料的閉合腔體，其對材料提供額外的環(huán)境保護(hù)。在分隔元件60沒有施用于襯底50的實(shí)施方案中，覆蓋70可以包括分隔元件或用于限定覆蓋70與襯底50距離的分隔元件。在優(yōu)選實(shí)施方案中，覆蓋70的厚度小于400微米。在一個(gè)實(shí)施方案中，覆蓋70包括具有熒光體或量子點(diǎn)材料的閉合腔體，其對材料提供額外的環(huán)境保護(hù)。在一個(gè)實(shí)施方案中，如圖14B中所圖示說明的，在覆蓋70和垂直型 LED 205之間形成空氣腔220?？諝馇?20提供高耐熱性并且降低覆蓋中的溫度。溫度降低使得熒光體或量子點(diǎn)材料的壽命得以延長。為了創(chuàng)建空氣腔220，在一個(gè)實(shí)施方案中，在覆蓋70上沉積光可限定材料(photo definable material) 0在一個(gè)實(shí)施方案中，光可限定材料是苯并環(huán)丁烯(BCB)、焊接掩模材料、SU8和其他聚合物材料中的任一種。在沉積后， 空氣腔220經(jīng)限定和成像，在空氣腔220的邊界處留有材料，以支持與垂直型LED 205的接觸。可以限定另外的這類腔，并且可以使用多個(gè)覆蓋襯底來限定用于熒光體材料以及用于光學(xué)元件(如，透鏡或漫射器)的腔。在優(yōu)選實(shí)施方案中，第一觸點(diǎn)金屬焊盤40位于腔插入物下面并且不在空氣腔220之內(nèi)。在一個(gè)圖示說明的實(shí)施方案中，在襯底70上設(shè)置光學(xué)元件230，該光學(xué)元件230被圖示說明為透鏡(并非限制性的)。在一個(gè)實(shí)施方案中，通過聚合物或有機(jī)硅材料的液滴的表面張力，創(chuàng)建透鏡230的形狀。在一個(gè)實(shí)施方案中，將襯底70圖案化，以創(chuàng)建特定的液滴形狀、尺寸和表面質(zhì)量。光學(xué)元件230可以由透鏡、漫射元件、熒光體涂層、變色材料涂層、 抗反射涂層以及濾光器中的一個(gè)或更多個(gè)構(gòu)成。圖15圖示說明圖14A或圖14B的垂直型LED封裝200的180度旋轉(zhuǎn)圖，并且還示出了制造垂直型LED封裝200的后一階段，其中，從第二面M穿過襯底50直至第一面52 進(jìn)行蝕刻，形成多個(gè)通路80，以暴露第一金屬焊盤40。在一個(gè)實(shí)施方案中，通過深反應(yīng)離子蝕刻(DRIE)實(shí)現(xiàn)對通路80的蝕刻。在使用導(dǎo)電材料結(jié)合垂直型LED 205并且襯底50被摻雜從而具有導(dǎo)電性的實(shí)施方案中，穿過襯底50實(shí)現(xiàn)與垂直型LED 205的第二觸點(diǎn)M的電連接。在一個(gè)實(shí)施方案(未示出)中，蝕刻使用導(dǎo)電襯底210作為蝕刻停止件。在導(dǎo)電襯底210是由硅構(gòu)成的實(shí)施方案中，可以繼續(xù)穿過導(dǎo)電襯底210進(jìn)行蝕刻。在導(dǎo)電襯底210 是由金屬構(gòu)成的實(shí)施方案中，可以使用相關(guān)化學(xué)蝕刻來實(shí)現(xiàn)蝕刻，直至垂直型LED 205。使用UV激光消融垂直型LED 20，直到到達(dá)第一金屬焊盤40。圖16圖示說明制造垂直型LED封裝200的后一階段，其中，將電絕緣第一鈍化層 90施用到襯底50的第二面M。電絕緣第一鈍化層90表現(xiàn)為具有第一表面92，第一表面 92與通路80的內(nèi)表面和襯底50的第二面M接觸。電絕緣第一鈍化層90還表現(xiàn)為具有第二表面94，第二表面94與第一表面92相對。在一個(gè)實(shí)施方案中，電絕緣第一鈍化層90 包括有機(jī)材料，如，焊接掩模、環(huán)氧樹脂或電泳涂料，并且在另一個(gè)實(shí)施方案中，電絕緣第一鈍化層90是無機(jī)材料，如，Si02、SiN、AlN或Al2O315在一個(gè)實(shí)施方案中，電絕緣第一鈍化層 90包括非導(dǎo)電性聚合物。在優(yōu)選實(shí)施方案中，電絕緣第一鈍化層包括導(dǎo)熱材料，如，SiN或 AlN,以增強(qiáng)電子封裝10的導(dǎo)熱率。在一個(gè)實(shí)施方案中，根據(jù)材料和所需的電鈍化性，電絕緣第一鈍化層90的厚度范圍是1微米至40微米。圖17圖示說明制造垂直型LED封裝200的后一階段，其中，優(yōu)選地，通過鉆穿通路 80的中軸以及第一鈍化層90覆蓋通路80頂部的那部分，形成穿過第一鈍化層90的一部分的孔95，由此暴露第一金屬焊盤40。進(jìn)一步通過鉆孔或蝕刻暴露電絕緣第一鈍化層90覆蓋第二面M的那部分，由此暴露第二面M的一部分56。在一個(gè)實(shí)施方案中，利用激光對電絕緣第一鈍化層90進(jìn)行鉆孔。在將SiN或AlN用于電絕緣第一鈍化層90的另一個(gè)實(shí)施方案中，利用離子蝕刻進(jìn)行鉆孔。在一個(gè)實(shí)施方案中，對孔95的鉆孔止于金屬焊盤40。在如以上關(guān)于圖8B所述的另一個(gè)實(shí)施方案中，孔95穿過金屬焊盤40。圖18圖示說明制造垂直型LED封裝200的后一階段，其中，包括第一部分102和第二部分104的金屬層100施用于電絕緣第一鈍化層90的第二面94。具體來講，在孔95 內(nèi)部施用金屬層100的第一部分102，并且在一個(gè)實(shí)施方案中，在孔95外部的電絕緣第一鈍化層90的第二面94的至少一部分上施用第一部分102，從而形成絕緣VIA 110，提供從襯底50的第二面M的區(qū)域到第一金屬焊盤40的電連接。在襯底50的部分56的至少一部分施用金屬層100的第二部分104，由此提供通過導(dǎo)電襯底210和襯底50與垂直型LED 205的第二金屬焊盤45的電連接。以上已描述了襯底50具有導(dǎo)電性的實(shí)施方案，然而，這不以任何方式意味著是限制性的。在另一個(gè)實(shí)施方案中，形成額外的絕緣VIA 110，以提供從襯底50的第二表面M 的區(qū)域到第二金屬焊盤45的電連接。金屬層100的第一部分102和第二部分104彼此電分離。在一個(gè)實(shí)施方案中，通過濺射金屬晶種層，施用金屬層100。在另外一個(gè)實(shí)施方案中，使用電泳沉積的光致抗蝕劑、噴涂的抗蝕劑或厚抗蝕劑，將晶種層圖案化，在一個(gè)具體實(shí)施方案中，使其厚度大于50微米。在一個(gè)實(shí)施方案中，將抗蝕劑圖案化，以創(chuàng)建針對焊料球的電走線連接和凸點(diǎn)下金屬化(UBM)。然后，在一個(gè)實(shí)施方案中，通過電鍍，在暴露區(qū)域上生長10微米至40微米的另一個(gè)金屬層。然后，去除光致抗蝕劑，使用化學(xué)干或濕蝕刻，蝕刻被暴露的晶種層。在一個(gè)實(shí)施方案中，金屬晶種層包括鋁、鈦、鉻、鎳、鈀、鉬和銅中的任一種；并且電鍍層包括鎳、鋁和銅(vopper)中的任一種。在另一個(gè)實(shí)施方案中，使用諸如鎳、 鈦或鉻的額外金屬來促進(jìn)粘附性并且降低腐蝕性和電遷移。圖19圖示說明制造垂直型LED封裝200的后一階段，其中，施用電絕緣第二鈍化層120以至少部分覆蓋金屬層100。在一個(gè)實(shí)施方案中，電絕緣第二鈍化層120包括焊接掩模并且為電觸點(diǎn)和熱觸點(diǎn)設(shè)置開口。在一個(gè)實(shí)施方案中，通過電絕緣第二鈍化層120中的開口，將焊料球130附著于金屬層100。在一個(gè)實(shí)施方案中，使用焊料球130，將熱從電子封裝10導(dǎo)向電子封裝所附著的PCB或其他電路板。在另一個(gè)實(shí)施方案中，使用導(dǎo)熱性底部填充材料來導(dǎo)熱。在未圖示說明的另一個(gè)實(shí)施方案中，將額外的金屬導(dǎo)熱焊盤沉積在電絕緣第一鈍化層90上，以提供非導(dǎo)電的導(dǎo)熱路徑。要理解，為了清晰起見在各個(gè)實(shí)施方案的環(huán)境下描述的本發(fā)明的某些特征還可以在單個(gè)實(shí)施方案中以組合的形式提供。相反，為了簡便起見在單個(gè)實(shí)施方案的環(huán)境下描述的本發(fā)明的各種特征還可以單獨(dú)地或者以任何合適的子組合的形式提供。除非另外定義，否則本文使用的所有技術(shù)和科學(xué)術(shù)語的含義與本發(fā)明所屬技術(shù)領(lǐng)域的普通技術(shù)人員通常理解的含義相同。雖然可以在實(shí)踐或檢驗(yàn)本發(fā)明時(shí)使用與本發(fā)明所述的方法類似或等同的方法，但是本文描述了合適的方法。本文提及的所有出版物、專利申請、專利以及其他參考文獻(xiàn)的全部內(nèi)容以引用方式被并入。就抵觸而言，包括定義的專利說明書將處于優(yōu)先地位。另外，這些材料、方法和實(shí)施例只是示例性的而不意圖成為限制性的。本領(lǐng)域的技術(shù)人員應(yīng)該理解，本發(fā)明不限于上文具體示出和描述的內(nèi)容。更確切地，本發(fā)明的范圍由所附權(quán)利要求書限定，并且包括上文描述的各種特征的組合形式和子組合形式以及其變形形式和變化形式，本領(lǐng)域的技術(shù)人員在閱讀了以上說明后將會想到這些形式。
權(quán)利要求
1.一種電子器件封裝，所述電子器件封裝包括電子器件，所述電子器件包括第一觸點(diǎn)；金屬焊盤，所述金屬焊盤被設(shè)置用于提供與所述第一觸點(diǎn)的電連接；襯底，所述襯底包括第一面和與所述襯底的所述第一面相對的第二面，所述襯底的所述第一面與所述電子器件的面相鄰；以及垂直互連通道(VIA)，所述VIA從所述襯底的所述第二面穿過所述襯底到達(dá)所述金屬焊盤，所述VIA呈現(xiàn)有通路，所述通路延伸通過所述襯底，從所述第一面延伸到所述第二面；金屬層，所述金屬層設(shè)置在所述通路內(nèi)，被布置成提供從與所述襯底的所述第二面相鄰的區(qū)域到所述金屬焊盤的電連接；以及電絕緣第一鈍化層，所述電絕緣第一鈍化層設(shè)置在所述金屬層和所述襯底之間，被布置成提供所述襯底和所述金屬層之間的電絕緣。
2.根據(jù)權(quán)利要求1所述的電子器件封裝，其中，所述電絕緣第一鈍化層由聚合物構(gòu)成。
3.根據(jù)權(quán)利要求1所述的電子器件封裝，還包括第二鈍化層，所述第二鈍化層至少部分地以接觸方式包住所述金屬層。
4.根據(jù)權(quán)利要求3所述的電子器件封裝，其中，所述第二鈍化層由焊接掩模材料構(gòu)成。
5.根據(jù)權(quán)利要求1至4中的任一項(xiàng)所述的電子器件封裝，其中，所述襯底由硅構(gòu)成。
6.根據(jù)權(quán)利要求1至4中的任一項(xiàng)所述的電子器件封裝，其中，所述電子器件呈現(xiàn)有第一面，并且其中，所述金屬焊盤設(shè)置在所述第一面上。
7.根據(jù)權(quán)利要求6所述的電子器件封裝，其中，所述VIA延伸通過所述金屬焊盤。
8.根據(jù)權(quán)利要求1所述的電子器件封裝，其中，所述電子器件由發(fā)光二極管構(gòu)成。
9.根據(jù)權(quán)利要求1所述的電子器件封裝，其中，所述電子器件還包括與所述第一觸點(diǎn)在電學(xué)性能上不同的第二觸點(diǎn)，并且其中，所述襯底由提供與所述第二觸點(diǎn)的電連接的導(dǎo)電材料構(gòu)成。
10.根據(jù)權(quán)利要求1至4中的任一項(xiàng)所述的電子器件封裝，還包括附于所述襯底的分隔元件，所述分隔元件限定所述電子器件附著于所述襯底的位置。
11.根據(jù)權(quán)利要求10所述的電子器件封裝，其中，所述分隔元件由反射性聚合物構(gòu)成。
12.根據(jù)權(quán)利要求1至4中的任一項(xiàng)所述的電子器件封裝，還包括光學(xué)透明的覆蓋，所述電子器件設(shè)置在所述襯底和所述光學(xué)透明的覆蓋之間。
13.根據(jù)權(quán)利要求12所述的電子器件封裝，其中，所述光學(xué)透明的覆蓋包括透鏡、漫射元件、熒光體涂層、變色材料涂層、抗反射涂層以及濾光器中的至少一種。
14.根據(jù)權(quán)利要求12所述的電子器件封裝，還包括附于所述襯底的分隔元件，所述分隔元件限定將所述電子器件附著于所述襯底的位置并且還限定附著所述光學(xué)透明的覆蓋的位置。
15.一種形成電子器件封裝的方法，所述方法包括提供包括第一觸點(diǎn)的電子器件；沉積金屬焊盤，以提供與所述第一觸點(diǎn)的電連接；提供包括第一面和第二面的襯底，所述第二面與所述襯底的所述第一面是相對的；將所提供的所述電子器件附著于所提供的所述襯底，使得所提供的所述襯底的所述第一面與所提供的所述電子器件的面相鄰；蝕刻從所述襯底的所述第二面到所述金屬焊盤的垂直互連通道(VIA)；向所述襯底的所述第二面施用電絕緣第一鈍化層，所述電絕緣第一鈍化層與經(jīng)蝕刻的所述VIA的表面接觸；鉆孔形成接觸孔，所述接觸孔在經(jīng)蝕刻的所述VIA的頂部處穿過所述電絕緣第一鈍化層，以至少接觸所沉積的所述金屬焊盤；以及向所述電絕緣第一鈍化層的第二面沉積金屬層，以提供從與所述襯底的所述第二面相鄰的區(qū)域到所沉積的所述金屬焊盤的導(dǎo)電性。
16.根據(jù)權(quán)利要求15所述的方法，其中，所施用的所述電絕緣第一鈍化層由聚合物構(gòu)成。
17.根據(jù)權(quán)利要求15所述的方法，還包括施用第二鈍化層，以至少部分地以接觸方式包住所沉積的所述金屬層。
18.根據(jù)權(quán)利要求17所述的方法，其中，所述第二鈍化層由焊接掩模材料構(gòu)成。
19.根據(jù)權(quán)利要求15至18中的任一項(xiàng)所述的方法，其中，所述襯底由硅構(gòu)成。
20.根據(jù)權(quán)利要求15至18中的任一項(xiàng)所述的方法，其中，所提供的所述電子器件呈現(xiàn)有與所述第一觸點(diǎn)相關(guān)聯(lián)的第一面，并且其中，所述金屬焊盤沉積在所述第一面上。
21.根據(jù)權(quán)利要求20所述的方法，其中，所述鉆孔操作延伸通過所沉積的所述金屬焊盤。
22.根據(jù)權(quán)利要求15至18中的任一項(xiàng)所述的方法，其中，所述電子器件由發(fā)光二極管構(gòu)成。
23.根據(jù)權(quán)利要求15所述的方法，其中，所提供的所述電子器件包括在電學(xué)性能上與所述第一觸點(diǎn)不同的第二觸點(diǎn)并且所附著的所述襯底由導(dǎo)電材料構(gòu)成，并且所述方法還包括沉積第二金屬焊盤，所述第二金屬焊盤接觸所述第二觸點(diǎn)。
24.根據(jù)權(quán)利要求15至18中的任一項(xiàng)所述的方法，還包括提供分隔元件；以及將所提供的所述分隔元件附于所提供的所述襯底，所述分隔元件限定所述將所提供的所述電子器件附著于所提供的所述襯底的位置。
25.根據(jù)權(quán)利要求M所述的方法，其中，所提供的所述分隔元件由反射性聚合物構(gòu)成。
26.根據(jù)權(quán)利要求15至19所述的方法，還包括提供光學(xué)透明的覆蓋；以及附著所提供的所述光學(xué)透明的覆蓋，使得所提供的所述電子器件設(shè)置在所提供的所述襯底和所提供的所述光學(xué)透明的覆蓋之間。
27.根據(jù)權(quán)利要求沈所述的方法，其中，所提供的所述光學(xué)透明的覆蓋包括透鏡、漫射元件、熒光體涂層、變色材料涂層、抗反射涂層以及濾光器中的至少一種。
28.根據(jù)權(quán)利要求沈所述的方法，還包括提供分隔元件，其中，所提供的所述分隔元件限定所述附著所提供的所述光學(xué)透明的覆蓋的位置。
全文摘要
一種電子器件封裝由以下部件構(gòu)成電子器件，其包括第一觸點(diǎn)；金屬焊盤，其被設(shè)置用于提供與所述第一觸點(diǎn)的電連接；襯底，其包括第一面和與所述襯底的所述第一面相對的第二面，所述襯底的所述第一面與所述電子器件的面相鄰；以及VIA，其從所述襯底的所述第二面穿過所述襯底到達(dá)所述金屬焊盤。所述VIA呈現(xiàn)有通路，其延伸通過所述襯底，從所述第一面延伸到所述第二面；金屬層，其設(shè)置在所述通路內(nèi)，被布置成提供從與所述襯底的所述第二面相鄰的區(qū)域到所述金屬焊盤的電連接；以及電絕緣第一鈍化層，其設(shè)置在所述金屬層和所述襯底之間，被布置成提供所述襯底和所述金屬層之間的電絕緣。
文檔編號H01L33/62GK102576789SQ201080041485
公開日2012年7月11日 申請日期2010年9月20日 優(yōu)先權(quán)日2009年9月20日
發(fā)明者I·佩特洛尼爾斯, M·馬格利特 申請人:維亞甘有限公司