專利名稱：半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具備包括ESD(靜電放電Electro Static Discharge)保護電路的電路的半導(dǎo)體裝置。
背景技術(shù)：
在有源矩陣基板等具備電路的半導(dǎo)體裝置中，通常裝有用于保護電路內(nèi)的半導(dǎo)體元件不受ESD的影響的電路。該電路被稱為“ESD保護電路”。邊參照圖35邊說明一般的ESD保護電路。圖35是示出設(shè)置在具有 CMOS(Complementry Metal Oxide kmiconductor 互補金屬氧化物半導(dǎo)體)的 IC 內(nèi)部電路的ESD保護電路的一個例子的圖。圖示的ESD保護電路具有形成在輸入端子和CMOS之間的保護電阻R ；和極性不同的2個保護用二極管Dl、D2。保護用二極管Dl、D2均與CMOS 的輸入信號線連接。在ESD保護電路中，當(dāng)靜電進入輸入端子時，輸入端子的電位上升⑴或下降㈠。 在上升(+)的情況下，保護用二極管Dl成為導(dǎo)通狀態(tài)，使正電荷向VCC線放出。在下降(-) 的情況下，保護用二極管D2成為導(dǎo)通狀態(tài)，使負電荷向VCC線放出。此外，流動的電流被保護電阻R限制。另外，在顯示裝置的有源矩陣基板中，形成有電路，所述電路包括使用硅、金屬氧化物半導(dǎo)體等半導(dǎo)體膜在各像素中作為開關(guān)元件設(shè)置的薄膜晶體管(TFT:Thin Film Transistor)，設(shè)有用于防止該TFT、配線因為靜電而受到損傷的保護電路(例如專利文獻 1)。圖36是示出具有保護電路的現(xiàn)有的有源矩陣基板的圖。在專利文獻1中公開了其構(gòu)成。如圖36所示，有源矩陣基板具有薄膜晶體管陣列M0，所述薄膜晶體管陣列240包括多個掃描線203，其形成在絕緣基板上；多個信號線204 ；多個薄膜晶體管205，其分別形成在多個掃描線203和多個信號線204的交叉部。各薄膜晶體管205的源極電極與信號線204連接，柵極電極與掃描線203連接，漏極電極與像素電極(未圖示)連接。在該薄膜晶體管陣列240的外周，各掃描線203通過保護電路250與基準電位線231連接。保護電路 250包括極性不同的2個薄膜二極管228、229。同樣地，各信號線204通過保護電路251與基準電位線232連接。根據(jù)該構(gòu)成，即使在向掃描線203或信號線204施加了正負任一種電荷的情況下，通過保護電路250、251，可以將該電荷向各自的基準電位線231、232放出。此外，在圖36示出的保護電路250、251中使用的薄膜二極管2 2 具有使薄膜晶體管(例如，像素用薄膜晶體管205)的源極和柵極短路的結(jié)構(gòu)。在本說明書中，將使薄膜晶體管的柵極和源極或漏極短路的結(jié)構(gòu)的二極管稱為“3端子型二極管”。而且，近年來，在有源矩陣基板上不僅形成作為開關(guān)元件而設(shè)置的薄膜晶體管，有時驅(qū)動器等周邊電路用TFT的一部分或全部也在有源矩陣基板上形成。周邊電路在有源矩陣基板的包括多個像素的區(qū)域(稱為“顯示區(qū)域”)以外的區(qū)域(稱為“邊框區(qū)域”)內(nèi)形成。在這種情況下，還需要對周邊電路所包括的薄膜晶體管等元件形成保護電路(例如，專利文獻2)。圖37是示出用于對形成在有源矩陣基板的邊框區(qū)域的驅(qū)動電路輸入時鐘信號的絕緣柵型晶體管電路的圖。在專利文獻2中公開了圖37示出的電路構(gòu)成。圖37示出的電路具有絕緣柵型晶體管電路1001，其配置在輸入時鐘信號的電極焊盤(0LB焊盤)1011和驅(qū)動電路部之間；和保護電路1013、1016。保護電路1013設(shè)置在電路1001的輸入部，包括極性不同的二極管1014、1015。保護電路1016設(shè)置在電路1001的輸出部，包括極性不同的二極管1017、1018。二極管1014、1017與VDD線連接，二極管1015、 1018接地。根據(jù)該構(gòu)成，可以將通過CLB焊盤1011從外部輸入配線1019的靜電通過保護電路1013放電，另外，可以將從驅(qū)動電路側(cè)輸入配線1019的靜電通過保護電路1016放電。從圖35、圖36以及圖37示出的例子可知，現(xiàn)有的ESD保護電路主要為了保護3端子型薄膜晶體管而設(shè)置。另外，具有極性不同的至少2個二極管(正向偏壓和反向偏壓)， 使得對要保護的配線無論充正電荷還是充負電荷，均可以使該電荷放出。而且，在包括要保護的薄膜晶體管的電路的輸入端、輸出端或其兩方形成。因此，對于包括形成在絕緣基板上的3端子型薄膜晶體管的電路，可以防止靜電從該電路的輸入側(cè)或輸出側(cè)進入。因此，例如在有源矩陣型顯示裝置中設(shè)置保護電路，由此對于形成在邊框區(qū)域的驅(qū)動電路(單片化驅(qū)動器)，可以防止靜電從與驅(qū)動電路連接的外部連接焊盤(驅(qū)動器電路的輸入側(cè))或掃描配線、信號配線(驅(qū)動器電路的輸出側(cè))流入?，F(xiàn)有技術(shù)文獻專利文獻專利文獻1 特開平11-119256號公報專利文獻2 特開2000-98338號公報

發(fā)明內(nèi)容
發(fā)明要解決的問題圖35 圖37示出的現(xiàn)有的保護電路至少包括2個二極管。因此，存在電路規(guī)模因為設(shè)置保護電路而變大的問題。當(dāng)在例如單片化驅(qū)動器中使用現(xiàn)有的保護電路時，顯示裝置的邊框區(qū)域擴大，其結(jié)果是有可能減少顯示區(qū)域。另外，現(xiàn)有的保護電路配置為對3端子型薄膜晶體管進行保護。但是，本發(fā)明的發(fā)明者研究后發(fā)現(xiàn)與3端子型晶體管相比，3端子型二極管更易于被靜電破壞。后面詳述其理由。因此，根據(jù)現(xiàn)有的構(gòu)成，在將3端子型二極管作為電路內(nèi)元件而包括的電路中，存在無法充分地防止靜電造成的元件特性的劣化、電路的誤動作的可能性。本發(fā)明是鑒于上述問題而完成的，其目的在于在形成在絕緣基板上的電路中，不會大幅度地擴大電路規(guī)模地、有效地抑制包括在電路內(nèi)的元件的靜電破壞。用于解決問題的方案本發(fā)明的半導(dǎo)體裝置具備電路，所述電路形成在基板上，包括薄膜二極管；和保護電路，其包括保護用二極管，上述薄膜二極管具備至少1個半導(dǎo)體層，其形成在上述基板上，具有第1區(qū)域、第2區(qū)域、位于上述第1區(qū)域和上述第2區(qū)域之間的溝道區(qū)域；柵極電極，其與上述溝道區(qū)域重疊地配置；柵極絕緣層，其形成在上述柵極電極和上述半導(dǎo)體層之間；第1電極，其設(shè)置在上述第1區(qū)域上，與上述第1區(qū)域和上述柵極電極電連接；以及第2 電極，其設(shè)置在上述第2區(qū)域上，與上述第2區(qū)域電連接，(a)上述薄膜二極管的導(dǎo)電型是N 型，上述保護用二極管的陽極側(cè)的電極與如下配線連接所述配線與上述薄膜二極管的上述柵極電極或上述第1電極連接，或者(b)上述薄膜二極管的導(dǎo)電型是P型，上述保護用二極管的陰極側(cè)的電極與如下配線連接所述配線與上述薄膜二極管的上述柵極電極或上述第1電極連接，上述保護用二極管不與上述薄膜二極管并聯(lián)地連接，上述保護電路不具有與上述配線連接成電流的流動方向與上述保護用二極管的電流的流動方向相反的其它的二極管。在某優(yōu)選的實施方式中，上述保護用二極管具備至少1個半導(dǎo)體層，其形成在上述基板上，具有第1區(qū)域、第2區(qū)域、位于上述第1區(qū)域和上述第2區(qū)域之間的溝道區(qū)域；柵極電極，其與上述溝道區(qū)域重疊地配置；柵極絕緣層，其形成在上述柵極電極和上述半導(dǎo)體層之間；第1電極，其設(shè)置在上述第1區(qū)域上，與上述第1區(qū)域和上述柵極電極電連接；以及第2電極，其設(shè)置在上述第2區(qū)域上，與上述第2區(qū)域電連接?？梢允?，上述薄膜二極管的半導(dǎo)體層和上述保護用二極管的半導(dǎo)體層由同一半導(dǎo)體膜形成?？梢允牵€包括多個薄膜晶體管，上述多個薄膜晶體管的導(dǎo)電型與上述薄膜二極管的導(dǎo)電型是相同的，上述多個薄膜晶體管的半導(dǎo)體層與上述薄膜二極管的半導(dǎo)體層由同一半導(dǎo)體膜形成。在某優(yōu)選的實施方式中，可以是，在與上述薄膜晶體管的柵極電極連接的配線上未設(shè)置保護電路。在某優(yōu)選的實施方式中，可以是，上述電路包括從外部向上述電路輸入信號的輸入部或從上述電路向外部輸出信號的輸出部，上述薄膜二極管和上述保護用二極管之間的配線長度比上述輸入部或上述輸出部和上述保護用二極管之間的配線長度短。優(yōu)選上述薄膜二極管和上述保護用二極管之間的配線長度是Imm以下。在某優(yōu)選的實施方式中，(a)上述薄膜二極管的導(dǎo)電型是N型，上述保護用二極管的陽極側(cè)的電極與如下配線連接所述配線與上述薄膜二極管的上述柵極電極或上述第1 電極連接，當(dāng)上述保護用二極管的上述陽極側(cè)的電極是高電平狀態(tài)時，陰極側(cè)的電極也成為高電平狀態(tài)。在某優(yōu)選的實施方式中，(a)上述薄膜二極管的導(dǎo)電型是N型，上述保護用二極管的陽極側(cè)的電極與如下配線連接所述配線與上述薄膜二極管的上述柵極電極或上述第1 電極連接，上述保護用二極管的陰極側(cè)的電極與VDD電源的配線連接。在某優(yōu)選的實施方式中，(b)上述薄膜二極管的導(dǎo)電型是P型，上述保護用二極管的陰極側(cè)的電極與如下配線連接所述配線與上述薄膜二極管的上述柵極電極或上述第1 電極連接，當(dāng)上述保護用二極管的上述陰極側(cè)的電極是低電平狀態(tài)時，陽極側(cè)的電極也成為低電平狀態(tài)。在某優(yōu)選的實施方式中，(b)上述薄膜二極管的導(dǎo)電型是P型，上述保護用二極管的陰極側(cè)的電極與如下配線連接所述配線與上述薄膜二極管的上述柵極電極或上述第1 電極連接，上述保護用二極管的陽極側(cè)的電極與VSS電源的配線連接。上述電路可以包括移位寄存器。
發(fā)明效果根據(jù)本發(fā)明，在形成在絕緣基板上的電路中，可以不會大幅度地擴大電路規(guī)模地抑制電路內(nèi)所包括的3端子型二極管的靜電破壞，因此，可以有效地防止由ESD導(dǎo)致的電路的誤動作。當(dāng)在具備驅(qū)動電路的有源矩陣基板中使用本發(fā)明時，是特別有效的。


圖1是用于說明靜電對電路內(nèi)二極管(N溝道型)帶來的影響的圖。圖2是用于說明靜電對電路內(nèi)晶體管(N溝道型)帶來的影響的圖。圖3的(a) (c)是用于說明本發(fā)明的實施方式的電路的圖，(a)和(c)各自示出N溝道型電路內(nèi)二極管和用于保護電路內(nèi)二極管的保護電路，(b)是用于說明該電路的配線3和配線9的信號的波形的關(guān)系的一個例子的圖。圖4的(a) (c)是用于說明本發(fā)明的實施方式的電路的圖，(a)和(c)各自示出P溝道型電路內(nèi)二極管和用于保護電路內(nèi)二極管的保護電路，(b)是用于說明該電路的配線3和配線8的信號的波形的關(guān)系的一個例子的圖。 圖5是示例實施例1的電路的一部分的圖。圖6是示例實施例2的電路的一部分的圖。圖7是示例實施例3的電路的一部分的圖。圖8是示例實施例4的電路的一部分的圖。圖9是示例實施例5的電路的一部分的圖。圖10是示例實施例6的電路并且是電路內(nèi)二極管的柵極電極與多個配線連接的情況下的電路的一部分的圖。圖11是示例實施例7的電路并且是電路內(nèi)二極管的柵極電極與多個配線連接的情況下的電路的一部分的圖。圖12是示例實施例8的電路并且是電路內(nèi)二極管的柵極電極與多個配線連接的情況下的電路的一部分的圖。圖13是示例實施例9的電路并且是電路內(nèi)二極管的柵極電極與多個配線連接的情況下的電路的一部分的圖。圖14是示例實施例10的電路并且是電路內(nèi)二極管的柵極電極與多個配線連接的情況下的電路的一部分的圖。圖15是示例實施例11的電路并且是電路內(nèi)二極管的柵極電極與多個配線連接的情況下的電路的一部分的圖。圖16是示例實施例12的電路并且是電路內(nèi)二極管的柵極電極與多個配線連接的情況下的電路的一部分的圖。圖17是示例實施例13的電路并且是電路內(nèi)二極管的第1電極(源極電極)與多個配線連接的情況下的電路的一部分的圖。圖18是示例實施例14的電路并且是電路內(nèi)二極管的第1電極(源極電極)與多個配線連接的情況下的電路的一部分的圖。圖19是示例實施例15的電路并且是電路內(nèi)二極管的導(dǎo)電型是P型的情況下的電
7路的一部分的圖。圖20是示出本發(fā)明的第1實施方式的電路內(nèi)二極管的示意性截面圖。圖21的(a)是液晶顯示面板的有源矩陣基板的示意性平面圖，(b)是示出一個像素的示意性結(jié)構(gòu)的平面圖。圖22是本發(fā)明的第2實施方式的移位寄存器的構(gòu)成圖。圖23是本發(fā)明的第2實施方式的其它的移位寄存器的構(gòu)成圖。圖M是比較例的移位寄存器的構(gòu)成圖。圖25的(a)和(b)是示出比較例的移位寄存器的二極管匪和晶體管MN的電壓電流特性的圖。圖沈是本發(fā)明的第2實施方式的另外其它的移位寄存器的構(gòu)成圖。圖27是本發(fā)明的第3實施方式的電路的構(gòu)成圖。圖觀是本發(fā)明的第3實施方式的其它的電路的構(gòu)成圖。圖四是本發(fā)明的第3實施方式的另外其它的電路的構(gòu)成圖。圖30是本發(fā)明的第3實施方式的另外其它的電路的構(gòu)成圖。圖31是本發(fā)明的第3實施方式的另外其它的電路的構(gòu)成圖。圖32是本發(fā)明的第3實施方式的另外其它的電路的構(gòu)成圖。圖33的(a)和(b)是示出具有ESD保護電路的現(xiàn)有的電路的圖，(b)是示出(a) 所示電路的一部分的圖。圖34是用于說明本發(fā)明的保護電路的圖。圖35是示出設(shè)置在IC內(nèi)部電路中的現(xiàn)有的ESD保護電路的一個例子的圖。圖36是示出具有ESD保護電路的現(xiàn)有的有源矩陣基板的圖。圖37是示出具有ESD保護電路的現(xiàn)有的電路的圖。
具體實施例方式在絕緣基板上使用半導(dǎo)體膜形成包括薄膜晶體管和薄膜二極管的電路的情況下， 為了用共用的工序來形成薄膜晶體管和薄膜二極管，作為薄膜二極管，有時形成上述3端子型的薄膜二極管。但是，本發(fā)明的發(fā)明者研究的結(jié)果是電路內(nèi)的3端子型薄膜二極管比 3端子型薄膜晶體管易于受到靜電的影響。下面，說明其理由。此外，在本說明書中，將成為電路的主要構(gòu)成要素的、該電路為了發(fā)揮規(guī)定的功能所必需的二極管稱為“電路內(nèi)二極管”，將在保護電路中包括的二極管稱為“保護用二極管” 來區(qū)別兩者。圖1和圖2是分別用于說明靜電對電路內(nèi)二極管和電路內(nèi)晶體管帶來的影響的圖。在此，將N溝道型二極管和晶體管作為例子進行說明。圖1示出的電路內(nèi)二極管1具有柵極電極G、源極電極S以及漏極電極D的3個端子。柵極電極G與配線3連接，漏極電極D與其它的配線(例如，VDD配線)5連接。源極電極S與柵極電極G短路。在該電路內(nèi)二極管1中，當(dāng)從配線3向柵極電極G輸入例如正的靜電時，也同時向與柵極電極G連接的源極電極S施加正電壓。因此，源極電極S的電位比漏極電極D的電位高，因此，二極管1成為導(dǎo)通狀態(tài)，大電流在源極電極S和漏極電極 D之間流動。其結(jié)果是二極管1的溝道層有可能劣化。
相比之下，在圖2示出的電路內(nèi)晶體管10中，源極電極S不與柵極電極G短路，而是連接于與配線3、5不同的配線7。這樣，電極G、D、S分別與不同的配線連接，因此，即使對柵極電極G例如輸入正的靜電，源極電極S的電位和漏極電極D的電位仍然被保持為大致相等，因此，晶體管10不會成為導(dǎo)通狀態(tài)的可能性較高。因此，電路內(nèi)晶體管10難以受到靜電的影響，靜電使電路內(nèi)晶體管10的溝道層劣化的可能性較低。本發(fā)明的發(fā)明者根據(jù)上面的知識，想到對即使在電路內(nèi)元件中也特別易于受到靜電的影響的3端子型二極管設(shè)置保護電路，由此可以有效地防止靜電造成的電路內(nèi)元件的特性劣化、電路的誤動作，完成了本發(fā)明。圖3的(a)和圖4的(a)是分別用于說明本發(fā)明的實施方式的電路的構(gòu)成的圖。 圖3的(a)示例要保護的電路內(nèi)二極管的導(dǎo)電型為N型的情況下(N溝道型)的電路，圖4 的(a)示例要保護的電路內(nèi)二極管的導(dǎo)電型為P型的情況下(P溝道型)的電路。圖3的(a)示出的電路具備N溝道型電路內(nèi)二極管1 ；和保護電路，其包括用于保護電路內(nèi)二極管1的保護用二極管20。電路內(nèi)二極管1是3端子型二極管，其具有柵極電極G1、第1電極(源極電極)Si、第2電極(漏極電極)D1，該第1電極Sl與柵極電極Gl 短路。此外，根據(jù)本說明書，在3端子型二極管中，將與柵極電極短路的電極稱為“第1電極”，將另一方稱為“第2電極”。因此，當(dāng)電流從源極向漏極流動時，在N溝道型二極管中， 源極電極成為第1電極，在P溝道型二極管中，漏極電極成為第1電極。保護用二極管20的陽極側(cè)的電極與配線3連接，所述配線3與電路內(nèi)二極管1的柵極電極Gl電連接，陰極側(cè)的電極與配線(在此是VDD配線)9連接。此外，配線9不限于 VDD配線，可以是具有比VDD配線的電位高的電位的配線。另外，優(yōu)選配線9不與晶體管連接，可以是懸浮式的線。另外，如圖3的(b)所示，配線9的信號可以是與配線3的高電平波形同步地成為高電平波形的時鐘信號等。即，配線9的信號電位是配線3的信號電位以上即可。由此，電流不會從配線3向配線9流動，不會產(chǎn)生波形圓鈍、消耗電流的增加。在圖示的例子中，保護用二極管20是具有柵極電極、第1電極以及第2電極的3 端子型二極管。保護用二極管20的導(dǎo)電型是與電路內(nèi)二極管1相同的N型。保護用二極管20的柵極電極和第1電極與配線3連接，第2電極與VDD配線9連接。在圖3的(a)示出的電路中，當(dāng)對配線3輸入正的靜電時，電流通過保護用二極管 20從配線3向VDD配線9流動，因此，向要保護的電路內(nèi)二極管1的柵極電極Gl流動的電流量大幅度地減少。其結(jié)果是在電路內(nèi)二極管1的第1電極Sl和第2電極Dl之間流動的電流量也會減少，因此，可以抑制由靜電導(dǎo)致的電路內(nèi)二極管1的劣化，可以防止電路的誤動作。另一方面，在配線3中，未設(shè)置配置為電流的流動方向與保護用二極管20的電流的流動方向相反的其它的保護用二極管。因此，當(dāng)對配線3輸入負的靜電時，負的靜電進入電路內(nèi)二極管1，電路內(nèi)二極管1的第1電極Sl的電位與第2電極Dl的電位相比變低。 但是，即使第1電極Sl的電位與第2電極Dl的電位相比變低，在該電極之間電流也不會流動，因此，電路內(nèi)二極管1因為負的靜電而劣化的可能性非常低。因此，即使不設(shè)置電流的流動方向與保護用二極管20的電流的流動方向不同的其它的保護用二極管，也可以適當(dāng)?shù)乇Ｗo電路內(nèi)二極管1不受ESD造成的劣化的影響。
在圖3的(a)中，保護用二極管20是N溝道型，但是，取而代之，也可以如圖3的 (c)所示，使用P溝道型保護用二極管22。圖4的(a)示出的電路具備P溝道型電路內(nèi)二極管2 ；和保護電路，其包括用于保護電路內(nèi)二極管2的保護用二極管22。電路內(nèi)二極管2是具有柵極電極G2、第1電極(漏極電極)D2、第2電極(源極電極)S2的3端子型二極管，其第1電極D2與柵極電極G2短路。保護用二極管22的陰極側(cè)的電極與配線3連接，所述配線3與電路內(nèi)二極管2的柵極電極G2電連接，陽極側(cè)的電極與配線(在此是VSS配線)8連接。此外，配線8不限于 VSS配線，可以是具有比VSS配線的電位低的電位的配線。另外，優(yōu)選配線8不與晶體管連接，可以是懸浮式的線。另外，如圖4的(b)所示，配線8的信號可以是與配線3的低電平波形同步地成為低電平波形的時鐘信號等。即，配線8的信號電位是配線3的信號電位以下即可。由此，電流不會從配線3向配線8流動，不會產(chǎn)生波形圓鈍、消耗電流的增加。在圖4的(a)示出的電路中，當(dāng)對配線3上輸入負的靜電時，電流通過保護用二極管22從VSS配線8向配線3流動。因此，可以抑制向電路內(nèi)二極管2的柵極電極G2流入負的靜電、大電流從第2電極S2向第1電極D2流動。在該例中，也是在配線3中未設(shè)置配置為電流的流動方向與保護用二極管22的電流的流動方向相反的其它的保護用二極管。但是，即使負的靜電從配線3進入電路內(nèi)二極管2的柵極電極G2，在電路內(nèi)二極管2的第2電極S2和第1電極D2之間，電流也不會流動， 因此，即使不設(shè)置這種其它的保護用二極管，也可以適當(dāng)?shù)乇Ｗo電路內(nèi)二極管2不受ESD造成的劣化的影響。在圖4的(a)中，保護用二極管20是P溝道型，但是，取而代之，也可以如圖4的 (c)所示，使用N溝道型的保護用二極管20。這樣，在要保護的電路內(nèi)二極管1的導(dǎo)電型是N型的情況下(圖3)，保護用二極管 20,22以具有抑制向電路內(nèi)二極管1的柵極電極Gl和第1電極Sl充正電荷的偏壓方向的方式配置即可。即，配置為在與電路內(nèi)二極管1的柵極電極Gl或第1電極Sl連接的配線 3上充有正的電荷時，不會通過保護用二極管20從配線3向其它的配線9放出正的電荷即可。另外，在要保護的電路內(nèi)二極管2的導(dǎo)電型是P型的情況下(圖4)，保護用二極管20、 22以具有抑制向電路內(nèi)二極管2的柵極電極G2和第1電極D2充負電荷的偏壓方向的方式配置即可。即，配置為在與電路內(nèi)二極管2的柵極電極G2或第1電極D2連接的配線3上充有負的電荷時，不會通過保護用二極管22從配線3向其它的配線8放出正的電荷即可。根據(jù)本實施方式，對電路內(nèi)元件中的較大地受到靜電的影響的3端子型二極管1、 2形成保護電路，因此，可以不會超過所需地增大電路規(guī)模，可以有效地進行ESD對策。另外，本實施方式的保護電路不包括配置為電流的流動方向與保護用二極管20、 22的電流的流動方向相反的其它的保護用二極管。由此，例如與現(xiàn)有的保護電路(圖35 圖37)相比，可以將保護用二極管的數(shù)量減少到1/2，因此，可以適當(dāng)?shù)乇Ｗo電路內(nèi)二極管 1、2不受ESD的影響并可以更有效地縮小電路規(guī)模。本實施方式的保護用二極管20、22配置為在對電路內(nèi)二極管1、2施加了規(guī)定值以上的電壓的情況下，在電路內(nèi)二極管1、2成為導(dǎo)通狀態(tài)前，保護用二極管20、22成為導(dǎo)通狀態(tài)并放電即可，其形成位置沒有特別限定。另外，本實施方式的電路內(nèi)二極管1、2的柵極電
10極G1、G2和第1電極S1、D2可以不通過配線3與輸入輸出部直接連接。例如可以在輸入輸出部和電路內(nèi)二極管1、2之間設(shè)置晶體管等其它的電路內(nèi)元件。優(yōu)選保護用二極管20、22設(shè)置在配線3上盡可能離電路內(nèi)二極管1、2近的位置。 現(xiàn)有的保護電路設(shè)置在電路的輸入輸出部，因此，從保護電路到電路內(nèi)要保護的元件為止的配線長，該配線成為天線而誘發(fā)靜電，其結(jié)果是有可能靜電會進入想保護的元件。相比之下，當(dāng)在要保護的元件(電路內(nèi)二極管1、2)的附近設(shè)置保護電路時，可以不僅當(dāng)靜電從電路的輸入輸出部進入電路內(nèi)時，而且例如當(dāng)在制造工序中在電路內(nèi)部產(chǎn)生靜電，靜電從配線3被輸入時，也可以防止靜電造成的電路內(nèi)二極管1、2的特性劣化。本實施方式的保護用二極管20、22是配置為具有上述規(guī)定的偏壓方向的二極管即可，不限于3端子型薄膜二極管。但是，如果保護用二極管20、22是3端子型薄膜二極管，則可以使用與電路內(nèi)二極管1、2相同的半導(dǎo)體膜來形成，因此，從制造工序的觀點來看是有利的。在這種情況下，優(yōu)選電路內(nèi)二極管1、2的導(dǎo)電型與保護用二極管20、22的導(dǎo)電型是相等的。優(yōu)選本實施方式的電路除了包括電路內(nèi)二極管1、2以外，包括薄膜晶體管。由此， 可以使用相同的半導(dǎo)體膜來制作薄膜晶體管、保護用二極管以及電路內(nèi)二極管，因此是優(yōu)選的。此時，如果該元件全部是3端子型，則可以使用共用的制造工序來制作，因此是更優(yōu)選的?？梢圆辉陔娐穬?nèi)薄膜晶體管(電路內(nèi)晶體管)中形成保護電路。因為3端子型薄膜晶體管與薄膜二極管相比，難以因為ESD而發(fā)生劣化。另外，不形成對薄膜晶體管進行保護的保護電路，由此可以更有效地縮小電路規(guī)模。(第1實施方式)說明本發(fā)明的半導(dǎo)體裝置的第1實施方式。本實施方式的半導(dǎo)體裝置具備電路， 所述電路包括3端子型薄膜二極管(電路內(nèi)二極管)；和ESD保護電路，其用于保護該薄膜二極管。此外，本實施方式的半導(dǎo)體裝置具備上述那樣的電路即可，廣泛地包括移位寄存器等電路、包括該電路的有源矩陣基板、顯示裝置等。下面，邊參照附圖邊說明本實施方式的電路的實施例。圖5 圖18是分別示出實施例1 14的電路的一部分的構(gòu)成圖。在該實施例中，電路內(nèi)二極管1和保護用二極管20均是N溝道型的3端子型薄膜二極管。此外，為了簡便，對該圖中相同的構(gòu)成要素附上同一參照附圖標記并省略說明?！磳嵤├? 3>圖5示出的實施例1的電路具有電路內(nèi)二極管1和包括保護用二極管20的保護電路。保護用二極管20的第1電極和柵極電極與配線3連接，所述配線3與電路內(nèi)二極管 1的柵極電極連接，保護用二極管20的第2電極與VDD配線連接。另外，將保護用二極管 20的第1電極和柵極電極的相對于配線3的連接部設(shè)為3a、3b時，在連接部3a和連接部 3b之間，電路內(nèi)二極管1的第1電極與配線3連接。將電路內(nèi)二極管1的第1電極的相對于配線3的連接部設(shè)為3c。在實施例1中，當(dāng)對配線3輸入正電荷時，如圖示那樣，電流通過保護用二極管20 從配線3向VDD配線流動。因此，可以大幅度地減少向電路內(nèi)二極管1流入的電流的量。此外，從配線3進入的正電荷進入電路內(nèi)二極管1的柵極電極前，到達保護用二極管20的第1電極即可，不論配線3與保護用二極管20的第1電極、保護用二極管20的柵極電極以及電路內(nèi)二極管1的第1電極的連接部3a、3b、3c的順序如何。在圖6和圖7中示出連接部3a、3b、3c的順序不同的電路的例子。例如如圖6示出的實施例2那樣，在配線3與電路內(nèi)二極管1的第1電極的連接部3c和電路內(nèi)二極管1 的柵極電極之間，保護用二極管20的柵極電極和第1電極可以與配線3連接(3a、3b)。另夕卜，如圖7示出的實施例3那樣，可以在比配線3與保護用二極管20的連接部3a、!3b靠近電路內(nèi)二極管1的柵極電極側(cè)，配置電路內(nèi)二極管1的第1電極與配線3的連接部3c。〈實施例4、5>在圖8示出的實施例4中，電路內(nèi)二極管1的第1電極與配線3通過配線4連接， 對該配線4，連接有保護用二極管20的第1電極和柵極電極。這樣，保護用二極管20的第 1電極和柵極電極可以代替配線3而與配線4連接，所述配線4用于連接電路內(nèi)二極管1的第1電極和配線3。在實施例4的電路中，當(dāng)對配線3輸入正電荷時，電流也從配線4通過保護用二極管20向VDD配線流動，因此，可以大幅度地減少向電路內(nèi)二極管1流入的電流的量。另外，在圖9示出的實施例5中，保護用二極管20的柵極電極與配線4連接，保護用二極管20的第1電極與配線3連接。在這種情況下，如箭頭所示，可以使進入配線3的正電荷從配線3向VDD配線流動。從實施例4和5可知，如果保護用二極管20的第1電極和柵極電極與配線3或配線4的任一個連接，則與電路內(nèi)二極管1的柵極電極電連接，因此，可以得到與實施例1 3相同的效果?！磳嵤├? 12>圖10所示實施例6的電路包括電路內(nèi)二極管Ι-g ；和保護電路，其用于保護電路內(nèi)二極管Ι-g。電路內(nèi)二極管1-g的柵極電極與2個配線3、3'連接。這樣，將具有與2個以上的配線連接的柵極電極的結(jié)構(gòu)稱為“柵極電極分支結(jié)構(gòu)”。保護電路具有至少2個保護用二極管，所述至少2個保護用二極管包括保護用二極管20a，其用于保護電路內(nèi)二極管 Ι-g不受從配線3'進入的靜電的影響；和保護用二極管20b，其用于保護電路內(nèi)二極管1-g 不受從配線3進入的靜電的影響。在實施例6中，當(dāng)對配線3'輸入正電荷時，電流從配線3'經(jīng)過配線3，通過保護用二極管20a向VDD配線流動。另一方面，當(dāng)對配線3輸入正電荷時，如邊參照圖5 圖9 邊在前面所述的那樣，電流通過保護用二極管20b向VDD配線流動。因此，無論靜電從與電路內(nèi)二極管Ι-g的柵極電極連接的哪一個配線3、3'進入，均可以保護電路內(nèi)二極管1-g。實施例7 11 (圖11 圖15)是包括電路內(nèi)二極管l_g的其它的電路，所述電路內(nèi)二極管Ι-g具有柵極電極分支結(jié)構(gòu)。在實施例7 11中，保護用二極管20a、20b的第1 電極和柵極電極與配線3、配線3'、配線4(用于連接電路內(nèi)二極管1的第1電極和配線3 的配線)的任一個連接。在該實施例中，也可以得到與實施例6相同的效果。此外，電路內(nèi)二極管Ι-g的柵極電極可以與3個以上的配線連接。在這種情況下， 優(yōu)選為了更可靠地保護電路內(nèi)二極管Ι-g，設(shè)置與所連接的配線的數(shù)量相同的數(shù)量的保護用二極管。但是，如實施例12所示，有時還可以通過1個保護用二極管20來可靠地保護具有柵極電極分支結(jié)構(gòu)的電路內(nèi)二極管1-g。
1
在圖16示出的實施例12的電路中，從配線3與配線4的連接部(稱為“分支點”) 到保護用二極管20為止的配線長度L33比從分支點到電路內(nèi)二極管l_g的第1電極為止的配線長度L35短。在這種情況下，從分支點到保護用二極管20為止的電阻變得比從分支點到電路內(nèi)二極管Ι-g的第1電極為止的電阻小，因此，即使從配線3'輸入正的靜電，也會在電流31到達電路內(nèi)二極管1的第1電極前，通過保護用二極管20來放電。因此，可以不追加保護用二極管地防止電路內(nèi)二極管1的靜電所造成的破壞?！磳嵤├?3、14>圖17所示實施例13的電路包括電路內(nèi)二極管1-s ；和保護電路，其用于保護電路內(nèi)二極管1-s。電路內(nèi)二極管1-s的第1電極與2個配線4、4'連接。配線4與配線3 連接，所述配線3與電路內(nèi)二極管1-s的柵極電極連接。這樣，將具有與2個以上的配線連接的第1電極的結(jié)構(gòu)稱為“第1電極分支結(jié)構(gòu)”。保護電路具有至少2個保護用二極管，所述至少2個保護用二極管包括保護用二極管20a，其用于保護電路內(nèi)二極管1-s不受從配線4'進入的靜電的影響；和保護用二極管20b，其用于保護電路內(nèi)二極管1-s不受從配線 3進入的靜電的影響。在此，保護用二極管20a的第1電極和柵極電極與配線4'連接。另夕卜，保護用二極管20b的第1電極和柵極電極與配線3或配線4連接。在實施例13中，當(dāng)對配線4'輸入正電荷時，電流通過保護用二極管20a從配線 4'向VDD配線流動。另一方面，當(dāng)從配線3輸入正電荷時，電流通過保護用二極管20b從配線4向VDD配線流動。因此，無論靜電從與電路內(nèi)二極管1-s的第1電極連接的哪一個配線3、4、4'進入，均可以保護電路內(nèi)二極管1-s。圖18所示實施例14是包括電路內(nèi)二極管1-s的其它的電路，所述電路內(nèi)二極管 1-s具有第1電極分支結(jié)構(gòu)。實施例14在保護用二極管20a的第1電極與配線4'連接、 柵極電極與配線4連接這一點上與實施例13不同。即使在這種情況下，也可以通過保護用二極管20a放出從配線4'輸入的正電荷，因此，可以得到與實施例13相同的效果。〈實施例15>實施例15的電路除了將電路內(nèi)二極管和保護用二極管變?yōu)镻溝道型以外，具有與圖5示出的實施例1的電路相同的構(gòu)成。圖19所示實施例15的電路具備P溝道型電路內(nèi)二極管2 ；和保護電路，其包括用于保護電路內(nèi)二極管2的保護用二極管22。在此，保護用二極管22也是P溝道型的3端子型二極管。保護用二極管22的第1電極和柵極電極與配線3連接。當(dāng)將保護用二極管22 的第1電極和柵極電極的相對于配線3的連接部設(shè)為3a、!3b時，在連接部3a和連接部北之間，電路內(nèi)二極管2的第1電極與配線3在連接部3c連接。保護用二極管22的第2電極與VSS配線連接。在實施例15中，當(dāng)對配線3輸入負的靜電時，如圖示那樣，電流通過保護用二極管 22從VSS配線向配線3流動。因此，可以大幅度地減少在電路內(nèi)二極管2的第1和第2電極之間流動的電流的量。此外，雖未圖示，但是在圖6 圖18示出的實施例2 14中，也可以將電路內(nèi)二極管和保護用二極管的導(dǎo)電型變?yōu)镻型。<3端子型二極管的構(gòu)成〉在此，將N溝道型二極管舉為例子來說明用作電路內(nèi)二極管或保護用二極管的3
13端子型二極管的構(gòu)成。圖20是示例3端子型二極管的示意性截面圖。二極管(N溝道型二極管)500具有柵極電極530 ；半導(dǎo)體層534，其隔著柵極絕緣膜532在柵極電極530上形成；以及第1 電極(源極電極)536和第2電極(漏極電極)538，其分別與半導(dǎo)體層534的兩端電連接。 在半導(dǎo)體層534和第1、第2電極536、538之間分別形成有接觸層M0。第1電極536與柵極電極530在接觸孔討2內(nèi)連接。半導(dǎo)體層534中的被2個電極536、538夾著的部分(溝道部)544與柵極電極530重疊。在二極管500中，電流從第1電極536通過半導(dǎo)體層534 的溝道部M4向第2電極538流動。半導(dǎo)體層534沒有特別限定，但是也可以是非晶硅層、多晶硅層、微晶硅層、金屬氧化物半導(dǎo)體層(例如，IGZOandium Gallium Zinc Oxide 銦鎵鋅氧化物)層)等。微晶硅層是具有例如多個柱狀的微晶粒子和包括非晶相的結(jié)晶晶界的層。非晶相在微晶硅層所占的體積率例如是5 40%。另外，由拉曼散射光譜分析的非晶相的峰值高度是微晶部分的峰值高度的1/3 1/10倍。另外，金屬氧化物半導(dǎo)體層可以是包括例如Si-O類半導(dǎo)體 (SiO) Jn-Ga-Si-O 類半導(dǎo)體(IGZO)、h-Zn-O 類半導(dǎo)體(IZO)、或 Si-Ti-O 類半導(dǎo)體(ZTO) 等的層。在將二極管500用作圖5示出的保護用二極管20的情況下，將二極管500的第1 電極(陽極側(cè))536與配線3連接，將第2電極(陰極側(cè))538與VDD配線連接即可。此外，本實施方式的電路所包括的保護用二極管是配置為具有規(guī)定的偏壓方向的二極管即可，不限于3端子型二極管。另外，在上述實施例1 15中，保護用二極管20、22 的導(dǎo)電型與電路內(nèi)二極管1、2的導(dǎo)電型相同，但是它們的導(dǎo)電型也可以不同。本實施方式在作為電路內(nèi)元件而包括薄膜晶體管和薄膜二極管的電路中適當(dāng)?shù)厥褂谩１緦嵤┓绞降?端子型電路內(nèi)二極管1、2利用與薄膜晶體管共用的工序來制作，因此，可以簡化制作工序。特別是在即使作為保護用二極管20也形成3端子型二極管的情況下，可以進一步簡化制造工序。更優(yōu)選本實施方式在單溝道構(gòu)成的電路中使用。單溝道構(gòu)成的電路是指在電路中包括的多個薄膜晶體管和薄膜二極管均是具有同一導(dǎo)電型的、即均是N型或均是P型的電路。(第2實施方式)下面，邊參照附圖邊說明本發(fā)明的半導(dǎo)體裝置的第2實施方式。本實施方式的半導(dǎo)體裝置是移位寄存器。本實施方式的移位寄存器例如設(shè)置于顯示裝置的有源矩陣基板。首先，說明有源矩陣基板的結(jié)構(gòu)。圖21的(a)是液晶顯示面板的有源矩陣基板 601的示意性平面圖，圖21的(b)示出1個像素的示意性結(jié)構(gòu)。在有源矩陣基板601中，柵極驅(qū)動器610和源極驅(qū)動器620 —體地形成。在液晶顯示面板600的顯示區(qū)域中形成多個像素，用參照附圖標記632示出與像素對應(yīng)的有源矩陣基板601的區(qū)域。此外，源極驅(qū)動器620不是必須與有源矩陣基板601—體地形成?？梢杂霉姆椒ò惭b另外制作的源極驅(qū)動器IC等。如圖21的(b)所示，有源矩陣基板601具有與液晶顯示面板600的1個像素對應(yīng)的像素電極601P。像素電極601P通過像素用TFT601T與源極總線601S連接。TFT601T的柵極電極與柵極總線601G連接。另外，像素可以具有像素輔助電容(未圖示)。
在柵極總線601G中連接有柵極驅(qū)動器610的輸出，按照線的順序掃描。在源極總線601S中連接有源極驅(qū)動器620的輸出，提供顯示信號電壓(灰度級電壓)。雖未圖示，但是柵極驅(qū)動器610包括移位寄存器。移位寄存器被構(gòu)成有源矩陣基板601的玻璃基板等絕緣性基板支撐。本實施方式的移位寄存器包括TFT和TFD。該TFT 和TFD是利用與形成在有源矩陣基板601的顯示區(qū)域的像素用TFT601T相同的工序而形成的3端子型。圖22是示例本實施方式的移位寄存器的構(gòu)成圖。移位寄存器50具有多個級 (stage) 0在此，僅示意地示出第1級、η-l級以及η級這3個。該多個級實質(zhì)上具有同一結(jié)構(gòu)，被串聯(lián)連接。來自移位寄存器50的各級的輸出Gout向液晶顯示面板的各柵極總線施加。移位寄存器50的第1級通過S信號輸入線52與外部連接焊盤51連接。由此，從外部連接焊盤51向第1級輸入S信號。在第2級以后的級(例如第η級)中，前級的輸出信號 Gout (Gout (η-l))作為 S 信號(Gout(n-l)Q 輸入。如圖22所示，移位寄存器50的各級具有3端子型二極管匪，其與S信號輸入線 52連接；第1晶體管MG，其輸出輸出信號Gout ；以及多個第2晶體管(MN、MK、MH)，其各自的源極區(qū)域或漏極區(qū)域與第1晶體管MG的柵極電極電連接。第1晶體管MG是所謂的上拉晶體管，將與第1晶體管MG的柵極電極連接的配線稱為netA。二極管匪的柵極電極和第 1電極與S信號輸入線52連接，第2電極與neU連接。在本實施方式中，該二極管和晶體管的導(dǎo)電型均是N型。在S信號輸入線52中，設(shè)有用于保護二極管匪的保護電路53。保護電路53配置在二極管MM的附近。保護電路53具有保護用二極管，所述保護用二極管的陽極側(cè)的電極與S信號輸入線52連接，陰極側(cè)的電極與VDD配線連接。本實施方式的保護用二極管的構(gòu)成是具有邊參照圖20邊在前面所述的構(gòu)成的N溝道型二極管。另外，如邊參照圖5 圖9 邊在前面所述的那樣，配置為電流從S信號輸入線52向VDD配線流動。僅在像素寫入時間內(nèi)從各級對柵極總線輸出輸出信號Gout。采用如下構(gòu)成當(dāng)關(guān)注1個級時，在1幀期間(全部柵極總線被順序選擇，到該柵極總線被再次選擇為止的期間)中的大部分時間內(nèi)Gout的電位被固定為VSS。S信號(來自外部連接焊盤51的信號S或來自前級的信號Gout(Ii-I)S)從S信號輸入線52通過二極管匪向netA發(fā)送，對netA進行預(yù)充電。此時，源極或漏極與netA連接的晶體管麗、MK以及MH是截止的。下面，當(dāng)時鐘信號CK是高電平時，將netA上拉。此時，輸出信號Gout (η)向柵極總線輸出，與該柵極總線連接的像素用TFT成為導(dǎo)通狀態(tài)，從源極總線向像素電極提供顯示信號電壓。即，由像素電極和相對電極(未圖示)以及它們之間的液晶層(未圖示)構(gòu)成的液晶電容被充電。之后，通過重置信號R(下級的輸出信號Gout(n+l))，將netA和Gout的電位下拉至Ij VSS。在此，電容CAPl保持netA的電位，輔助輸出。晶體管MJ與重置信號R相應(yīng)地，將輸出信號Gout的電位變?yōu)榈碗娖健＞w管ML與時鐘信號CKB相應(yīng)地將輸出信號Gout的電位變?yōu)榈碗娖健?幀(垂直掃描期間)1次地在垂直回掃期間(從移位寄存器的最終級的
15輸出到最初級的輸出為止的期間)內(nèi)，向移位寄存器的全部級提供清除信號CLR，使全部級的netA變?yōu)榈碗娖?。此外，清除信號CLR還兼有移位寄存器的最終級的重置信號的作用。本實施方式的移位寄存器還可以在輸入部和各級的輸出部具備保護電路。圖23是示出本實施方式的移位寄存器的其它的構(gòu)成的圖。為了簡便，對與圖22 相同的構(gòu)成要素附上相同的參照附圖標記，省略說明。移位寄存器60除了具有保護電路53以外，還具有設(shè)置在外部連接焊盤51的附近的保護電路61和設(shè)置在各級的柵極總線的保護電路63。其它的構(gòu)成與圖22示出的移位寄存器50是相同的。保護電路61、63均包括偏壓方向不同的2個保護用二極管Dl、D2。因此，當(dāng)從外部連接焊盤51向S信號輸入線52輸入正的電荷時，電流向保護電路61的二極管Dl流動， 使正的電荷向VDD配線放出。另一方面，當(dāng)從外部連接焊盤51輸入負的電荷時，電流向保護電路61的二極管D2流動，使負的電荷向VSS配線放出。同樣地，當(dāng)從像素區(qū)域側(cè)向柵極總線輸入正的電荷時，電流向保護電路63的二極管Dl流動，當(dāng)輸入負的電荷時，電流向保護電路63的二極管D2流動，因此，可以使這些電荷向VDD配線或VSS配線放出。圖22和圖23示出的移位寄存器50、60具備用于保護二極管匪不受ESD影響的保護電路53，因此，具有下面的優(yōu)點。為了比較，在圖M中示出僅在輸入輸出部設(shè)置了保護電路61、63的移位寄存器 70。移位寄存器70除了不具有用于保護二極管匪的保護電路53這一點以外，具有與圖23 示出的移位寄存器60相同的構(gòu)成。在移位寄存器70中，保護電路61可以保護移位寄存器70的第1級所包括的電路內(nèi)元件不受從外部連接焊盤51向S信號輸入線52輸入的靜電的影響。同樣地，例如設(shè)置在第n-1級的柵極總線的保護電路63可以保護移位寄存器70的后級(第η級)所包括的電路內(nèi)元件不受從外部(像素區(qū)域側(cè))向其柵極總線輸入的靜電的影響。但是，從保護電路61、63到要保護的電路內(nèi)元件(例如二極管匪、晶體管MN)為止的配線長，因此，該配線成為天線而誘發(fā)靜電的結(jié)果(箭頭71、72)是有可能大電流向要保護的電路內(nèi)元件流動。 此外，在產(chǎn)品完成后，來自外部輸入輸出端子的靜電成為問題，而在制造工序中，當(dāng)蝕刻等配線形成時等，如上所述，有可能在電路內(nèi)的配線中產(chǎn)生靜電。特別是如邊參照圖1和圖2邊說明的那樣，可以考慮即使在電路內(nèi)元件中，3端子型二極管MM易于產(chǎn)生特性劣化、破壞。本發(fā)明的發(fā)明者對移位寄存器70的二極管MM和晶體管MN的特性的變化進行了調(diào)查，因此，在下面進行說明。圖25的(a)和(b)是示出圖M所示移位寄存器70的第69 78級(LINE69 LINE78)的二極管匪和晶體管MH的電壓(Vg)-電流(Id)特性的圖。此外，為了將兩者以 TFT特性進行比較，對二極管在以可以進行3端子測定的方式將各個電極分離后，進行測定。將漏極電壓Vd設(shè)為10V。從圖25的(a)可知，可以確認在測定的二極管匪中的3個二極管匪中，特性大幅度地劣化。此外，未發(fā)現(xiàn)特性劣化的二極管MM的閾值Vth的平均值是3. 55V，閾值的變動幅度Vth(3 σ)是0.32V。3個二極管匪的劣化可以考慮是因為在連接保護電路61、63和要保護的二極管MM的配線中產(chǎn)生靜電，大電流向二極管MM流動。從該結(jié)果來看，可知通過保護電路61、63可靠地保護二極管MM是困難的。
相比之下，如圖25的(b)所示，在測定的晶體管麗中未發(fā)現(xiàn)任何特性的劣化。晶體管麗的閾值Vth的平均值是3. 78V，閾值的變動幅度Vth (3 σ )是0. 38V。從該結(jié)果可以確認即使在靜電從外部進入了用于輸入CLR信號的線的情況下，晶體管麗也難以被破壞。另一方面，根據(jù)本實施方式的移位寄存器50、60，用于保護二極管匪的保護電路 53設(shè)置在比輸入輸出部的保護電路61、63離二極管MM近的位置。優(yōu)選像這樣保護電路53 的保護用二極管和二極管MM之間的配線長度比外部連接焊盤51等的輸入輸出部和保護電路53的保護用二極管之間的配線長度(例如IOmm)充分地小(例如Imm以下)。由此，靜電進入保護電路53和二極管MM之間的配線的可能性極小，不僅在產(chǎn)品完成后，在制造工序中也可以更可靠地保護二極管MM不受靜電的影響。此外，在圖示的例子中，來自保護用二極管的第1電極和柵極電極的配線以夾著二極管MM的第1電極與S信號輸入線52的連接部的方式與S信號輸入線52連接，保護電路53和二極管MM之間的配線長度大致是零。這樣，優(yōu)選本實施方式的保護電路53無需如現(xiàn)有那樣配置在電路的輸入輸出部， 而是形成在離要保護的二極管更近的位置。因此，可以不與來自輸入輸出部的配線直接連接，也可以在輸入輸出部和保護電路53之間設(shè)置其它的電路內(nèi)元件。本實施方式的移位寄存器的構(gòu)成不限于圖22、圖23示出的構(gòu)成。本實施方式可以在將薄膜二極管作為電路內(nèi)元件而包括的各種移位寄存器中使用。圖沈是用于說明本實施方式的其它的移位寄存器80的圖。移位寄存器80包括多個級，各級具有圖沈所示的構(gòu)成。移位寄存器80的各級具有配置在S信號輸入線84和配線NetA之間的二極管81 ； 和用于保護二極管81的保護電路83。二極管81的柵極電極和第1電極與S信號輸入線84 連接，第2電極與配線NetA連接。保護電路83包括保護用二極管，所述保護用二極管的陽極側(cè)的電極與S信號輸入線84連接，陰極側(cè)的電極與VDD配線連接。另外，第1晶體管Μ5 和與CK信號輸入線連接的晶體管Μ2分別與VDD配線連接。根據(jù)該構(gòu)成，除了邊參照圖22、圖23邊如在前面所述的效果以外，還具有如下的優(yōu)點。在圖22和圖23示出的構(gòu)成中，為了設(shè)置保護電路53，需要布設(shè)不與移位寄存器的電路內(nèi)元件連接的VDD配線，電路規(guī)模有可能變大。相比之下，根據(jù)圖沈的構(gòu)成，在移位寄存器的各級內(nèi)，至少1個電路內(nèi)元件與VDD配線連接，因此，無需以設(shè)置保護電路83為目的來布設(shè)VDD配線，可以更有效地抑制電路規(guī)模的增大。上述移位寄存器50、60、80的第2晶體管均具有單溝道結(jié)構(gòu)，但是也可以取而代之地具有多溝道結(jié)構(gòu)(例如，雙重溝道結(jié)構(gòu))。特別是優(yōu)選在使用微晶硅膜形成第2晶體管的情況下，該晶體管具有多溝道結(jié)構(gòu)。下面說明其理由。當(dāng)將netA上拉時，在源極或漏極與netA連接的第2晶體管(處于截止狀態(tài))的源極、漏極之間施加大的電壓(Vds)。此時被上拉的netA的電壓在因為本來的時鐘信號 CK(低電平)而下降之前，因為源極或漏極與netA連接的第2晶體管的漏電電流而降低。 netA的電壓降低，由此輸出信號Gout不會成為高電平，或輸出信號Gout的波形變得圓鈍， 無法向像素電極提供充分的電壓，顯示質(zhì)量降低。當(dāng)使用單溝道結(jié)構(gòu)的微晶硅TFT來構(gòu)成移位寄存器時，該TFT的漏電電流比較大， 因此，因為漏電電流，發(fā)生上述不良的可能性變高。相比之下，多溝道結(jié)構(gòu)的微晶硅TFT的子閾值區(qū)域的漏電電流比具有單溝道結(jié)構(gòu)的微晶硅TFT小，因此，可以抑制netA和輸出信號Gout的波形圓鈍。此外，如果在多個第2晶體管內(nèi)的至少1個的TFT中導(dǎo)入雙重溝道結(jié)構(gòu)，則對于該晶體管，可以減少漏電電流。(第3實施方式)下面，邊參照附圖邊說明本發(fā)明的半導(dǎo)體裝置的第3實施方式。在此，邊參照圖 27 圖32邊說明將本發(fā)明的保護電路在移位寄存器以外的電路中使用的例子。本實施方式的保護電路的構(gòu)成和配置(偏壓方向)與在第1和第2實施方式中所述的構(gòu)成和配置是相同的。此外，在一部分圖中，僅示出形成保護電路的位置，省略保護電路的構(gòu)成。圖27是示例柵極導(dǎo)通電壓發(fā)生電路90的圖。在該例中，在現(xiàn)有的柵極導(dǎo)通電壓發(fā)生電路(例如在特開平8-^^407號公報中公開。)中設(shè)有用于保護電路內(nèi)二極管91的保護電路93。圖觀是示例柵極截止電壓發(fā)生電路100的圖。在該例中，在現(xiàn)有的柵極截止電壓發(fā)生電路(例如在特開平8-^^407號公報中公開。)中設(shè)有用于保護電路內(nèi)二極管101的保護電路103。圖四是示例畫面取消電路110的圖。在該例中，在現(xiàn)有的畫面取消電路(例如在特開平9-127486號公報中公開。)中設(shè)有用于保護電路內(nèi)二極管111的保護電路113。圖30是示例截止電壓發(fā)生電路120的圖。在該例中，在現(xiàn)有的截止電壓發(fā)生電路 (例如在特開平9-222591號公報中公開。)中設(shè)有用于保護電路內(nèi)二極管121的保護電路123A、123B。在此，在電路內(nèi)二極管121的輸入側(cè)和輸出側(cè)，分別配置有保護電路123A、 123B，但是保護電路可以僅設(shè)置在電路內(nèi)二極管121的輸入側(cè)和輸出側(cè)的任一方。圖31是示例輸入信號校正電路130的圖。在該例中，在現(xiàn)有的輸入信號校正電路 (例如在特開2007-822391號公報中公開。)中設(shè)有用于保護電路內(nèi)二極管131的保護電路 133。圖32是示例移位寄存器電路140的圖。在該例中，在現(xiàn)有的移位寄存器電路(例如在特開2008-22539號公報中公開。)中設(shè)有用于保護電路內(nèi)二極管141的保護電路143。這樣，本實施方式的保護電路可以在包括電路內(nèi)二極管的各種電路中使用，可以得到與上述實施方式相同的效果。另外，如在圖27 圖32中所示的例子那樣，不僅在包括電路內(nèi)二極管的電路中，還在包括VDD配線的電路中適當(dāng)?shù)厥褂?。無需為了形成保護電路的目的而布設(shè)VDD配線，因此，可以不擴大電路規(guī)模地形成保護電路。此外，本發(fā)明的保護用二極管指對電路內(nèi)二極管進行保護的保護電路所包括的二極管，不包括用于保護保護用二極管的二極管。例如在特開平3-206666號公報中公開了用于保護保護用二極管的二極管。圖33的(a)是示出在特開平3-206666號公報中公開的電路300的圖，圖32的 (b)是放大了電路300的一部分的圖。電路300具有用于保護薄膜晶體管10的寄生二極管 304、305、306。另外，用于保護寄生二極管305、306的保護用二極管308、309分別與保護用二極管305、306并聯(lián)地連接。在電路300中，保護用二極管308、309不是電路內(nèi)二極管(成為電路的主要構(gòu)成要素的二極管)，而是對保護用二極管(寄生二極管)305、306進行保護的二極管。另外， 保護用二極管308和寄生二極管305并聯(lián)地連接，因此，例如當(dāng)對寄生二極管305施加電壓而成為導(dǎo)通狀態(tài)時，保護用二極管308也成為導(dǎo)通狀態(tài)而流過電流。這樣，寄生二極管305 和保護用二極管308同時成為導(dǎo)通狀態(tài)，輸出電流均向相同的配線(VCC配線)流動。在電路300中，寄生二極管305不是電路的主要構(gòu)成要素，因此，即使寄生二極管305和保護用二極管308與共用的配線連接也沒有問題。此外，當(dāng)寄生二極管305被假定為電路內(nèi)二極管時，有可能因為保護用二極管308而引起電路的誤動作。這是因為，由于電路內(nèi)二極管和保護用二極管并聯(lián)地連接，因此，無法僅使電路內(nèi)二極管成為導(dǎo)通狀態(tài)，電路內(nèi)二極管和保護用二極管的輸出電流均向共用的輸出線流動。相比之下，在本發(fā)明中，要保護的二極管是電路內(nèi)二極管。如圖34所示，要保護的電路內(nèi)二極管1和保護用二極管20分別與不同的輸出線連接。因此，即使對電路內(nèi)二極管 1施加最佳電壓而成為導(dǎo)通狀態(tài)，保護用二極管20也不會成為導(dǎo)通狀態(tài)。因此，保護用二極管20不會對電路內(nèi)二極管1的輸出線的電流值帶來影響，因此，不會使電路誤動作。工業(yè)上的可利用件本發(fā)明可以在具備了形成在絕緣基板上的電路的各種半導(dǎo)體裝置中使用。例如， 可以在有源矩陣基板等電路基板、液晶顯示裝置、有機電致發(fā)光(EL)顯示裝置和無機電致發(fā)光顯示裝置等顯示裝置、平板型X線圖像傳感裝置等拍攝裝置、圖像輸入裝置、指紋讀取裝置等電子裝置等具備了薄膜晶體管的裝置中廣泛地使用。特別是在倍速驅(qū)動等情況下的顯示質(zhì)量優(yōu)異的液晶顯示裝置、低功耗液晶顯示裝置、或更大型的液晶顯示裝置等中使用時是有利的。附圖標記說明D1、D2保護用二極管20保護用二極管(N溝道型)22保護用二極管(P溝道型)MM電路內(nèi)二極管1電路內(nèi)二極管(N溝道型)2電路內(nèi)二極管(P溝道型)3、8、9 配線MK、MH、MJ、ML、麗薄膜晶體管50、60、70、80 移位寄存器52S信號輸入線53保護電路61、63保護電路
權(quán)利要求
1.一種半導(dǎo)體裝置，具備電路，所述電路形成在基板上，包括薄膜二極管和保護電路，所述保護電路包括保護用二極管，上述薄膜二極管具備至少ι個半導(dǎo)體層，其形成在上述基板上，具有第1區(qū)域、第2區(qū)域、位于上述第1區(qū)域和上述第2區(qū)域之間的溝道區(qū)域；柵極電極，其與上述溝道區(qū)域重疊地配置； 柵極絕緣層，其形成在上述柵極電極和上述半導(dǎo)體層之間； 第1電極，其設(shè)置在上述第1區(qū)域上，與上述第1區(qū)域和上述柵極電極電連接；以及第2電極，其設(shè)置在上述第2區(qū)域上，與上述第2區(qū)域電連接， (a)上述薄膜二極管的導(dǎo)電型是N型，上述保護用二極管的陽極側(cè)的電極與如下配線連接所述配線與上述薄膜二極管的上述柵極電極或上述第1電極連接，或者(b)上述薄膜二極管的導(dǎo)電型是P型，上述保護用二極管的陰極側(cè)的電極與如下配線連接所述配線與上述薄膜二極管的上述柵極電極或上述第1電極連接， 上述保護用二極管不與上述薄膜二極管并聯(lián)地連接，上述保護電路不具有與上述配線連接成電流的流動方向與上述保護用二極管的電流的流動方向相反的其它的二極管。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置， 上述保護用二極管具備至少1個半導(dǎo)體層，其形成在上述基板上，具有第1區(qū)域、第2區(qū)域、位于上述第1區(qū)域和上述第2區(qū)域之間的溝道區(qū)域；柵極電極，其與上述溝道區(qū)域重疊地配置； 柵極絕緣層，其形成在上述柵極電極和上述半導(dǎo)體層之間； 第1電極，其設(shè)置在上述第1區(qū)域上，與上述第1區(qū)域和上述柵極電極電連接；以及第2電極，其設(shè)置在上述第2區(qū)域上，與上述第2區(qū)域電連接。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，上述薄膜二極管的半導(dǎo)體層和上述保護用二極管的半導(dǎo)體層由同一半導(dǎo)體膜形成。
4.根據(jù)權(quán)利要求1至3中的任一項所述的半導(dǎo)體裝置，還包括多個薄膜晶體管，上述多個薄膜晶體管的導(dǎo)電型與上述薄膜二極管的導(dǎo)電型是相同的，上述多個薄膜晶體管的半導(dǎo)體層與上述薄膜二極管的半導(dǎo)體層由同一半導(dǎo)體膜形成。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，在與上述薄膜晶體管的柵極電極連接的配線上未設(shè)置保護電路。
6.根據(jù)權(quán)利要求1至5中的任一項所述的半導(dǎo)體裝置，上述電路包括從外部向上述電路輸入信號的輸入部或從上述電路向外部輸出信號的輸出部，上述薄膜二極管和上述保護用二極管之間的配線長度比上述輸入部或上述輸出部和上述保護用二極管之間的配線長度短。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置，上述薄膜二極管和上述保護用二極管之間的配線長度是Imm以下。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，(a)上述薄膜二極管的導(dǎo)電型是N型，上述保護用二極管的陽極側(cè)的電極與如下配線連接所述配線與上述薄膜二極管的上述柵極電極或上述第1電極連接，當(dāng)上述保護用二極管的上述陽極側(cè)的電極是高電平狀態(tài)時，上述保護用二極管的陰極側(cè)的電極也成為高電平狀態(tài)。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，(a)上述薄膜二極管的導(dǎo)電型是N型，上述保護用二極管的陽極側(cè)的電極與如下配線連接所述配線與上述薄膜二極管的上述柵極電極或上述第1電極連接，上述保護用二極管的陰極側(cè)的電極與VDD電源的配線連接。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，(b)上述薄膜二極管的導(dǎo)電型是P型，上述保護用二極管的陰極側(cè)的電極與如下配線連接所述配線與上述薄膜二極管的上述柵極電極或上述第1電極連接，當(dāng)上述保護用二極管的上述陰極側(cè)的電極是低電平狀態(tài)時，上述保護用二極管的陽極側(cè)的電極也成為低電平狀態(tài)。
11.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，(b)上述薄膜二極管的導(dǎo)電型是P型，上述保護用二極管的陰極側(cè)的電極與如下配線連接所述配線與上述薄膜二極管的上述柵極電極或上述第1電極連接，上述保護用二極管的陽極側(cè)的電極與VSS電源的配線連接。
12.根據(jù)權(quán)利要求1至11中的任一項所述的半導(dǎo)體裝置，上述電路包括移位寄存器。
全文摘要
半導(dǎo)體裝置具備薄膜二極管(1)；和保護電路，其包括保護用二極管(20)，薄膜二極管(1)具備半導(dǎo)體層，其具有第1區(qū)域、第2區(qū)域以及溝道區(qū)域；柵極電極；第1電極(S1)，其與第1區(qū)域和柵極電極連接；以及第2電極(D1)，其與第2區(qū)域連接，薄膜二極管(1)是N型，保護用二極管(20)的陽極側(cè)的電極與配線(3)連接，所述配線(3)與薄膜二極管(1)的柵極電極或第1電極連接，或者，薄膜二極管是P型，保護用二極管的陰極側(cè)的電極與如下配線連接所述配線與薄膜二極管的柵極電極或第1電極連接，保護電路不具有使得電流的流動方向與保護用二極管(20)的電流的流動方向相反地與配線(3)連接的其它的二極管。由此，可以抑制電路規(guī)模的增大并抑制由ESD導(dǎo)致的薄膜二極管的劣化。
文檔編號H01L21/822GK102460711SQ201080025949
公開日2012年5月16日 申請日期2010年6月1日 優(yōu)先權(quán)日2009年6月9日
發(fā)明者森脅弘幸 申請人:夏普株式會社