專利名稱：形成具有壓電電阻的器件的方法和加速度計(jì)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件的制造工藝。
背景技術(shù)：
過去，微機(jī)電系統(tǒng)(MEMS)由于MEMS器件呈現(xiàn)的靈敏度、時(shí)空分辨率和較低功率需求，已證明在許多應(yīng)用中均是有效的解決方案。一種此類應(yīng)用是整合電容、光學(xué)或壓電電阻 (器)技術(shù)的平面內(nèi)慣性傳感器。在使用離子植入技術(shù)的應(yīng)用中，壓電電阻已形成于傳感元件的壁上。然而，植入壓電電阻會(huì)遇到增大的噪聲級、降低的靈敏度和更高的熱預(yù)算的問題。需要一種在傳感元件壁上形成壓電電阻的方法，其提供呈現(xiàn)出降低的噪聲級的壓電電阻。另外還需要形成于傳感元件壁上的壓電電阻，所述壓電電阻呈現(xiàn)出良好的靈敏度和低熱預(yù)算。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個(gè)實(shí)施例，提供了一種形成具有壓電電阻的器件的方法，包括提供基底；在基底中蝕刻溝槽，以形成豎直壁；在豎直壁上外延生長壓電電阻層；以及使豎直壁與沿著水平面延伸的基底的底層分離，以使得壓電電阻層可相對于水平面內(nèi)的底層運(yùn)動(dòng)。另一個(gè)實(shí)施例在于在基底中蝕刻以形成豎直壁，氧化暴露的側(cè)壁區(qū)域，在系縛件區(qū)域上沿著豎直壁選擇性地移除氧化物，外延生長壓電電阻層并使豎直壁與基底的底層分離。根據(jù)本發(fā)明的另一個(gè)實(shí)施例，平面內(nèi)加速度計(jì)包括絕緣體上硅(SOI)基底，其包括位于SOI處理層(handle layer)與SOI活性層之間的埋入氧化物層(或埋入氧化層)；溝槽，其從基底的上表面穿過SOI活性層延伸至由埋入氧化物層形成的空隙區(qū)域；系縛件(或索帶件)， 其由SOI活性層形成，所述系縛件在空隙區(qū)域上方延伸且位于溝槽的第一部分與溝槽的第二部分之間；系縛件的第一端部，其與SOI處理層呈固定關(guān)系；系縛件的第二端部，其可在由基底的上表面限定的平面平行的平面內(nèi)運(yùn)動(dòng)；以及第一壓電電阻，其從系縛件外延生長進(jìn)入溝槽的第一部分內(nèi)。可使用的另一基底是塊體硅基底，其具有限定從上表面延伸至所需深度的溝槽的特征。根據(jù)另一個(gè)實(shí)施例，一種形成壓電電阻器件的方法包括提供絕緣體上硅(SOI)基底或塊體硅基底；在SOI或硅基底的上表面上形成第一光掩模；穿過第一光掩模中的窗口在SOI或硅基底的上表面中植入(引入)導(dǎo)電雜質(zhì)，以形成第一徑跡；在SOI 或硅基底的所述上表面上形成第二光掩模；在SOI或硅基底的上表面中蝕刻溝槽，所述溝槽穿過SOI基底的活性層到達(dá)SOI基底的埋入氧化物層，或者對于硅基底到達(dá)所需深度；在由溝槽蝕刻暴露的活性層的一部分上外延形成至少一個(gè)壓電電阻；以及移除位于通過溝槽蝕刻暴露的活性層的部分下方的埋入氧化物層的一部分。就硅基底而言，從系縛件和檢測質(zhì)量或檢測質(zhì)量塊(proofmass)正下方的背側(cè)移除硅的一部分。壓電電阻器件也可在結(jié)構(gòu)釋放后形成。


圖1示出了根據(jù)本發(fā)明的原理具有外延生長壓電電阻的加速度計(jì)器件的透視圖；圖2示出了根據(jù)本發(fā)明的原理制造具有外延生長壓電電阻的器件的工藝流程圖；圖3示出了可用于根據(jù)本發(fā)明的原理的器件中的基底的橫截面圖，其中所述基底在該實(shí)施例中為絕緣體上硅(SOI)基底；圖4示出了圖3中的基底的俯視圖，其中光掩模包括具有待植入基底的上表面中的導(dǎo)電徑跡的形狀的窗口；圖5示出了沿圖4中的線A-A剖開的圖4的光掩模和基底的橫截面圖；圖6示出了在雜質(zhì)已植入且激活并且薄硅氧化物層已生長于基底的上表面上后圖4中的基底的橫截面圖；圖7示出了圖6中的基底的俯視圖，其中光掩模包括具有待蝕刻到基底的上表面中的溝槽的形狀的窗口；圖8示出了沿圖7中的線B-B剖開的圖7的光掩模和基底的橫截面圖；圖9示出了在已穿過SOI活性層至埋入氧化物層蝕刻了溝槽且壓電電阻外延單晶硅已選擇性沉積在由溝槽暴露的SOI活性層的豎直壁上后圖7中的基底的俯視圖；圖10示出了沿圖9中的線C-C剖開的圖9中的基底的橫截面圖；圖11示出了已蝕刻了壓電電阻外延單晶硅層而留下位于系縛件區(qū)域的側(cè)壁上的兩個(gè)壓電電阻傳感元件后圖9中的基底的俯視圖；圖12示出了沿圖11中的線D-D剖開的圖11中的基底的橫截面圖；圖13示出了在已使用汽相蝕刻移除部分埋入氧化物層而在系縛件區(qū)域和檢測質(zhì)量區(qū)域下形成空隙后圖11中的基底的橫截面圖；圖14示出了圖13中的基底的俯視圖，其中蔭罩包括具有待形成于基底的上表面上的接觸墊的形狀的窗口；圖15示出了圖14中的基底的俯視圖，其中形成于基底的上表面上的接觸墊與基底的上表面中的導(dǎo)電徑跡導(dǎo)電接觸；圖16示出了沿圖15的線E-E剖開的圖15中的基底的俯視圖；圖17示出了根據(jù)本發(fā)明的原理形成的另一配置器件的俯視圖，該器件配置有兩個(gè)加速度計(jì)；圖18示出了根據(jù)本發(fā)明的原理形成的另一配置器件的俯視圖，該器件配置有共享一個(gè)公共檢測質(zhì)量的兩個(gè)加速度計(jì)；圖19示出了根據(jù)本發(fā)明的原理形成的另一配置器件的俯視圖，該器件配置成提供三個(gè)加速傳感范圍。
具體實(shí)施例方式為了更好地理解本發(fā)明的原理，現(xiàn)將參照圖中示出并在下文說明書中描述中的實(shí)施例對進(jìn)一步對本發(fā)明進(jìn)行描述。應(yīng)理解，不意欲對本發(fā)明的范圍進(jìn)行任何限制。進(jìn)一步應(yīng)理解，本發(fā)明包括對示出的實(shí)施例的任何改變和修改，且包括本發(fā)明領(lǐng)域技術(shù)人員通常了解的本發(fā)明的原理的進(jìn)一步應(yīng)用。圖1示出了加速度計(jì)器件100的透視圖。器件100形成于基底102上，該基底在此實(shí)施例中為絕緣體上硅(SOI)基底?；?02包括SOI處理層(handle layer) 104、埋入氧化物層106和SOI活性層108，為使描述更清楚，SOI活性層108以部分切去的方式示出。溝槽110從SOI活性層108的上表面112延伸至SOI處理層104與SOI活性層 108之間的空隙區(qū)域114，所述空隙區(qū)域114通過移除埋入氧化物層106的部分而形成。溝槽110限界錨區(qū)域116，所述錨區(qū)域116通過埋入氧化物層106的殘留部118連接至SOI處理層104。三個(gè)接觸墊120、122和IM位于錨區(qū)域116的上表面上。在該實(shí)施例中由鋁制成或者可由其他金屬或?qū)щ姴牧现瞥傻慕佑|墊120與植入的導(dǎo)電徑跡1 或SOI活性層108 中的諸如金屬或硅的其他導(dǎo)電材料導(dǎo)電接觸。導(dǎo)電徑跡1 又與壓電電阻傳感元件1 導(dǎo)電接觸。壓電電阻傳感元件1 沿著系縛件區(qū)域(也稱為懸臂)130的長度延伸，從系縛件區(qū)域130的一側(cè)向外延伸進(jìn)入溝槽110中。類似地，接觸墊123與植入的導(dǎo)電徑跡132或者SOI活性層108中的諸如金屬或硅的其他導(dǎo)電材料導(dǎo)電接觸。導(dǎo)電徑跡132又與壓電電阻傳感元件134導(dǎo)電接觸。壓電電阻傳感元件134沿著系縛件區(qū)域130的長度延伸，從系縛件區(qū)域130的相反側(cè)向外延伸進(jìn)入溝槽110中。接觸墊122與植入的導(dǎo)電徑跡138或者SOI活性層108中的諸如金屬或硅的其他導(dǎo)電材料導(dǎo)電接觸。導(dǎo)電徑跡138包括植入或者導(dǎo)電摻雜或沉積在錨區(qū)域116中的錨部分 140。導(dǎo)電徑跡的延伸部分142越過系縛件區(qū)域130延伸至基區(qū)144?；鶇^(qū)144植入或?qū)щ姄诫s或沉積至檢測質(zhì)量區(qū)域(proof mass area) 146中，并且與壓電電阻傳感元件1 和壓電電阻傳感元件134導(dǎo)電連接。在操作時(shí)，加速度計(jì)器件100安裝至目標(biāo)物體(未圖示)上。當(dāng)目標(biāo)物體(未圖示)沿箭頭148的方向加速時(shí)，固定附著至目標(biāo)物體(未圖示)上的SOI處理層104與目標(biāo)物體(未圖示)同時(shí)加速。錨區(qū)域116通過殘留部118固定安裝至SOI處理層104上。 相應(yīng)地，錨區(qū)域116也與目標(biāo)物體(未圖示)同時(shí)加速。檢測質(zhì)量區(qū)域146和系縛件區(qū)域130未固定安裝至SOI處理層104上。相反，檢測質(zhì)量區(qū)域146和系縛件區(qū)域130由錨區(qū)域116支撐。相應(yīng)地，隨著錨區(qū)域116沿箭頭148 的方向加速，系縛件由于系縛件區(qū)域130和檢測質(zhì)量區(qū)域146的慣性而撓曲(或彎曲)。系縛件區(qū)域130的撓曲導(dǎo)致壓電電阻傳感元件1 和134撓曲。壓電電阻傳感元件1 和 134將撓曲區(qū)域的機(jī)械運(yùn)動(dòng)轉(zhuǎn)換成電阻變化。導(dǎo)電徑跡126、132和138提供了電流傳導(dǎo)路徑，其將壓電電阻傳感元件中的電阻變化轉(zhuǎn)換成傳感元件1觀、134上的電壓變化，進(jìn)而導(dǎo)致接觸墊120、122和125上的電壓差。 接著可使用電阻或電壓變化來確定目標(biāo)物體(未圖示)的加速度。圖2示出了可用于制造加速度計(jì)器件100的制造工藝的流程圖150。圖2的工藝 150開始(方框152)并提供基底(方框154)。接著形成限定低電阻系數(shù)連接路徑的光掩模(方框156)，隨后植入雜質(zhì)以形成低電阻系數(shù)路徑(方框158)。激活植入的雜質(zhì)且通過熱氧化生長薄二氧化硅層(方框160)。形成用于限定薄二氧化硅層中的錨、系縛件和檢測質(zhì)量的第二光掩模(方框 162)，隨后，使用深反應(yīng)離子蝕刻形成從基底的上表面到基底的埋入氧化物層的溝槽，以形成錨、系縛件和檢測質(zhì)量區(qū)域(方框164)。在通過深離子反應(yīng)蝕刻暴露的硅區(qū)域上選擇性沉積摻雜的外延單晶硅(方框166)。形成第三光掩模，以保護(hù)系縛件的側(cè)壁區(qū)域上的壓電電阻外延單晶硅(方框168)，且蝕刻掉未受保護(hù)的壓電電阻外延單晶硅(方框170)。移除部分埋入氧化物層，以釋放檢測質(zhì)量和系縛件(方框172)。形成蔭罩(shadow mask)，以限定電接觸墊區(qū)域(方框174)，以及濺射沉積鋁，以形成電接觸區(qū)域(方框176)。接著工藝結(jié)束(方框178)。圖3-16中示出了圖2的工藝的一個(gè)實(shí)例。圖3中示出了基底200。該實(shí)施例中的基底200為絕緣體上硅(SOI)基底，其包括SOI處理層202、埋入二氧化硅層204和活性 SOI層206。接著，在SOI活性層206的暴露的上表面上形成光掩模208，如圖4和5所示。 光掩模208包括窗口 210，活性層206通過窗口被暴露。接著，雜質(zhì)穿過窗口 210植入活性層206內(nèi)。使用熱氧化激活雜質(zhì)，以形成SOI活性層206內(nèi)的導(dǎo)電徑跡212和薄二氧化硅層214，該薄二氧化硅層214覆蓋導(dǎo)電徑跡212和SOI活性層206，如圖6所示。接著，如圖7和8中所示，在硅氧化物層214上形成光掩模220。光掩模220包括窗口 222，所述窗口 222限定固定錨區(qū)域224、系縛件區(qū)域2 和檢測質(zhì)量區(qū)域228。接著， 利用深反應(yīng)離子蝕刻工藝在通過窗口 222暴露的部分二氧化硅層214以及位于二氧化硅層 214的暴露部分的正下方的部分SOI活性層206中形成溝槽230 (參見圖9和10)，以暴露位于二氧化硅層214的暴露部分的正下方的埋入氧化物層204的一部分。接著在由溝槽230 暴露的SOI活性層206的內(nèi)部豎直表面上外延沉積選擇性單晶硅層232，如圖9和10所示。 外延硅材料的選擇性沉積也在由溝槽230暴露的SOI活性層206的外部豎直表面上形成單晶硅層234。接著使用光刻法保護(hù)與系縛件區(qū)域2 相鄰的單晶硅層232的部分，并且蝕刻單晶硅層234和單晶硅層232的殘余部分。因而，如圖11和12所示，溝槽230內(nèi)的單晶硅層 234完全移除，而且單晶硅層232除了與系縛件區(qū)域2 相鄰的傳感元件236和238之外也被移除。傳感元件236與徑跡212中的兩個(gè)導(dǎo)電連接。具體言之，傳感元件236與位于錨區(qū)域2M中的外部徑跡240導(dǎo)電連接，且連接至內(nèi)部徑跡M2。內(nèi)部徑跡242包括與傳感元件236導(dǎo)電連接的位于檢測質(zhì)量區(qū)域2 中的基部M4、沿系縛件區(qū)域226延伸的延伸部分 246以及位于錨區(qū)域224中的端部M8。傳感元件238也與基部244導(dǎo)電連接。傳感元件 238進(jìn)一步導(dǎo)電連接至外部徑跡250。接著通過溝槽230引入氣相氫氟酸，以移除部分埋入氧化物層204。氫氟酸蝕刻在埋入氧化物層204中形成空隙區(qū)域，而留下殘留部沈0、262和沈4，如圖13所示。殘留部262將錨區(qū)域2 支撐在SOI處理層202上。然而，系縛件區(qū)域2 和檢測質(zhì)量區(qū)域2 從SOI處理層202釋放，因?yàn)槁袢胙趸飳?04中的空隙區(qū)域使系縛件區(qū)域2 和檢測質(zhì)量區(qū)域2 與SOI處理層202分離。相應(yīng)地，檢測質(zhì)量區(qū)域228由系縛件區(qū)域2 支撐，系縛件區(qū)域2 充當(dāng)由錨區(qū)域2M支撐的懸臂。如圖14所示，在SOI活性層2 上形成蔭罩270。蔭罩270包括窗口 272、274和 276。外部徑跡M0、內(nèi)部徑跡242和外部徑跡250的墊連接部分278、280和282分別通過窗口 272、274和276暴露。鋁或者其他金屬或?qū)щ姴牧蠟R射沉積至墊連接部分278、280和 282上，以形成圖15和16所示的接觸墊觀4、286和觀8。上述工藝和器件可通過多種方式修改，以提供用于包括但不限于慣性傳感、剪應(yīng)力傳感、平面內(nèi)力傳感等不同應(yīng)用的器件。舉例而言，圖17的器件300包括單個(gè)基底306上的兩個(gè)加速度計(jì)302和304。單個(gè)溝槽308限定兩個(gè)器件302和304。器件302和304中的每一個(gè)以與加速度計(jì)100相同的方式形成。在另一實(shí)施例中，圖18所示的加速度計(jì)310包括單個(gè)檢測質(zhì)量312。分別從兩個(gè)錨區(qū)域318和320延伸的兩個(gè)懸臂314和316支撐檢測質(zhì)量312。錨區(qū)域318和320中的每一個(gè)分別包括一組接觸墊322和324。來自接觸墊組322和324的輸出可以組合?；蛘?， 兩個(gè)懸臂314或316中的一個(gè)可用作主傳感器，兩個(gè)懸臂314或316中的另一個(gè)用作備用傳感器。參照圖19，以與加速度計(jì)100大體相同的方式形成多范圍加速度計(jì)330。然而，加速度計(jì)330包括五個(gè)懸臂332、334、336、338和；340。懸臂332、3；34、336、338和；340中的每一個(gè)傳導(dǎo)連接至位于相應(yīng)錨區(qū)域352、354、356、358或360上的相應(yīng)組接觸墊342、344、346、 348 或 350。懸臂332、334、336、338和340支撐三個(gè)檢測質(zhì)量362、364和366。具體言之，懸臂 332和338支撐檢測質(zhì)量362，懸臂334和336支撐檢測質(zhì)量364，且懸臂340支撐檢測質(zhì)量 366。檢測質(zhì)量362具有檢測質(zhì)量362、364和366中的最大質(zhì)量，而檢測質(zhì)量366具有最小質(zhì)量。相應(yīng)地，雖然懸臂332、334、336、338和340中的每一個(gè)相同，檢測質(zhì)量362的慣性大于檢測質(zhì)量364的慣性。因而，當(dāng)受到相同加速力時(shí)，懸臂332和338將比懸臂334和 336彎曲得更多。另外，盡管檢測質(zhì)量336由單個(gè)懸臂340支撐，選擇相應(yīng)的質(zhì)量，以使得懸臂332、334、336和338中的每一個(gè)將比懸臂340彎曲得更多。因而器件330提供了加速度計(jì)，該加速度計(jì)可配線，以輸出高范圍輸出、低范圍輸出和中等范圍輸出。器件330進(jìn)一步配置成提供對中等范圍加速力輸出和低范圍加速力輸出的增大靈敏度。具體言之，來自接觸墊組342和348的輸出可組合，以提供對低范圍輸出的增大靈敏度，同時(shí)接觸墊組344和346可組合，以提供對中等范圍輸出的增大靈敏度。在其他實(shí)施例中，更多壓電電阻組合，以為器件提供輸出。在另外的實(shí)施例中，懸臂不平行。另外，根據(jù)本發(fā)明的原理的器件的響應(yīng)特性可通過其他方式修改。除了使用定位于懸臂上的配重(重量塊)外，可選擇懸臂本身的尺寸以及在形成懸臂中使用的不同材料的可能性，以提供所需特性。這些未釋放器件的其他用途可以是溫度補(bǔ)償基準(zhǔn)器件。雖然已在附圖和上文說明中示出并描述了本發(fā)明，但是這些附圖和說明應(yīng)被認(rèn)為是示例性的，其特性不受限制。應(yīng)理解，僅僅給出了優(yōu)選實(shí)施例，且希望保護(hù)落入本發(fā)明的精神內(nèi)的所有變化、修改和其他應(yīng)用。
權(quán)利要求
1.一種形成具有壓電電阻的器件的方法，包括 提供基底；在所述基底中蝕刻溝槽，以形成豎直壁； 在所述豎直壁上外延生長壓電電阻層；以及使所述豎直壁與沿著水平面延伸的所述基底的底層分離，以使得所述壓電電阻層可相對于所述水平面內(nèi)的所述底層運(yùn)動(dòng)。
2.如權(quán)利要求1所述的方法，其特征在于，蝕刻溝槽包括蝕刻絕緣體上硅(SOI)基底的活性部分，以限定錨區(qū)域、檢測質(zhì)量區(qū)域以及在所述錨區(qū)域和所述檢測質(zhì)量區(qū)域之間延伸的系縛件區(qū)域，所述方法進(jìn)一步包括在所述SOI基底內(nèi)植入中心導(dǎo)電徑跡，選擇植入的中心導(dǎo)電徑跡的位置，以使得在溝槽蝕刻后，所述中心導(dǎo)電徑跡從所述檢測質(zhì)量區(qū)域沿著所述系縛件區(qū)域延伸至所述錨區(qū)域。
3.如權(quán)利要求2所述的方法，其特征在于，生長壓電電阻層包括 在所述系縛件區(qū)域的第一豎直壁上生長第一壓電電阻層部分；以及在所述系縛件區(qū)域的第二豎直壁上生長第二壓電電阻層部分。
4.如權(quán)利要求3所述的方法，其特征在于，進(jìn)一步包括在所述SOI基底內(nèi)植入第一外部導(dǎo)電徑跡，選擇植入的第一外部導(dǎo)電徑跡的位置，以使得生長第一壓電電阻層部分包括生長與位于所述錨區(qū)域中的第一外部徑跡導(dǎo)電接觸的第一壓電電阻層部分；以及在所述SOI基底內(nèi)植入第二外部導(dǎo)電徑跡，選擇植入的第二外部導(dǎo)電徑跡的位置，以使得生長第二壓電電阻層部分包括生長與位于所述錨區(qū)域中的第二外部徑跡導(dǎo)電接觸的第二壓電電阻層部分。
5.如權(quán)利要求4所述的方法，其特征在于，進(jìn)一步包括 在所述第一外部導(dǎo)電徑跡的一部分上形成第一接觸墊； 在所述第二外部導(dǎo)電徑跡的一部分上形成第二接觸墊；以及在所述中心導(dǎo)電徑跡的一部分上形成第三接觸墊。
6.如權(quán)利要求3所述的方法，其特征在于，分離所述豎直壁包括 將汽相蝕刻引入所述溝槽中；汽相蝕刻所述系縛件區(qū)域下方的SOI埋入氧化物層的部分；以及汽相蝕刻所述檢測質(zhì)量區(qū)域下方的SOI埋入氧化物層的部分。
7.一種平面內(nèi)加速度計(jì)，包括絕緣體上硅(SOI)基底，其包括位于SOI處理層與SOI活性層之間的埋入氧化物層； 溝槽，其從所述基底的上表面穿過所述SOI活性層延伸至由所述埋入氧化物層形成的空隙區(qū)域；系縛件，其由所述SOI活性層形成，所述系縛件在所述空隙區(qū)域上方延伸且位于所述溝槽的第一部分與所述溝槽的第二部分之間；與所述SOI處理層呈固定關(guān)系的所述系縛件的第一端部；可在由所述基底的所述上表面限定的平面平行的平面內(nèi)運(yùn)動(dòng)的所述系縛件的第二端部；以及第一壓電電阻，其從所述系縛件外延生長進(jìn)入所述系縛件的所述第一部分。
8.如權(quán)利要求7所述的平面內(nèi)加速度計(jì)，其特征在于，進(jìn)一步包括由所述SOI活性層形成的檢測質(zhì)量區(qū)域，所述檢測質(zhì)量區(qū)域由所述系縛件支撐且在所述空隙區(qū)域上方延伸，并由所述溝槽的第三部分限界。
9.如權(quán)利要求8所述的平面內(nèi)加速度計(jì)，其特征在于，進(jìn)一步包括 由所述SOI活性層形成的錨區(qū)域，所述錨區(qū)域支撐所述系縛件；以及第一導(dǎo)電徑跡，其植入所述SOI活性層內(nèi)，所述第一導(dǎo)電徑跡與所述第一壓電電阻的第一端部電耦合，且從所述檢測質(zhì)量區(qū)域延伸至所述錨區(qū)域。
10.如權(quán)利要求9所述的平面內(nèi)加速度計(jì)，其特征在于，進(jìn)一步包括第二壓電電阻，其由所述系縛件外延生長至所述溝槽的所述第二部分內(nèi)，所述第二壓電電阻的第一端部與所述第一導(dǎo)電徑跡電耦合；錨區(qū)域，其由所述SOI活性層形成，所述錨區(qū)域支撐所述系縛件； 第二導(dǎo)電徑跡，其位于所述錨區(qū)域中且與所述第一壓電電阻的第二端部電耦合；以及第三導(dǎo)電徑跡，其位于所述錨區(qū)域中且與所述第二壓電電阻的第二端部電耦合。
11.如權(quán)利要求10所述的平面內(nèi)加速度計(jì)，其特征在于，進(jìn)一步包括 第一接觸墊，其與所述第一壓電電阻電耦合；第二接觸墊，其與所述第二壓電電阻電耦合；以及第三接觸墊，其與所述第一導(dǎo)電徑跡電耦合。
12.—種形成壓電電阻器件的方法，包括 提供絕緣體上硅(SOI)基底；在所述SOI基底的上表面上形成第一光掩模；通過所述第一光掩模中的窗口在所述SOI基底的所述上表面中植入導(dǎo)電雜質(zhì)，以形成第一徑跡；在所述SOI基底的所述上表面上形成第二光掩模；在所述SOI基底的所述上表面中蝕刻溝槽，所述溝槽穿過所述SOI基底的活性層到達(dá)所述SOI基底的埋入氧化物層；在由溝槽蝕刻暴露的所述活性層的一部分上外延形成至少一個(gè)壓電電阻；以及移除位于通過溝槽蝕刻暴露的所述活性層的部分下方的所述埋入氧化物層的一部分。
13.如權(quán)利要求12所述的方法，其特征在于，進(jìn)一步包括 激活所述植入的導(dǎo)電雜質(zhì)；以及在所述SOI基底的所述上表面上形成薄二氧化硅層。
14.如權(quán)利要求12所述的方法，其特征在于，形成至少一個(gè)壓電電阻包括 在由溝槽蝕刻暴露的所述活性層的部分上形成壓電電阻層；在所述壓電電阻層的一部分上形成第三光掩模；以及蝕刻所述壓電電阻層的未遮蔽部分。
15.如權(quán)利要求12所述的方法，其特征在于，進(jìn)一步包括 在所述基底的所述上表面上形成蔭罩；以及通過所述蔭罩中的窗口在所述SOI基底的所述上表面上濺射沉積接觸墊。
16.如權(quán)利要求12所述的方法，其特征在于，移除所述埋入氧化物層的一部分進(jìn)一步包括移除位于檢測質(zhì)量區(qū)域下方的所述埋入氧化物層的一部分。
17.如權(quán)利要求12所述的方法，其特征在于，移除所述埋入氧化物層的一部分包括 通過所述溝槽汽相蝕刻所述埋入氧化物層的一部分。
18.如權(quán)利要求12所述的方法，其特征在于，形成至少一個(gè)壓電電阻包括 形成第一壓電電阻；以及使所述第一壓電電阻與所述第一徑跡電耦合。
19.如權(quán)利要求18所述的方法，其特征在于，形成至少一個(gè)壓電電阻進(jìn)一步包括 形成第二壓電電阻；使所述第二壓電電阻與所述第一徑跡電耦合； 使所述第一壓電電阻與第二徑跡電耦合；以及使所述第二壓電電阻與第三徑跡電耦合。
20.如權(quán)利要求19所述的方法，其特征在于，進(jìn)一步包括 形成與所述第一徑跡電連通的第一接觸墊；形成與所述第二徑跡電連通的第二接觸墊；以及形成與所述第三徑跡電連通的第三接觸墊。
全文摘要
本發(fā)明公開了一種形成具有壓電電阻的器件的方法。在一個(gè)實(shí)施例中，該方法包括提供基底；在基底中蝕刻溝槽以形成豎直壁；在豎直壁上外延生長壓電電阻層；以及使豎直壁與沿水平面延伸的基底的底層分離，以使得壓電電阻層可相對于水平面內(nèi)的底層運(yùn)動(dòng)。
文檔編號H01L27/12GK102326088SQ201080008388
公開日2012年1月18日 申請日期2010年1月12日 優(yōu)先權(quán)日2009年1月13日
發(fā)明者A·A·巴爾利安, B·普魯伊特, G·亞馬 申請人:羅伯特·博世有限公司