專利名稱：Soi超結(jié)ldmos器件的ldd、lds及緩沖層一體化制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種橫向雙擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS，LateralDouble-diffused M0SFET)器件的制作工藝，尤其是一種具有緩沖層的SOI超結(jié)LDMOS器件的LDD、LDS及緩 沖層一體化制作方法，屬于微電子與固體電子技術(shù)領(lǐng)域。
背景技術(shù)：
橫向雙擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS，Lateral Double-diffused M0SFET)是高壓集成電路 HVIC(High Voltage Integrated Circuit)和功率集成電路 PIC(Power Integrated Circuit)的關(guān)鍵技術(shù)。其主要特征在于溝道區(qū)和漏區(qū)之間加入一段相對(duì)較長(zhǎng) 的輕摻雜漂移區(qū)，該漂移區(qū)摻雜類型與漏端一致，通過加入漂移區(qū)，可以起到分擔(dān)擊穿電壓 的作用。所謂超結(jié)LDM0S，是一種改進(jìn)型LDM0S，即傳統(tǒng)LDMOST的低摻雜N型漂移區(qū)被一 組交替排布的N型柱區(qū)和P型柱區(qū)所取代。理論上，如果P/N柱區(qū)之間的電荷能夠完美補(bǔ) 償，漂移區(qū)達(dá)到完全耗盡，則超結(jié)LDMOS可以獲得比傳統(tǒng)LDMOS更高的擊穿電壓，而高摻雜 的N型柱區(qū)則可以獲得很低的導(dǎo)通電阻，因此，超結(jié)器件可以在擊穿電壓和導(dǎo)通電阻兩個(gè) 關(guān)鍵參數(shù)之間取得一個(gè)很好的平衡。不過，由于襯底輔助耗盡效應(yīng)(substrate-assisted depletion effects)的存在，降低了超結(jié)LDMOS器件的擊穿電壓。所謂襯底輔助耗盡效應(yīng)是指橫向的超結(jié)由于受到縱向電場(chǎng)的影響，使超結(jié)中對(duì)稱 的P/N柱區(qū)不能同時(shí)被完全耗盡，其本質(zhì)在于P/N柱區(qū)之間的電荷平衡被打破。對(duì)于SOI 襯底來說，由于襯底的背柵作用，非均勻分布的電荷在縱向電場(chǎng)的作用下積累在埋氧層和 硅的上下界面處，加大了 P/N柱區(qū)之間的電荷差，導(dǎo)致P/N柱區(qū)無法在理論計(jì)算的擊穿電壓 下同時(shí)完全耗盡。為了解決SOI橫向超結(jié)器件由于襯底輔助耗盡效應(yīng)帶來的P/N柱區(qū)電荷失衡的問 題，有一種解決辦法是在漂移區(qū)下方靠近埋氧層的區(qū)域引入一層緩沖層，以補(bǔ)償P/N柱區(qū) 之間的電荷差值，達(dá)到P/N柱區(qū)之間完全耗盡的目的。然而，如果出于設(shè)計(jì)需要，必須使用厚膜SOI (厚度tsi > 1.5um)，則引入緩沖層雖 然可以緩解SOI橫向超結(jié)器件的襯底輔助耗盡效應(yīng)，但是由于緩沖層位于漂移區(qū)下方的埋 氧層上，在進(jìn)行離子注入時(shí)，要達(dá)到如此注入深度，不僅注入能量要非常大，而且要精確控 制其雜質(zhì)分布，工藝實(shí)現(xiàn)非常困難。同時(shí)，由于傳統(tǒng)的漂移區(qū)P柱區(qū)的存在，導(dǎo)致LDSdightly doped source)和 LDDdightly doped drain)無法像普通的LDMOS和MOS器件一樣無需光刻即可通過自對(duì) 準(zhǔn)實(shí)現(xiàn)，即使實(shí)現(xiàn)，也必須單獨(dú)定制一張光刻版，相應(yīng)地增加了一定的工藝復(fù)雜性和工藝成 本。鑒于此，本發(fā)明提出一種新型的SOI超結(jié)LDMOS器件的制作方法，采用LDD、LDS及 緩沖層一體化的制作工藝，大大降低其工藝難度。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題在于提供一種SOI超結(jié)LDMOS器件的LDD、LDS及緩沖層 一體化制作方法，可以緩解SOI橫向超結(jié)器件的襯底輔助耗盡效應(yīng)，并能大大降低其工藝 難度。為了解決上述技術(shù)問題，本發(fā)明采用如下技術(shù)方案一種SOI超結(jié)LDMOS器件的LDD、LDS及緩沖層一體化制作方法，包括以下步驟(A)采用SOI襯底，利用版圖對(duì)其頂層硅進(jìn)行離子注入，形成交替排列的N型柱區(qū) 和P型柱區(qū)，作為漂移區(qū)的橫向超結(jié)結(jié)構(gòu)；(B)利用多次離子注入方式對(duì)所述頂層硅中除漂移區(qū)以外的部分摻雜，形成P阱 體區(qū)；(C)在P阱體區(qū)上靠近漂移區(qū)的一端制作出柵區(qū)；(D)不采用版圖，利用自對(duì)準(zhǔn)工藝直接對(duì)所述SOI襯底露出的頂層硅表面進(jìn)行淺 摻雜N型離子注入，從而同時(shí)在漂移區(qū)的表層形成淺摻雜N型緩沖層，在源、漏區(qū)的位置分 別形成LDS和LDD ；(E)在所述柵區(qū)的一側(cè)，通過離子注入在P阱體區(qū)上形成體接觸區(qū)和源區(qū)；在所述 柵區(qū)的另一側(cè)，通過離子注入在橫向超結(jié)結(jié)構(gòu)上遠(yuǎn)離柵區(qū)的一端形成漏區(qū)，從而得到LDMOS 器件的核心結(jié)構(gòu)。作為本發(fā)明的優(yōu)選方案，步驟(A)采用磷離子注入作為N型離子注入以形成N型 柱區(qū)；采用硼離子注入作為P型離子注入以形成P型柱區(qū)。作為本發(fā)明的優(yōu)選方案，步驟(D)進(jìn)行淺摻雜N型離子注入的注入能量和注入劑 量以淺摻雜N型緩沖層用于補(bǔ)償襯底輔助耗盡效應(yīng)帶來的多余電荷的實(shí)際需要為準(zhǔn)，通過 對(duì)器件進(jìn)行仿真來確定。作為本發(fā)明的優(yōu)選方案，步驟(D)進(jìn)行淺摻雜N型離子注入的注入能量< 50kev， 注入劑量為 IXlO15Cnr3 7X IO15CnT3。作為本發(fā)明的優(yōu)選方案，步驟(D)采用淺摻雜磷離子注入作為淺摻雜N型離子注 入。作為本發(fā)明的優(yōu)選方案，在步驟(D)之后，步驟(E)之前，還包括在柵區(qū)兩側(cè)制備 側(cè)墻隔離結(jié)構(gòu)。作為本發(fā)明的優(yōu)選方案，步驟(E)采用重?fù)诫sN型離子注入形成源、漏區(qū)，采用重 摻雜P型離子注入形成體接觸區(qū)。作為本發(fā)明的優(yōu)選方案，步驟(F)制作柵區(qū)時(shí)，先制備一層?xùn)沤橘|(zhì)材料，再在所述 柵介質(zhì)材料上制備柵材料，然后通過光刻在所述P阱體區(qū)上靠近所述漂移區(qū)的一端制作出 柵區(qū)，使所述柵區(qū)包括柵介質(zhì)材料和柵材料。進(jìn)一步優(yōu)選地，利用熱氧化法形成所述柵介質(zhì)材料。進(jìn)一步優(yōu)選地，所述柵材料為多晶硅材料。本發(fā)明的有益效果在于本發(fā)明在借鑒傳統(tǒng)超結(jié)LDMOS緩沖層的基礎(chǔ)上，通過改變緩沖層的位置，將其移 位于漂移區(qū)表面，同樣可以起到補(bǔ)償襯底輔助耗盡效應(yīng)帶來的多余電荷的作用，上方的漂 移區(qū)電荷通過由上而下逐步移位，可以補(bǔ)償埋氧層上方積累的多余電荷，見圖1所示，進(jìn)而緩解襯底輔助耗盡效應(yīng)對(duì)SOI超結(jié)LDMOS漂移區(qū)電荷平衡的影響，提高器件的擊穿電壓。這種新型的緩沖層由于處于漂移區(qū)上方，因此，可以對(duì)超結(jié)SOI超結(jié)LDMOS的LDD 和LDS以及緩沖層這兩步工藝進(jìn)行一體化設(shè)計(jì)，即LDD、LDS和緩沖層無需單獨(dú)另加光刻版， 利用自對(duì)準(zhǔn)技術(shù)，通過一次離子注入便可直接實(shí)現(xiàn)，這樣不僅能夠滿足LDD、LDS和緩沖層 的工藝要求，還可以同時(shí)節(jié)省兩張版圖，大大降低了工藝難度。


圖1為實(shí)施例中的SOI超結(jié)LDMOS器件的原理示意圖；圖2為實(shí)施例中P/N型柱區(qū)的版圖；圖3為實(shí)施例中制作方法步驟(B)中的結(jié)構(gòu)示意圖；圖4為實(shí)施例中制作方法步驟(C)中的結(jié)構(gòu)示意圖；圖5為實(shí)施例中制作方法步驟(D)中的結(jié)構(gòu)示意圖；圖6為實(shí)施例中制作方法所得的SOI超結(jié)LDMOS器件核心結(jié)構(gòu)示意圖；圖7為實(shí)施例中的SOI超結(jié)LDMOS器件的最終封裝結(jié)構(gòu)示意圖。其中各附圖標(biāo)記說明如下10、SOI襯底的底層半導(dǎo)體1US0I襯底的絕緣埋層21、柵材料層22、柵介質(zhì)層23、源區(qū)321、LDS 區(qū)域24、漏區(qū)241、LDD 區(qū)域25、體區(qū)26、橫向超結(jié)結(jié)構(gòu)261、P 型柱區(qū)262、N 型柱區(qū)27、緩沖層28、體接觸區(qū)29、側(cè)墻隔離結(jié)構(gòu)31、源極32、柵極33、漏極
具體實(shí)施例方式下面結(jié)合附圖進(jìn)一步說明本發(fā)明，為了示出的方便附圖并未按照比例繪制。對(duì)于超結(jié)LDMOS器件而言，由于傳統(tǒng)的漂移區(qū)的存在，導(dǎo)致LDS(lightlydoped source)和LDD (lightly doped drain)無法像普通的LDMOS和MOS器件一樣無需光刻即可 通過自對(duì)準(zhǔn)實(shí)現(xiàn)，即使實(shí)現(xiàn)，也必須單獨(dú)定制一張光刻版，相應(yīng)地增加了一定的工藝復(fù)雜性和工藝成本。本發(fā)明的發(fā)明人通過對(duì)采用SOI (Silicon On Insulator)襯底的超結(jié)LDMOS器件的深入研究，發(fā)現(xiàn)在漂移區(qū)表層設(shè)置緩沖層可以起到補(bǔ)償襯底輔助耗盡效應(yīng)帶來的多 余電荷的作用。如圖1所示，上方漂移區(qū)緩沖層的電荷(圖中所示的電子)可以通過由上 而下逐步移位，從而補(bǔ)償絕緣埋層上方積累的多余電荷(圖中所示的空穴)，進(jìn)而可以緩解 襯底輔助耗盡效應(yīng)對(duì)SOI超結(jié)LDMOS漂移區(qū)電荷平衡的影響，提高器件的擊穿電壓。由于 可將緩沖層設(shè)置在漂移區(qū)的表層，這使得緩沖層與LDS (以及LDD)都位于器件表面，且它們 對(duì)雜質(zhì)的電荷極性要求相同，同時(shí)雜質(zhì)摻雜濃度均為低劑量的輕摻雜，因此，發(fā)明人提出了 一種將SOI超結(jié)LDMOS的LDS (以及LDD)以及緩沖層這兩步工藝進(jìn)行一體化設(shè)計(jì)的制作方 法。即LDS(以及LDD)和緩沖層無需單獨(dú)另加光刻版，其注入劑量和能量以緩沖層的實(shí)際 需求為準(zhǔn)，利用自對(duì)準(zhǔn)技術(shù)，通過一次離子注入便可直接實(shí)現(xiàn)，這樣不僅能夠滿足LDS (以 及LDD)和緩沖層的工藝要求，還可以同時(shí)節(jié)省兩張版圖，大大降低了工藝難度。LDD與LDS 工藝上是相同的，由于在超結(jié)LDMOS器件中，LDS位于源區(qū)表層，對(duì)器件溝道性能有一定影 響，而LDD位于漏區(qū)表層與溝道相距較遠(yuǎn)，對(duì)器件性能影響不大，因此工藝上LDS顯得更加 重要。圖6是所述SOI超結(jié)LDMOS器件的一個(gè)優(yōu)選實(shí)例的結(jié)構(gòu)示意圖。該SOI超結(jié)LDMOS 器件，包括SOI襯底和位于所述SOI襯底之上的有源區(qū)；SOI襯底由底層半導(dǎo)體10、絕緣埋 層11以及頂層硅組成；所述有源區(qū)包括柵區(qū)、分別位于所述柵區(qū)兩側(cè)的源區(qū)23和漏區(qū) 24、位于所述柵區(qū)之下的體區(qū)25、位于所述體區(qū)25與所述漏區(qū)24之間的漂移區(qū)；所述漂移 區(qū)包括橫向超結(jié)結(jié)構(gòu)26和位于所述橫向超結(jié)結(jié)構(gòu)26上方的緩沖層27。所述柵區(qū)包括柵介 質(zhì)層22和位于柵介質(zhì)層22之上的柵材料層21。所述橫向超結(jié)結(jié)構(gòu)26包括橫向交替排列 的P型柱區(qū)261和N型柱區(qū)262，用于分擔(dān)擊穿電壓。所述緩沖層27為淺摻雜的N型緩沖 層，可以補(bǔ)償襯底輔助耗盡效應(yīng)帶來的多余電荷。本實(shí)施例中優(yōu)選地，將所述緩沖層27設(shè) 置于所述漂移區(qū)的表層，這樣采用摻雜的方法制作緩沖層27時(shí)，摻雜深度大幅變淺，不僅 降低了雜質(zhì)的注入能量，而且更容易實(shí)現(xiàn)漂移區(qū)雜質(zhì)的均勻分布。另外，由于采用的是SOI 襯底，該SOI超結(jié)LDMOS器件還包括體接觸區(qū)28，所述體接觸區(qū)28位于所述源區(qū)23旁，與 所述體區(qū)25相接觸，用于引出體區(qū)25聚集的多余電荷，避免浮體效應(yīng)。其中源區(qū)23和漏 區(qū)24還分別包括LDS區(qū)域231和LDD區(qū)域241。制備上述SOI超結(jié)LDMOS器件時(shí)，可對(duì)該超結(jié)SOI超結(jié)LDMOS的LDS (和LDD)以 及緩沖層這兩步工藝進(jìn)行一體化設(shè)計(jì)，具體過程如下(A)采用SOI襯底，利用如圖2所示版圖對(duì)其頂層硅進(jìn)行離子注入，形成橫向交替 排列的N型柱區(qū)262和P型柱區(qū)261，作為漂移區(qū)的橫向超結(jié)結(jié)構(gòu)26。其中可以采用磷離 子注入作為N型離子注入以形成N型柱區(qū)；采用硼離子注入作為P型離子注入以形成P型 柱區(qū)。通過調(diào)節(jié)版案可以使形成的P型柱區(qū)261和N型柱區(qū)262寬度相等。(B)利用淺溝槽隔離(STI)技術(shù)制作溝槽隔離結(jié)構(gòu)，將包含了漂移區(qū)的部分硅材 料隔離出來，該部分硅材料用于制備器件的有源區(qū)。然后利用多次離子注入方式對(duì)所述頂 層硅中該部分硅材料除漂移區(qū)以外的部分摻雜，形成P阱體區(qū)25。步驟(B)之后所得結(jié)構(gòu) 如圖3所示。(C)在P阱體區(qū)25上靠近漂移區(qū)的一端制作出柵區(qū)。制作柵區(qū)時(shí)，先制備一層?xùn)?介質(zhì)材料，再在所述柵介質(zhì)材料上制備柵材料，然后通過光刻制作出包括柵介質(zhì)材料和柵材料的柵區(qū)。例如，在上述被隔離的部分硅材料表面利用熱氧化法形成一層?xùn)叛趸牧?，?柵氧化材料上淀積多晶硅、摻雜形成多晶硅柵材料，并通過光刻制作出柵區(qū)。 柵區(qū)由柵介質(zhì) 層22 (柵氧化材料)和柵材料層21 (多晶硅柵材料)構(gòu)成。步驟(C)之后所得結(jié)構(gòu)如圖4 所示。(D)制作好柵區(qū)之后，不采用版圖，利用自對(duì)準(zhǔn)工藝直接對(duì)所述SOI襯底露出的頂 層硅表面進(jìn)行淺摻雜N型離子注入，從而在露出的頂層硅表層形成淺摻雜的N型區(qū)域，如 圖5所示。其中在漂移區(qū)表層的淺摻雜N型區(qū)域作為緩沖層27，在源、漏區(qū)的位置形成的 淺摻雜N型區(qū)域作為L(zhǎng)DS區(qū)域231和LDD區(qū)域241。可以采用淺摻雜磷離子注入作為淺摻 雜N型離子注入，注入能量和劑量應(yīng)以具體器件的實(shí)際需求為準(zhǔn)，可以通過對(duì)器件進(jìn)行仿 真從而確定具體參數(shù)，一般而言，注入能量< 50kev，摻雜濃度(注入劑量)為1 X IO15CnT3 7X IO15CnT3。其中，注入劑量以緩沖層27需要補(bǔ)償電荷的多少而定，用于補(bǔ)償襯底輔助耗盡 效應(yīng)帶來的多余電荷。然后，在柵區(qū)兩側(cè)制備側(cè)墻隔離結(jié)構(gòu)29。(E)在所述柵區(qū)的一側(cè)，通過離子注入在P阱體區(qū)25上形成體接觸區(qū)28和源區(qū) 23。在所述柵區(qū)的另一側(cè)，通過離子注入在橫向超結(jié)結(jié)構(gòu)上遠(yuǎn)離柵區(qū)的一端形成漏區(qū)，從而 得到LDMOS器件的核心結(jié)構(gòu)，如圖6所示。其中，采用重?fù)诫sN型離子注入形成源區(qū)23、漏 區(qū)24，采用重?fù)诫sP型離子注入形成體接觸區(qū)28。由于體接觸區(qū)28為重?fù)诫sP型，而步驟 (D)中制作在體接觸區(qū)28位置處的淺摻雜N型區(qū)域摻雜劑量相對(duì)較小，因此在重?fù)诫sP型 離子注入之后可以忽略。其中，制作的柵區(qū)和漏區(qū)24縱向排列，而橫向超結(jié)結(jié)構(gòu)26由橫向交替排列的N型 柱區(qū)262和P型柱區(qū)261組成。(F)采用LT0(低溫二氧化硅)方式生長(zhǎng)二氧化硅，覆蓋整個(gè)有源區(qū)。(E)在所述二氧化硅上刻蝕出窗口，然后淀積金屬，光刻，引出柵極32、源極31、漏 極33。源極31設(shè)于體接觸區(qū)28與源區(qū)23交界處之上。(G)最后淀積氮化硅，生成鈍化層。最后得到的器件如圖7所示。本發(fā)明中涉及的其他技術(shù)屬于本領(lǐng)域技術(shù)人員熟悉的范疇，在此不再贅述。上述 實(shí)施例僅用以說明而非限制本發(fā)明的技術(shù)方案。任何不脫離本發(fā)明精神和范圍的技術(shù)方案 均應(yīng)涵蓋在本發(fā)明的專利申請(qǐng)范圍當(dāng)中。
權(quán)利要求
1.一種SOI超結(jié)LDMOS器件的LDD、LDS及緩沖層一體化制作方法，其特征在于，包括 以下步驟(A)采用SOI襯底，利用版圖對(duì)其頂層硅進(jìn)行離子注入，形成交替排列的N型柱區(qū)和P 型柱區(qū)，作為漂移區(qū)的橫向超結(jié)結(jié)構(gòu)；(B)利用多次離子注入方式對(duì)所述頂層硅中除漂移區(qū)以外的部分摻雜，形成P阱體區(qū)；(C)在P阱體區(qū)上靠近漂移區(qū)的一端制作出柵區(qū)；(D)不采用版圖，利用自對(duì)準(zhǔn)工藝直接對(duì)所述SOI襯底露出的頂層硅表面進(jìn)行淺摻雜N 型離子注入，從而同時(shí)在漂移區(qū)的表層形成淺摻雜N型緩沖層，在源、漏區(qū)的位置分別形成 LDS 禾口 LDD ；(E)在所述柵區(qū)的一側(cè)，通過離子注入在P阱體區(qū)上形成體接觸區(qū)和源區(qū)；在所述柵區(qū) 的另一側(cè)，通過離子注入在橫向超結(jié)結(jié)構(gòu)上遠(yuǎn)離柵區(qū)的一端形成漏區(qū)，從而得到LDMOS器 件的核心結(jié)構(gòu)。
2.根據(jù)權(quán)利要求1所述SOI超結(jié)LDMOS器件的LDD、LDS及緩沖層一體化制作方法，其 特征在于步驟(A)采用磷離子注入作為N型離子注入以形成N型柱區(qū)；采用硼離子注入作 為P型離子注入以形成P型柱區(qū)。
3.根據(jù)權(quán)利要求1所述SOI超結(jié)LDMOS器件的LDD、LDS及緩沖層一體化制作方法， 其特征在于步驟(D)進(jìn)行淺摻雜N型離子注入的注入能量和注入劑量以淺摻雜N型緩沖 層用于補(bǔ)償襯底輔助耗盡效應(yīng)帶來的多余電荷的實(shí)際需要為準(zhǔn)，通過對(duì)器件進(jìn)行仿真來確 定。
4.根據(jù)權(quán)利要求1或3所述SOI超結(jié)LDMOS器件的LDD、LDS及緩沖層一體化制作 方法，其特征在于步驟(D)進(jìn)行淺摻雜N型離子注入的注入能量<50kev，注入劑量為 IXlO15Cnr3 7X1015cnT3。
5.根據(jù)權(quán)利要求1所述SOI超結(jié)LDMOS器件的LDD、LDS及緩沖層一體化制作方法，其 特征在于步驟(D)采用淺摻雜磷離子注入作為淺摻雜N型離子注入。
6.根據(jù)權(quán)利要求1所述SOI超結(jié)LDMOS器件的LDD、LDS及緩沖層一體化制作方法，其 特征在于在步驟(D)之后，步驟(E)之前，還包括在柵區(qū)兩側(cè)制備側(cè)墻隔離結(jié)構(gòu)。
7.根據(jù)權(quán)利要求1所述SOI超結(jié)LDMOS器件的LDD、LDS及緩沖層一體化制作方法，其 特征在于步驟(E)采用重?fù)诫sN型離子注入形成源、漏區(qū)，采用重?fù)诫sP型離子注入形成 體接觸區(qū)。
8.根據(jù)權(quán)利要求1所述SOI超結(jié)LDMOS器件的LDD、LDS及緩沖層一體化制作方法，其 特征在于步驟(F)制作柵區(qū)時(shí)，先制備一層?xùn)沤橘|(zhì)材料，再在所述柵介質(zhì)材料上制備柵材 料，然后通過光刻在所述P阱體區(qū)上靠近所述漂移區(qū)的一端制作出柵區(qū)，使所述柵區(qū)包括 柵介質(zhì)材料和柵材料。
9.根據(jù)權(quán)利要求8所述SOI超結(jié)LDMOS器件的LDD、LDS及緩沖層一體化制作方法，其 特征在于利用熱氧化法形成所述柵介質(zhì)材料。
10.根據(jù)權(quán)利要求8所述SOI超結(jié)LDMOS器件的LDD、LDS及緩沖層一體化制作方法， 其特征在于所述柵材料為多晶硅材料。
全文摘要
本發(fā)明公開了一種SOI超結(jié)LDMOS器件的LDD、LDS及緩沖層一體化制作方法，該方法采用SOI襯底對(duì)頂層硅進(jìn)行離子注入形成交替排列的N型和P型柱區(qū)，作為漂移區(qū)的橫向超結(jié)結(jié)構(gòu)；然后利用多次離子注入方式對(duì)所述頂層硅中除漂移區(qū)以外的部分摻雜，形成P阱體區(qū)，制作出柵區(qū)；之后不采用版圖，利用自對(duì)準(zhǔn)工藝直接對(duì)所述SOI襯底露出的頂層硅表面進(jìn)行淺摻雜N型離子注入，從而同時(shí)在漂移區(qū)的表層形成淺摻雜N型緩沖層，在源、漏區(qū)的位置分別形成LDS和LDD；最后再制作源區(qū)、漏區(qū)和體接觸區(qū)完成器件。該方法制作的緩沖層處于漂移區(qū)表層，LDD和LDS以及緩沖層兩步工藝一體化完成，節(jié)省版圖，大大降低了工藝難度。
文檔編號(hào)H01L21/265GK102130012SQ20101061948
公開日2011年7月20日 申請(qǐng)日期2010年12月31日 優(yōu)先權(quán)日2010年12月31日
發(fā)明者何大偉, 俞躍輝, 夏超, 宋朝瑞, 徐大偉, 王中健, 程新紅 申請(qǐng)人:上海新傲科技股份有限公司, 中國(guó)科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所