專利名稱：晶片及其處理方法和制造半導(dǎo)體裝置的方法
技術(shù)領(lǐng)域：
本公開的技術(shù)領(lǐng)域總體涉及半導(dǎo)體裝置領(lǐng)域；更具體地講，本公開的技術(shù)領(lǐng)域涉 及具有多個(gè)半導(dǎo)體芯片的模塊中的電連接領(lǐng)域。
背景技術(shù)：
隨著電子產(chǎn)品變得尺寸更小、密度更高且性能更好，半導(dǎo)體隨著其組件和連接關(guān) 系變得更加致密而相應(yīng)地變得更小。這又引起在諸如印刷電路板的基底上堆疊有多個(gè)半導(dǎo) 體芯片的多芯片封裝件(MCP)的發(fā)展。這樣產(chǎn)生了雖然尺寸小但是密度高、性能高的封裝 件。然而，由于密度增加且尺寸減小，所以伴隨著多芯片模塊會(huì)帶來問題。例如，在圖 1中，MCP包括安裝在基底12上的第一半導(dǎo)體芯片10。第二半導(dǎo)體芯片14安裝在第一半 導(dǎo)體芯片10上，從而形成包括半導(dǎo)體芯片10、14的MCP。比芯片14大的芯片10包括諸如 端子16、18的端子。芯片14也包括諸如端子20、22的端子。如所見到的，芯片14上的端 子比芯片10上的端子更為緊密地隔開。兩個(gè)芯片上的端子通過諸如鍵合引線觀、30的鍵 合引線電連接到形成在基底12上的諸如焊盤M、26的導(dǎo)電焊盤。當(dāng)將上面的芯片和下面 的芯片的端子電連接到MCP的基底上的焊盤時(shí)，上面的芯片的端子經(jīng)常比下面的芯片的端 子離基底更遠(yuǎn)且比下面的芯片的端子離基底高。結(jié)果，將上面的芯片的端子連接到MCP的 基底焊盤的電連接件(例如，鍵合引線)經(jīng)常較長，并且所述電連接件相對(duì)于基底形成的角 度比將下面的芯片的端子連接到基底焊盤的電連接件相對(duì)于基底形成的角度大。而且，上 面的芯片上的端子經(jīng)常被更緊密地配置(cbploy)在一起。所有上面的因素會(huì)組合產(chǎn)生連 接上面的芯片的端子的鍵合引線可以彼此電短路的引線彎曲(wire swe印ing)。此外，每條 鍵合引線越長，引線將在制造過程中(例如，在包封引線時(shí))折斷的可能性越大。除了這些問題之外，當(dāng)端子如像在芯片14上一樣緊密地在一起時(shí)，可以引線鍵合 到基底的相鄰的端子的數(shù)量也受到限制。如在圖1中所見，因?yàn)殒I合引線的密度和長度限 制了相鄰引線鍵合連接件的個(gè)數(shù)，所以必須通常包括標(biāo)號(hào)31表示的間隙。因此，期望提供在MCP中的電連接件。

發(fā)明內(nèi)容
在一個(gè)示例中，公開了一種處理晶片的方法，該方法包括以下步驟提供半導(dǎo)體基 底；在半導(dǎo)體基底的第一裸片區(qū)中形成包括第一電路的電路部并在半導(dǎo)體基底的第二裸片 區(qū)中形成包括第二電路的電路部；形成與第一電路電通信的第一焊盤和與第二電路電通信 的第二焊盤；在第一裸片區(qū)和第二裸片區(qū)的邊界內(nèi)形成導(dǎo)線，導(dǎo)線與第一電路和第二電路 完全電隔離；在形成導(dǎo)線后，使第一裸片區(qū)與第二裸片區(qū)分離，以形成對(duì)應(yīng)于第一裸片區(qū)的第一半導(dǎo)體芯片和對(duì)應(yīng)于第二裸片區(qū)的第二半導(dǎo)體芯片。在另一示例中，公開了一種晶片，所述晶片包括在第一裸片區(qū)中設(shè)置的包括第一 電路的電路部；在第二裸片區(qū)中設(shè)置的包括第二電路的電路部；跨過第一裸片區(qū)和第二裸 片區(qū)延伸的導(dǎo)體，導(dǎo)體不與第一電路和第二電路電連接。在又一示例中，公開了一種制造半導(dǎo)體裝置的方法，該方法包括以下步驟提供包 括基底、第一電路和第一導(dǎo)體的晶片，其中，第一電路形成在基底上和/或形成在基底內(nèi)， 第一導(dǎo)體與第一電路完全電隔離；從晶片將至少第一芯片單片化，第一芯片包括第一導(dǎo)體 的至少一部分和電路部，第一芯片的電路部基本上包括第一電路。在又一示例中，公開了一種制造半導(dǎo)體裝置的方法，該方法包括以下步驟將第一 芯片與第二芯片組合在多芯片封裝件中；將第二芯片的焊盤電連接到第一芯片的第一導(dǎo) 體，并將第一導(dǎo)體電連接到多芯片封裝件的端子，其中，在第一芯片內(nèi)，在第一導(dǎo)體與第一 芯片的所有內(nèi)部電路部之間沒有電源、接地或信號(hào)連接。在又一示例中，公開了一種制造半導(dǎo)體裝置的方法，該方法包括以下步驟提供具 有多個(gè)裸片區(qū)的半導(dǎo)體器件晶片；在半導(dǎo)體器件晶片的裸片區(qū)中形成多個(gè)電路；在電路和 半導(dǎo)體器件晶片上形成介電層；在介電層上并在裸片區(qū)中形成多個(gè)芯片焊盤，其中，裸片區(qū) 中的芯片焊盤連接到位于所述裸片區(qū)中的電路；形成鈍化層，形成鈍化層的步驟包括在介 電層和芯片焊盤上沉積鈍化層，并將鈍化層圖案化，從而使裸片區(qū)的芯片焊盤的至少一部 分暴露在所述裸片區(qū)中；在鈍化層上形成多條導(dǎo)線，使得每個(gè)裸片區(qū)中的導(dǎo)線與位于所述 每個(gè)裸片區(qū)中的電路隔離；在形成導(dǎo)線后將裸片區(qū)從半導(dǎo)體器件晶片分離，從而獲得獨(dú)立 的半導(dǎo)體器件。在又一示例中，公開了一種制造半導(dǎo)體裝置的方法，該方法包括以下步驟在半導(dǎo) 體晶片上沉積金屬層，半導(dǎo)體晶片具有完成的內(nèi)部電路；將金屬層圖案化，以設(shè)置與內(nèi)部電 路電隔離的導(dǎo)電圖案；然后，將具有與內(nèi)部電路電隔離的導(dǎo)電圖案的半導(dǎo)體晶片單片化。在又一示例中，公開了由上面的方法中的一種或多種方法形成的裝置。


圖1是現(xiàn)有技術(shù)的MCP的放大的局部視圖。 圖2是根據(jù)示例構(gòu)造的半導(dǎo)體芯片的俯視圖。 圖3是沿圖2中的3-3線截取的放大的剖視圖。 圖4是以與圖3相似的視圖描述的第二示例。 圖5是第三示例的俯視圖。 圖6是第四示例的俯視圖。
圖7是以與圖3和圖4相似的視圖描述的第五示例。 圖8是第六示例的俯視圖。
圖9是根據(jù)示例構(gòu)造的第一 MCP的示意性的透視圖。 圖10是根據(jù)示例構(gòu)造的第二 MCP的示意性的透視圖。 圖11是根據(jù)示例構(gòu)造的第三MCP的示意性的透視圖。 圖12是根據(jù)示例構(gòu)造的第四MCP的示意性的透視圖。 圖13是根據(jù)示例構(gòu)造的第五MCP的示意性的透視圖。
圖14是第五示例的剖視圖。圖15是根據(jù)示例構(gòu)造的第六MCP的示意性的透視圖。圖16是第六示例的剖視圖。圖17是根據(jù)示例構(gòu)造的第七M(jìn)CP的示意性的透視圖。圖18是根據(jù)示例構(gòu)造的第八MCP的示意性的俯視圖。圖19是根據(jù)示例構(gòu)造的卡的示意圖。圖20是根據(jù)示例構(gòu)造的系統(tǒng)的示意圖。圖21示意性地示出了在單片化(singulation)之前在晶片上的MCP中的示例性 電連接方案的透視圖。圖22a、圖22b、圖22c、圖22d和圖2 是圖21中的MCP部分的剖視圖，其中圖 2 是沿著圖21中的AA’線截取的MCP部分的剖視圖；圖22b是沿著圖21中的BB’線截 取的MCP部分的剖視圖；圖22c示出了半導(dǎo)體基底背面上的另一示例性絕緣層；圖22d和圖 22e示出了圖22b和圖22c的示例性另外的修改。圖23a和圖2 示出了在單片化之前在晶片上的MCP中的另一示例性電連接方 案，其中圖23a是沿著圖21中的AA’線截取的MCP部分的剖視圖；圖2 是沿著圖21中 的BB’線截取的MCP部分的剖視圖。圖M是在單片化之前在晶片上的MCP中的另一示例性電連接方案的剖視圖。圖25是在單片化之前在晶片上的MCP中的又一示例性電連接方案的剖視圖。圖沈是示出了在制造圖2 和圖22b中所示出的電連接的示例性方法中執(zhí)行的 步驟的流程圖。圖27a、圖27b、圖28、圖^a、圖29b和圖30是示例性實(shí)施例的剖視圖。圖31a和圖31b是在另一示例性制造工藝過程期間在單片化之前在晶片上的MCP 部分的視圖。圖32是在單片化之前在其上形成有另一示例性MCP部分的半導(dǎo)體晶片的透視圖。圖33是沿圖32中的CC’線截取的剖視圖。圖34是另一示例性MCP部分的一部分的剖視圖。圖35是在單片化之前在其上形成有又一示例性MCP部分的半導(dǎo)體晶片的透視圖。圖36和圖37是圖35中的MCP部分的透視圖。圖38是在單片化之前在其上形成有再一示例性MCP部分的半導(dǎo)體晶片的透視圖。圖39是在單片化之前在其上形成有又一示例性MCP部分的半導(dǎo)體晶片的透視圖。圖40是其中實(shí)施了另一示例性電連接方案的MCP部分的剖視圖。圖41是其中實(shí)施了另一示例性電連接方案的MCP部分的剖視圖。
具體實(shí)施例方式在下面公開了一種半導(dǎo)體封裝件，該半導(dǎo)體封裝件包括安裝在基底上的第一半導(dǎo) 體芯片和安裝在第一半導(dǎo)體芯片的頂部上的第二半導(dǎo)體芯片。多條金屬線沉積在第一芯片 的頂部上，這些金屬線與第一芯片中的電隔離。鍵合引線將第二芯片上的焊盤連接到第一 芯片上的金屬線。另外的鍵合引線將第一芯片上的金屬線連接到基底上的端子。導(dǎo)電的硅 通孔或焊料凸起可以代替引線鍵合，并且可以在封裝件中包括另外的芯片。
在下面還公開了一種用于將MCP中的半導(dǎo)體芯片電連接的連接方案；具體地講， 公開的是一種將晶片上的MCP的半導(dǎo)體芯片在單片化之前電連接的連接方案。半導(dǎo)體芯片 的電連接可以在制造半導(dǎo)體芯片的芯片制造級(jí)(chip making level)的過程中在晶片上進(jìn) 行，或者可以在封裝制造好的半導(dǎo)體芯片的封裝級(jí)(packing level)上進(jìn)行。將利用選擇的示例在下文討論電連接方案和制造電連接件的方法。然而，本領(lǐng)域 技術(shù)人員應(yīng)該理解，下面的討論是出于例證的目的，而不應(yīng)被解釋為限制性的。在該公開的 范圍內(nèi)的其他變型也是可應(yīng)用的。例如，該公開的示例也可應(yīng)用于其他裝置或結(jié)構(gòu)，尤其是 通過標(biāo)準(zhǔn)的或當(dāng)前的半導(dǎo)體制造工藝制造的電子裝置和結(jié)構(gòu)，例如微結(jié)構(gòu)(如微機(jī)電裝置 和互連結(jié)構(gòu))。轉(zhuǎn)看附圖，圖2至圖8示出了在MCP中可以放置在另一芯片的頂部上的多種半導(dǎo) 體芯片。圖9至圖18示出了在MCP中包括諸如在圖2至圖8中描述的芯片的半導(dǎo)體芯片。首先參照?qǐng)D2和圖3，標(biāo)號(hào)32總體表示半導(dǎo)體裝置。裝置32包括多條導(dǎo)線，如導(dǎo) 線34、36。導(dǎo)線形成在介電層40的表面38上，介電層40又形成在半導(dǎo)體基底42上。導(dǎo)線 可以形成線和空間交替的圖案，如所示出的。內(nèi)部電路區(qū)域44形成在介電層40中。諸如 焊盤46、48的導(dǎo)電芯片焊盤形成在介電層40上，并連接到半導(dǎo)體裝置32的內(nèi)部電路部分 (未示出)。鈍化層50形成在介電層40上。諸如開口 5254的開口形成在鈍化層50中，其中，開口 52暴露芯片焊盤46的一 部分，開口 M暴露導(dǎo)線34的一部分。每個(gè)芯片焊盤(如芯片焊盤46、48)包括用來暴露用 于連接到外部電路的芯片焊盤的對(duì)應(yīng)的開口。另外的開口(如開口 54)以將在此更充分描 述的方式形成在金屬線中的至少一些金屬線上方。諸如芯片焊盤46、48的芯片焊盤可以在與形成導(dǎo)線(如，線34、36)的工藝步驟相 同的工藝步驟或不同的工藝步驟中形成。導(dǎo)線與芯片焊盤電隔離。在MCP中提供電源連接 或接地連接的導(dǎo)線可以比其他導(dǎo)線寬。在圖4中，標(biāo)號(hào)56總體表示另一示例性半導(dǎo)體芯片。與前面描述的結(jié)構(gòu)對(duì)應(yīng)的結(jié) 構(gòu)沒有用標(biāo)號(hào)標(biāo)出或者使用了相同的標(biāo)號(hào)。在芯片56中，諸如導(dǎo)線34、36的導(dǎo)線形成在鈍 化層50的頂部上，而不是像圖3 —樣形成在介電層40的頂部上。樹脂層58形成在鈍化層 50的頂部上，并且包括開口(如開口 60、62)，以按與圖3中的開口 52、54的方式相同的方 式暴露芯片焊盤及導(dǎo)線的部分。樹脂層58包括含有聚酰亞胺的聚合物層。在芯片56中，芯片焊盤和導(dǎo)線可以形成在不同的平面中并且可以在不同的工藝 步驟中形成。為了提高引線鍵合效率并且為了防止在引線鍵合過程中因芯片焊盤和導(dǎo)線之 間的高度差帶來的困難，芯片焊盤(如芯片焊盤46)的高度可以在另一工藝步驟中延伸到 虛線64的水平面，從而使導(dǎo)線和芯片焊盤的上表面基本處于同一平面。可以在與形成導(dǎo)線的工藝步驟相同的工藝步驟中實(shí)現(xiàn)芯片焊盤(如芯片焊盤 46)到虛線64的水平面的延伸，從而使導(dǎo)線和芯片焊盤的上表面基本處于同一平面。例 如，在形成如圖3所示的開口 52之后，可以在鈍化層50和芯片焊盤46上形成覆蓋導(dǎo)電層 (blanket conductive layer，未示出)。導(dǎo)線及芯片焊盤46的延伸部分可以通過對(duì)覆蓋導(dǎo) 電層進(jìn)行傳統(tǒng)的圖案化工藝來形成。樹脂層58形成在鈍化層50的頂部上，并且包括開口 (如開口 62和開口 60的上部)，以按與圖3中的開口 5254的方式相同的方式暴露芯片焊 盤的延伸部分和導(dǎo)線的部分。
在圖5中，標(biāo)號(hào)66總體表示另一示例性半導(dǎo)體芯片。與前面描述的結(jié)構(gòu)對(duì)應(yīng)的結(jié) 構(gòu)沒有用標(biāo)號(hào)標(biāo)出或者使用了相同的標(biāo)號(hào)。在芯片66中，諸如導(dǎo)線34、36的導(dǎo)線相對(duì)于通 常為矩形形狀的芯片66成一角度。線34、36可以以任何角度放置，甚至可以不必是直線 的，例如，一條或多條線可以是彎曲的，只要這些線與諸如芯片焊盤46、48的芯片焊盤電隔 離即可。在圖6中，標(biāo)號(hào)68總體表示另一示例性半導(dǎo)體芯片。與前面描述的結(jié)構(gòu)對(duì)應(yīng)的結(jié) 構(gòu)沒有標(biāo)號(hào)標(biāo)出或者使用了相同的標(biāo)號(hào)。在芯片68中，導(dǎo)線(如導(dǎo)線34、36)分成兩組70、 72，其中，由標(biāo)號(hào)74總體表示的空間將這兩組分離。結(jié)果，線34與共線的線76電隔離，線 36與共線的線78電隔離。如將看到的，這使得每組中的線(如線34、36)傳輸不同的信號(hào)， 因?yàn)檫@些線彼此電隔離。在圖7中，標(biāo)號(hào)80總體表示另一示例性半導(dǎo)體芯片。與前面描述的結(jié)構(gòu)對(duì)應(yīng)的 結(jié)構(gòu)沒有用標(biāo)號(hào)標(biāo)出或者使用了相同的標(biāo)號(hào)。在芯片80中，雖然芯片焊盤連接關(guān)系在圖 7中不可見，但是至少一條導(dǎo)線(如導(dǎo)線82)和芯片焊盤46各自分別連接到導(dǎo)電的硅通孔 (TSV) 83、84，若干其他的導(dǎo)線和芯片焊盤亦是如此。每個(gè)導(dǎo)電的TSV連接到諸如焊盤86、88 的導(dǎo)電焊盤。TSV均穿過介電層40和半導(dǎo)體基底42形成，從而將來自金屬線和芯片焊盤的信號(hào) 傳送到半導(dǎo)體芯片80的下側(cè)上的導(dǎo)電焊盤(如焊盤86、88)。如將看到的，這種布置有利于 MCP中的連接。這種方法也能夠用在圖4的實(shí)施例中。在圖8中，標(biāo)號(hào)90總體表示另一示例性半導(dǎo)體芯片。與前面描述的結(jié)構(gòu)對(duì)應(yīng)的結(jié) 構(gòu)沒有用標(biāo)號(hào)標(biāo)出或者使用了相同的標(biāo)號(hào)。半導(dǎo)體芯片90具有以與圖6中的半導(dǎo)體芯片 68的方式相似的方式布置的導(dǎo)線。然而，芯片90包括中心芯片焊盤，如芯片焊盤92、94。 如其他實(shí)施例中的芯片焊盤一樣，芯片90中的芯片焊盤與芯片90內(nèi)部的電路電連接。然 而，與其他實(shí)施例不同，芯片90上的每個(gè)芯片焊盤電連接到單條對(duì)應(yīng)的導(dǎo)線，例如，芯片焊 盤92、94分別連接到線76、34。如可看到的，有另外的導(dǎo)線沒有連接到芯片焊盤。這些另外 的未連接的線與內(nèi)部芯片電路電隔離且與芯片焊盤電隔離。這種布置通過連接到每個(gè)焊盤 的導(dǎo)線提供對(duì)芯片焊盤上的信號(hào)的重分布，如將參照?qǐng)D18進(jìn)一步所描述的。在圖9中標(biāo)號(hào)96總體表示MCP。MCP包括第一半導(dǎo)體芯片98和第二半導(dǎo)體芯片 100。與前面描述的結(jié)構(gòu)對(duì)應(yīng)的結(jié)構(gòu)沒有標(biāo)號(hào)標(biāo)出或者使用了相同的標(biāo)號(hào)。芯片98被構(gòu)造 成與圖2和圖3中的芯片32相似。芯片100通過粘結(jié)劑安裝在芯片98上，芯片98也利用 粘結(jié)劑安裝在基底102上。芯片98的第一面(不可見)安裝在基底102上。芯片100安 裝在芯片98的第二面99上。芯片100包括如所示出的導(dǎo)電焊盤，所述導(dǎo)電焊盤通過鍵合引線(例如鍵合引線 104)連接到導(dǎo)線34。導(dǎo)線34的一部分以圖3中示出的方式通過被蝕刻到鈍化層50中的 開口 106暴露。這樣使得鍵合引線104能夠通過鍵合工藝電連接到導(dǎo)線。結(jié)果，芯片100 的內(nèi)部電路通過芯片100上的芯片焊盤與鍵合引線104電連接到導(dǎo)線34。這樣使用于芯片 100的內(nèi)部電路的連接點(diǎn)重分布。導(dǎo)線34上方的另一開口 108對(duì)用于將另一布線110的一端鍵合到導(dǎo)線34的導(dǎo)線 提供了途徑。布線Iio的另一端鍵合到基底102上的端子112。芯片100上的其他端子通 過鍵合引線(如鍵合引線104)鍵合到其他導(dǎo)線，如所示出的；這些其他導(dǎo)線又通過鍵合引線(如鍵合引線110)鍵合到端子(如基底102上的端子112)。以這種方式，對(duì)芯片100中 的電路的連接被重分布，從而有利于以避免與傳統(tǒng)方法的長度、高度和鍵合角度相關(guān)的問 題的方式進(jìn)行引線鍵合。第一半導(dǎo)體芯片98上的芯片焊盤或端子通過鍵合引線(如鍵合 引線225)連接到端子(如基底102上的端子114)。諸如端子114的端子在此也稱作電接 觸件。這種方法提供了利用鍵合引線將芯片100和基底102電連接，所述鍵合引線具有 與將芯片98上的焊盤連接到基底的鍵合引線相似的長度、高度和鍵合角度。在圖10中標(biāo)號(hào)118總體表示MCP。MCP包括第一半導(dǎo)體芯片120、第二半導(dǎo)體芯片 122和第三半導(dǎo)體芯片124。與前面描述的結(jié)構(gòu)對(duì)應(yīng)的結(jié)構(gòu)沒有用標(biāo)號(hào)標(biāo)出或者使用了相 同的標(biāo)號(hào)。芯片120被構(gòu)造成與圖9中的芯片98相似。與圖9中的將芯片100安裝在芯 片98上的方式相似，將芯片122、124安裝在芯片120上。芯片IM包括以與將芯片122上的焊盤連接到金屬線的方式相似的方式連接到金 屬線的焊盤。例如，在芯片1 上，鍵合引線1 將芯片IM上的焊盤之一連接到導(dǎo)線128。 另一鍵合引線130通過被蝕刻的開口 132連接到導(dǎo)線128。鍵合引線130的另一端連接到 基底102上的端子之一。因?yàn)槊織l導(dǎo)線與其他每條導(dǎo)線隔離，并且與內(nèi)部半導(dǎo)體電路隔離，所以相鄰的導(dǎo) 線如線34、1觀可以分別用來確定與芯片122、1M上的焊盤的連接通路。在MCP 118中，其 他每條導(dǎo)線與來自芯片122、IM之一的連接有關(guān)。換言之，如果導(dǎo)線被連續(xù)編號(hào)，則奇數(shù)導(dǎo) 線連接到這些芯片中的一個(gè)芯片上的焊盤，偶數(shù)導(dǎo)線連接到另一芯片上的焊盤。在圖11中標(biāo)號(hào)134總體表示MCP。MCP包括第一半導(dǎo)體芯片136和第二半導(dǎo)體芯 片138。與前面描述的結(jié)構(gòu)對(duì)應(yīng)的結(jié)構(gòu)沒有用標(biāo)號(hào)標(biāo)出或者使用了相同的標(biāo)號(hào)。以與圖6 中的芯片68的方式相似的方式構(gòu)造芯片136。與圖9中的將芯片100安裝在芯片98上的 方式相似，將芯片138安裝在芯片136如所見到的，芯片138 —側(cè)上的焊盤通過如前所述的鍵合引線連接到線組70中的 相鄰的線，另一側(cè)上的焊盤通過鍵合引線連接到線組72中的相鄰的線。每條連接到芯片 138上的焊盤的線又通過另一鍵合引線連接到基底102上的端子。結(jié)果，因?yàn)樾酒?36的至 少兩側(cè)可以借助金屬線組70、72用作信號(hào)通路，所以可以增大焊盤的節(jié)距，S卩，可以增加沿 著第二芯片的邊緣的焊盤的個(gè)數(shù)。在圖12中標(biāo)號(hào)140總體表示MCP。MCP包括第一半導(dǎo)體芯片142、第二半導(dǎo)體芯片 144和第三半導(dǎo)體芯片146。與前面描述的結(jié)構(gòu)對(duì)應(yīng)的結(jié)構(gòu)沒有用標(biāo)號(hào)標(biāo)出或者使用了相 同的標(biāo)號(hào)。以與圖11中的芯片136的方式相似的方式構(gòu)造芯片142。與前面描述的芯片安 裝在第一半導(dǎo)體芯片上的方式相似，將芯片144、146安裝在芯片142上。在MCP 140中，芯片144上的焊盤按照前面描述的方式通過鍵合引線連接到組70 中的導(dǎo)線，芯片146上的焊盤連接到組72中的導(dǎo)線。這兩組導(dǎo)線同樣按照前面描述的方式 又通過鍵合引線連接到基底102上的端子。這種方法提供了高密度的MCP。在圖13中標(biāo)號(hào)148總體表示MCP。MCP包括第一半導(dǎo)體芯片150和第二半導(dǎo)體芯 片152。與前面描述的結(jié)構(gòu)對(duì)應(yīng)的結(jié)構(gòu)沒有用標(biāo)號(hào)標(biāo)出或者使用了相同的標(biāo)號(hào)。以與圖9 中的芯片98的方式相似的方式構(gòu)造芯片150。利用焊料凸起154、156(最好在圖14中所 見)將芯片152安裝在芯片150上。焊料凸起巧4安裝在連接到芯片152的內(nèi)部電路的芯
10片焊盤158上。但是，凸起156僅僅對(duì)芯片152提供結(jié)構(gòu)支撐，而不是連接到任何內(nèi)部芯片 電路。兩個(gè)凸起154、156都支撐在金屬線34上，其中，金屬線34傳送出現(xiàn)在焊盤158上的 任何電壓。凸起在芯片152上的節(jié)距與芯片150上的導(dǎo)線(如導(dǎo)線34)的節(jié)距基本相同。 這種方法有助于利用形成在芯片152上的凸起進(jìn)行倒裝芯片鍵合的使用。結(jié)果，無需連接 到第二芯片的鍵合引線，從而消除了與使用鍵合引線相關(guān)的缺點(diǎn)。在可選擇的方法(未示出)中，在使芯片152的下側(cè)支撐在鈍化層50上的情況下， 可以將導(dǎo)電凸起巧4完全容納在導(dǎo)線34上方的鈍化層中的開口內(nèi)。這樣可能要求鈍化層 比圖14中描述的鈍化層厚，但是消除了對(duì)支撐凸起(如凸起156)的需求，這是因?yàn)樾酒?置在鈍化層50上并被鈍化層50支撐。在另一可選的方法中，可以通過將第一半導(dǎo)體芯片150的包括芯片焊盤的有源表 面面向基底102而將第一半導(dǎo)體芯片150安裝在基底102上。在這種結(jié)構(gòu)中，絕緣層(未 示出)可以形成在與第一半導(dǎo)體芯片150的有源表面相對(duì)的表面上，即，半導(dǎo)體基底102的 被暴露的表面上。導(dǎo)線可以形成在絕緣層(未示出)上。第一半導(dǎo)體芯片150可以通過倒 裝芯片鍵合結(jié)合到基底102，導(dǎo)線可以用來形成第二半導(dǎo)體芯片152和基底102之間的電連 接。第二半導(dǎo)體芯片可以以在此描述的任何方式連接到導(dǎo)線。在圖15和16中標(biāo)號(hào)159總體表示MCP。MCP包括第一半導(dǎo)體芯片160和第二半 導(dǎo)體芯片162，其中，第一半導(dǎo)體芯片160利用粘結(jié)劑層207安裝在基底102上。與前面描 述的結(jié)構(gòu)對(duì)應(yīng)的結(jié)構(gòu)沒有用標(biāo)號(hào)標(biāo)出或者使用了相同的標(biāo)號(hào)。與圖7中的芯片80相似，構(gòu) 造這兩個(gè)芯片，其中，每個(gè)芯片具有導(dǎo)電的TSV，如芯片160中的TSV 166和芯片162中的 TSV 164。TSV 164的一端連接到形成在芯片162上的導(dǎo)電焊盤168。焊盤168連接到芯片 162的內(nèi)部電路。TSV 164的另一端連接到重分布的焊盤170，焊盤170又安裝在導(dǎo)線34 上?？蛇x擇地，TSV 164可以直接連接到導(dǎo)線34，而無需重分布的焊盤170。(在芯片160中的)TSV166的上端連接到導(dǎo)線34的下側(cè)，其下端連接到形成在 基底102上的端子172。結(jié)果，芯片162中的內(nèi)部電路連接通過焊盤168、TSV 164、導(dǎo)線34 和TSV 166重分布到基底102上的端子172。這種方法排除了對(duì)任何鍵合引線的需要。換 言之，在無需任何引線鍵合的情況下提供MCP。第一半導(dǎo)體芯片160利用粘結(jié)劑層207穩(wěn)固 到基底102。在圖17中標(biāo)號(hào)174總體表示MCP。MCP包括第一半導(dǎo)體芯片176、第二半導(dǎo)體芯 片178和第三半導(dǎo)體芯片180。與前面描述的結(jié)構(gòu)對(duì)應(yīng)的結(jié)構(gòu)沒有用標(biāo)號(hào)標(biāo)出或者使用了 相同的標(biāo)號(hào)。與圖9中的芯片98相似地構(gòu)造芯片176、178。芯片176、178彼此基本相同， 并且可以包括例如存儲(chǔ)器芯片。如所見到的，芯片178安裝在芯片176上，并且這兩個(gè)芯片 的中心相互偏離。這樣使得芯片178的兩個(gè)側(cè)部與芯片176的兩個(gè)邊緣疊置，并且芯片176 的其他兩個(gè)側(cè)部182、184遠(yuǎn)離芯片176的另外兩個(gè)邊緣。結(jié)果，可以在芯片176上的導(dǎo)線 和基底102上的端子(如端子112)之間具有引線鍵合連接(如，鍵合引線110)，并且還可 以在芯片178上的導(dǎo)線和芯片176上的導(dǎo)線之間具有另外的引線鍵合連接(如，鍵合引線 186)。自然能夠堆疊不同尺寸的芯片，且優(yōu)選地使較大的芯片位于在較小的芯片下方。芯片180(其可以是例如LSI電路，如處理器)利用粘結(jié)劑安裝在芯片178上。芯 片180上的焊盤利用鍵合引線(如鍵合引線188)連接到芯片178上的導(dǎo)線。結(jié)果，芯片180內(nèi)部的電路可以通過鍵合引線(如鍵合引線188)連接到芯片178上的導(dǎo)線。這些導(dǎo)線 通過鍵合引線(如鍵合引線186)連接到芯片176上的導(dǎo)線，芯片176上的導(dǎo)線又通過鍵合 引線(如鍵合引線110)連接到端子(如基底102上的端子112)。芯片176、178上的端子分別通過鍵合引線(如鍵合引線190、192)連接到基底102 上的端子。在可選擇的實(shí)施例(未示出)中，TSV(如在圖7、圖15和圖16中示出的TSV) 可以用來提供如圖17中的鍵合引線所示的一些連接甚至全部連接。在圖18中標(biāo)號(hào)194總體表示MCP。MCP包括第一半導(dǎo)體芯片196和第二半導(dǎo)體芯 片198。與前面描述的結(jié)構(gòu)對(duì)應(yīng)的結(jié)構(gòu)沒有用標(biāo)號(hào)標(biāo)出或者使用了相同的標(biāo)號(hào)。與圖8中 的芯片90相似地構(gòu)造芯片194。芯片196包括設(shè)置芯片196的在芯片198下方的上表面上 的多個(gè)導(dǎo)電芯片焊盤，如焊盤92、94。芯片196上的這些焊盤在芯片198下方設(shè)置在兩個(gè)基 本平行的列(row)中，其中，焊盤92在一列，而焊盤94在另一列。每個(gè)組70、72中的一些導(dǎo)線連接到焊盤之一(如焊盤92、94)。每個(gè)組70、72中的 其他導(dǎo)線分別通過鍵合引線(如鍵合引線230a、230b)連接到芯片198的上表面上的導(dǎo)電 焊盤(如焊盤206、208)。換言之，每條偶數(shù)導(dǎo)線連接到芯片196的上表面上的焊盤(如焊 盤92、94)，每條奇數(shù)導(dǎo)線連接到芯片198的上表面上的焊盤(如焊盤206、208)，其中，后者 的連接利用引線鍵合(如鍵合引線230a、230b)完成。另外的鍵合引線(如鍵合引線225、220)分別將導(dǎo)線連接到基底102上的端子(如 端子218、210)。在可選擇的實(shí)施例(未示出)中，比芯片198小的芯片在芯片196的兩列 焊盤之間安裝在芯片196上。換言之，第二芯片沒有覆蓋第一芯片上的焊盤?，F(xiàn)在轉(zhuǎn)到圖19，標(biāo)號(hào)222總體表示根據(jù)另一示例構(gòu)造的卡的示意圖?？?22可以是 例如多媒體卡(MMC)或安全數(shù)字卡(SD)。卡222包括控制器2 和存儲(chǔ)器226，存儲(chǔ)器226 可以是閃存、PRAM或者其他類型的非易失性存儲(chǔ)器。用標(biāo)號(hào)2 總體表示的通信信道允許 控制器對(duì)存儲(chǔ)器提供命令并且將數(shù)據(jù)傳輸?shù)酱鎯?chǔ)器2 中和從存儲(chǔ)器2 傳出數(shù)據(jù)。控制 器2M和存儲(chǔ)器2 可以包括根據(jù)前面描述的實(shí)施例中的任一實(shí)施例的MCP。卡222的密 度可以比傳統(tǒng)類型的卡的密度大。在一個(gè)示例中，能夠去除插入芯片(interposer chip), 從而相對(duì)于傳統(tǒng)的具有插入芯片的卡相比，可以減小卡厚度。另外，根據(jù)各個(gè)示例，可以減 少因引線折斷造成的卡缺陷，從而可以提高卡的可靠性?，F(xiàn)在參照?qǐng)D20，標(biāo)號(hào)230總體表示根據(jù)另一示例構(gòu)造的系統(tǒng)。系統(tǒng)230可以是例 如計(jì)算機(jī)系統(tǒng)、移動(dòng)電話、MP3播放器、GPS導(dǎo)航裝置、固態(tài)盤(SSD)、家用電器等。系統(tǒng)230 包括處理器232、存儲(chǔ)器234和輸入/輸出裝置236，其中，存儲(chǔ)器234可以是DRAM、閃存、 PRAM或其他類型的存儲(chǔ)器。通信信道238允許處理器對(duì)存儲(chǔ)器提供命令以通過信道238將 數(shù)據(jù)傳輸?shù)酱鎯?chǔ)器234中和從存儲(chǔ)器234傳出數(shù)據(jù)?？梢酝ㄟ^輸入/輸出裝置236將數(shù)據(jù) 和命令傳遞到系統(tǒng)230或者傳遞來自系統(tǒng)230的數(shù)據(jù)和命令。處理器232和存儲(chǔ)器234可 以包括根據(jù)前面描述的示例中的任一示例的MCP。至少因?yàn)楸竟_的示例可以減少因引線 折斷造成的缺陷，所以本公開的示例可以得到穩(wěn)定的系統(tǒng)。參照?qǐng)D21，透視圖示意性地示出了在單片化之前在半導(dǎo)體晶片上具有半導(dǎo)體芯片 的示例性MCP結(jié)構(gòu)的元件。在本公開中，術(shù)語“MCP部分”或“MCP元件”或類似的這種語言 是指MCP的那些元件或部分，且無論那些元件或部分是否最終裝配成單個(gè)的MCP。半導(dǎo)體晶 片310(如，硅基底或鍺基底)包括多個(gè)裸片(die)區(qū)(如裸片區(qū)311)。內(nèi)部電路(如在圖22a中的剖視圖中示出的內(nèi)部電路328)形成在半導(dǎo)體晶片310的裸片區(qū)中。第二半導(dǎo)體芯 片(包括它們自己的內(nèi)部電路)，如第二半導(dǎo)體芯片312，設(shè)置在半導(dǎo)體晶片310上。需要 指出的是，第二半導(dǎo)體芯片可以包括封裝或者可以不包括封裝。例如，第二半導(dǎo)體芯片312 可以是裸芯片，或者可以在將第二半導(dǎo)體芯片312設(shè)置在半導(dǎo)體晶片310上之前已經(jīng)被單 獨(dú)封裝過。在該示 例中，從第二芯片的裸片焊盤(die pad)到半導(dǎo)體晶片310的背面(與晶片 310或基底310的被加工形成電路328的那面相對(duì))設(shè)置電連接，以從MCP端子向第二芯片 的電路提供功率和信號(hào)通路。在該示例中，利用導(dǎo)線和硅通孔(TSV)來實(shí)現(xiàn)電連接。具體 地講，設(shè)置諸如標(biāo)號(hào)為322的導(dǎo)線。該示例中的導(dǎo)線是直線的、平行的、基本隔開恒定的節(jié) 距，并且可以跨過整個(gè)裸片延伸。導(dǎo)線322可以對(duì)應(yīng)于單片化后的MCP的一個(gè)邊緣到另一 邊緣跨過裸片區(qū)311的整個(gè)表面延伸，例如，從一條切割線(saw line) 324到相對(duì)的切割線 324延伸。然而，導(dǎo)線可以采取其他圖案和形式。TSV 318和下芯片裸片焊盤320形成在半 導(dǎo)體晶片310中和/或半導(dǎo)體晶片310上。導(dǎo)線322和下裸片焊盤320連接到TSV 318。在每個(gè)裸片區(qū)311中，第二芯片312安裝在裸片區(qū)311上。第二芯片的裸片焊盤 336通過導(dǎo)線322和鍵合引線316電連接到裸片區(qū)的TSV 318。TSV 318將電連接延伸到半 導(dǎo)體晶片310的背面，如圖22b所示。圖22a是沿著AA’線截取的圖21中的沿著包括第二芯片焊盤336的第二芯片延 伸的MCP部分的剖視圖。參照?qǐng)D22a，半導(dǎo)體晶片310包括半導(dǎo)體基底326，如單晶硅、鍺或 其他半導(dǎo)體基底。半導(dǎo)體基底326典型地為經(jīng)常被切片為單晶(例如，硅)錠(ingot)的 晶片。內(nèi)部電路328形成在半導(dǎo)體基底(326)中和/或半導(dǎo)體基底(326)上。具體地講， 內(nèi)部電路328形成在半導(dǎo)體基底326的對(duì)應(yīng)的裸片區(qū)(圖21中的311)中。介電層330形 成在半導(dǎo)體基底326和內(nèi)部電路328上。介電層330可以是一個(gè)或多個(gè)層間介電層(稱作 ILD)。例如，介電層330可以是在形成電路328過程中使用的最上層的ILD，或者也可以包 括其他用來形成電路328的ILD。導(dǎo)線322形成在介電層330上。導(dǎo)線322可以被絕緣層 332覆蓋。在該示例中，絕緣層332是用來使內(nèi)部電路328鈍化和/或通常用來保護(hù)晶片的 鈍化層。例如，鈍化層332使半導(dǎo)體晶片能夠暴露于大氣(或其他具有化學(xué)組分(例如氧 氣)的環(huán)境，所述化學(xué)組分會(huì)在沒有鈍化層保護(hù)的情況下自發(fā)地或不自發(fā)地與晶片元件反 應(yīng))下而不損傷晶片。在一個(gè)示例中，鈍化層可以由諸如聚合物的樹脂層形成。其他示例 性鈍化層(和不是鈍化層的絕緣層332)包含氮化硅、氧化硅、氮氧化硅或它們的組合。雖 然未在圖22a中示出，但是芯片制造商經(jīng)常構(gòu)建穿過絕緣層332的通孔來暴露下裸片焊盤 320。當(dāng)絕緣層332形成為鈍化層時(shí)，用鈍化層保護(hù)的晶片可以隨后從密封環(huán)境(例如，提 供密封環(huán)境(例如，真空或惰性)的各種半導(dǎo)體芯片制造設(shè)備)安全地移除。然后，鈍化層 332使裸片區(qū)311能夠暴露于大氣條件(例如，空氣)下，并且如果需要的話則能夠被裝運(yùn) 到單獨(dú)的設(shè)備(例如，封裝設(shè)備)用來封裝。如上所指的，鈍化層的使用是絕緣層332的一 個(gè)示例；根據(jù)一些制造方法可以完全省去絕緣層332，或者，絕緣層332可以是除鈍化層之 外的絕緣層。在下面更詳細(xì)地討論這些可選方案中的一些方案。第二芯片(例如，312)設(shè)置在晶片310上。具體地講，第二芯片312設(shè)置在絕緣層 332上和對(duì)應(yīng)的由晶片310形成的內(nèi)部電路328上方。第二芯片312均具有用來向第二芯 片312內(nèi)部的電路(未示出)提供信號(hào)(例如，數(shù)據(jù)信號(hào)、尋址信號(hào)和控制信號(hào))、接地電壓和其他電壓(外部電源，如Vcc)的多個(gè)芯片焊盤336。這里可以在絕緣層332上直接設(shè)置 粘結(jié)劑層334，以使第二芯片312附于晶片310?？梢钥邕^包括第二芯片312的晶片310的 上部沉積包封層(或模制層)338，以包封第二芯片312。第二芯片312的焊盤336通過鍵合引線316 (見圖21)連接到導(dǎo)線322，鍵合引線 316又連接到對(duì)應(yīng)的TSV 318，TSV 318又連接到凸起340 (見圖22b)。 圖22b是沿著圖21中的BB，線截取的沿著包括晶片310中的通孔TSV 318和下 裸片焊盤320的線的剖視圖。當(dāng)然，TSV和下裸片焊盤320的排列可以不只是圖21中示出 的直線排列。參照?qǐng)D22b，下裸片焊盤320(將要由晶片310形成的芯片的裸片焊盤)形成 在介電層330上。絕緣層342形成在晶片310的背面。TSV 318連接到導(dǎo)線322和下裸片 焊盤320。TSV跨過介電層330、半導(dǎo)體基底326和絕緣層342的總厚度，使得在晶片310的 背面暴露TSV。在晶片310的背面暴露的TSV附于諸如凸起(例如，焊球)的端子340，以 連接到諸如位于印刷電路板(未示出)上的系統(tǒng)的系統(tǒng)。如所了解的，硅通孔(TSV)包括在穿過可能包括晶片的包括硅基底的較大部分或 所有部分的硅基底在孔(或通孔)中形成的導(dǎo)體。這種通孔的側(cè)壁可以填充有導(dǎo)電材料， 或者可以在這種通孔的側(cè)壁的側(cè)部上形成有導(dǎo)電材料。例如，可以通過電鍍?cè)谶@種通孔中 形成金屬。在晶片基底中和/或在晶片基底上形成電路之前形成的TSV經(jīng)常被稱作“前通 孔(via first) "TSV0在這種情況下，TSV將不延伸穿過隨后形成在晶片基底上的層。在 晶片基底中和/或在晶片基底上形成電路之后形成的TSV經(jīng)常被稱作“后通孔” TSV,并且 不只穿過晶片基底存在，而且可能穿過整個(gè)晶片或者除了鈍化層之外的整個(gè)晶片存在。應(yīng) 該理解的是，在這里為了易于描述而將術(shù)語“TSV”用作普通術(shù)語，并且術(shù)語“TSV”使得通孔 可以在具有由除了硅之外的材料制成的基底的晶片中。形成在半導(dǎo)體基底326背面上的絕緣層342可以是由一種或多種絕緣材料(諸如 介電材料)構(gòu)成的單層。可選擇地，絕緣層342可以是包括多個(gè)層的疊層。在一個(gè)示例中， 如圖22c中所示，絕緣層342可以是包括層疊在封裝ILD層341和343之間的金屬布線層 345的重分布層?？梢栽O(shè)置另外的層作為可選擇的特征。例如，可以形成晶種金屬層349， 以利于制造金屬布線層345。晶種金屬層349可以由Ti和Cu構(gòu)成，或者由其他適合的導(dǎo) 電材料(例如，金屬元素、金屬合金或其他材料)構(gòu)成。金屬布線層345可以由Cu和Ni構(gòu) 成，或由其他期望的導(dǎo)電材料(例如，金屬元素、金屬合金或其他材料)構(gòu)成。導(dǎo)電球(或 凸起等)351可以位于該結(jié)構(gòu)中，并且可以在ILD層341的開口處電(例如，物理地)連接 到金屬布線層345?？梢栽O(shè)置TSV，諸如基底326中的TSV 353，并且可以將TSV通過晶種金 屬層349電連接到金屬布線層341，如在圖22c中示意性地示出的。圖22d和圖22e示出了圖22a和圖22c中示出的示例的可能的變型。一條或多條 導(dǎo)線(例如，導(dǎo)線319)可以形成在包封第二半導(dǎo)體芯片的包封層338上(例如，在包封層 338的外表面上)。在圖22d和圖22e中示出的示例中，每個(gè)裸片區(qū)在包封層338上形成有 四條導(dǎo)線。示出四條導(dǎo)線319是為了易于討論，且可以在每個(gè)裸片區(qū)的包封層(如338)上 形成任意期望數(shù)量的導(dǎo)線。導(dǎo)線319沒有電連接(例如，沒有信號(hào)連接或電壓提供連接)到 晶片310中的內(nèi)部電路328或與第二半導(dǎo)體芯片相關(guān)的電路(例如，集成電路)。導(dǎo)線319 可以被電浮置。根據(jù)本發(fā)明，可以緊接在形成第一半導(dǎo)體芯片和第二半導(dǎo)體芯片之后，使導(dǎo) 線相對(duì)于第一半導(dǎo)體芯片和第二半導(dǎo)體芯片的除了第一電路和第二電路之外的部分電浮置。導(dǎo)線319相對(duì)于晶片310和第二芯片312的特征可以與導(dǎo)線322相對(duì)于晶片310中的 內(nèi)部電路328的特征相同。因此，可以以與在本公開中描述的相對(duì)于導(dǎo)線332和第二芯片 312內(nèi)的芯片的方式相似的方式，使用導(dǎo)線319以有助于第三半導(dǎo)體芯片(未示出)的芯 片焊盤的連接，并且不需要再在此重復(fù)這樣的連接?？衫昧硗獾陌饧?未示出)來設(shè) 置包括第三芯片的組合，以對(duì)第三芯片和/或第三芯片的電連接提供保護(hù)。如結(jié)合在此公 開的其他示例所討論的，可以沿著劃片線(scribe line) 324將晶片單片化，以提供單獨(dú)的 MCP (或MCP元件)?？梢栽诎惭b和/或連接第三芯片之前或之后執(zhí)行單片化步驟。
當(dāng)絕緣層332是鈍化層時(shí)，不是在導(dǎo)線322上形成鈍化層332，而是可以在鈍化層 332上形成導(dǎo)線，如圖23a和圖23b所示。圖23a和圖23b分別是沿著圖21中的AA，線和 BB'線截取的剖視圖。參照作為沿圖21中的AA’線截取的剖視圖的圖23a，晶片310包括半導(dǎo)體基底 326，其中，半導(dǎo)體基底326包括在其內(nèi)形成的內(nèi)部電路328。介電層330形成在內(nèi)部電路 328和/或內(nèi)部電路328的一部分上。鈍化層332形成在介電層330上。另一絕緣層342 形成在半導(dǎo)體基底326的背面上。介電層330和鈍化層332、342可以與上面參照?qǐng)D22a和 圖22b所討論的介電層和鈍化層相同，在此將不再進(jìn)行重復(fù)。與圖22a和圖22b不同的是，如圖23a和圖23b所示的示例中的導(dǎo)線(例如，導(dǎo)線 322)形成在鈍化層332上，而下裸片焊盤(例如，圖23b中示出的320)形成在介電層330 上，并且被鈍化層332覆蓋。導(dǎo)線322和下裸片焊盤320位于不同的層。因此，連接到導(dǎo)線 的TSV 318的長度不同于連接到下裸片焊盤的TSV的長度，如在圖23b中示意性地示出的。 圖22a和圖22b中的導(dǎo)線可以在芯片制造工藝過程中制造，而圖23a和圖23b中的導(dǎo)線可 以在封裝工藝中制造。如在圖23a和圖23b中所見，樹脂層或另一絕緣層333可以設(shè)置在導(dǎo)線上。第二 芯片(例如，312)可以安裝在樹脂層333上；粘結(jié)劑層334可選擇地用來確保第二芯片的 安裝?？梢栽诎雽?dǎo)體基底(326)的背面上設(shè)置絕緣層342 ；端子(例如，焊球)340附于TSV 的端部，如圖23a和圖23b中所示的端子一樣。作為另一示例，可以通過倒裝芯片安裝將第二芯片安裝到下芯片，如在圖24中的 剖視圖中示意性地示出的，其中，剖視圖是沿圖21中的AA’線截取的。參照?qǐng)D24，下晶片 310包括其中和/或其上形成有內(nèi)部電路328的半導(dǎo)體基底326。介電層330可以與圖22a 中的介電層相同，且設(shè)置在內(nèi)部電路328上和/或設(shè)置作為內(nèi)部電路328的一部分。該示 例中的導(dǎo)線(例如，322)設(shè)置在介電層(330)上并被絕緣層332覆蓋，絕緣層332可以是上 面參照?qǐng)D22a所討論的鈍化層(例如，樹脂層)。諸如凸起344的凸起(焊料)設(shè)置并附 于導(dǎo)線(例如，322)。凸起(例如，344)電連接到安裝在絕緣層332上的第二芯片(例如， 312)。導(dǎo)線(例如，322)和下芯片焊盤(未示出)連接到TSV (未示出)；TSV將導(dǎo)線和 下芯片焊盤的電連接延伸到半導(dǎo)體基底的背面，如在圖22b中所示。具有第二芯片的晶片 的上部被包封層338包封。在圖24中，介電層330可以包括在形成電路328的部分的各個(gè) 金屬層之間提供絕緣的ILD(層間介電層)；絕緣層332可以是鈍化層。然而，當(dāng)絕緣層332 是鈍化層時(shí)，本領(lǐng)域技術(shù)人員應(yīng)該理解的是，導(dǎo)線(例如，322)可以形成在鈍化層(例如， 332)上，并且下芯片焊盤(未示出)由不同的下金屬層形成在最初至少形成有鈍化層(例如，332)的介電層330上，如圖23a 和圖23b所示。作為又一示例，可以豎直堆疊多個(gè)半導(dǎo)體晶片來形成MCP (或在單片化之前在晶 片上的MCP部分)，其示例示意性地示出在圖25中。參照?qǐng)D25，在圖25中示出了與圖21中 的BB’線對(duì)應(yīng)的剖視圖。在該特定的示例中，晶片堆疊件包括第一半導(dǎo)體晶片346和第二 半導(dǎo)體晶片348。也可以設(shè)置包封層338。至少第一半導(dǎo)體晶片346包括導(dǎo)線，例如上面參 照?qǐng)D22a、圖22b、圖23a、圖23b和圖24討論的導(dǎo)線；而第二半導(dǎo)體晶片348可以設(shè)置有導(dǎo) 線或者可以不設(shè)置導(dǎo)線。該示例中的第二半導(dǎo)體晶片348包括TSV;第一半導(dǎo)體晶片(346) 可以設(shè)置有TSV或者可以不設(shè)置TSV。第一半導(dǎo)體晶片和第二半導(dǎo)體晶片可以對(duì)應(yīng)于存儲(chǔ) 器芯片，這些存儲(chǔ)器芯片可以相同或基本相同，或者具有在相同的相對(duì)位置有相同功能的 焊盤。安裝在第一半導(dǎo)體晶片上并且被包封層338覆蓋的對(duì)應(yīng)于圖21中的芯片312的上 芯片(未示出)可以是邏輯芯片。在圖25示出的示例中，第一半導(dǎo)體晶片(346)和第二半導(dǎo)體晶片(348)都包括 TSV和導(dǎo)線；每個(gè)TSV和導(dǎo)線可以被構(gòu)造成與上面參照?qǐng)D22a、圖22b、圖23a、圖23b和圖24 討論的TSV和導(dǎo)線相同。第一半導(dǎo)體晶片的導(dǎo)線通過第一半導(dǎo)體晶片的TSV和焊球連接到 第二半導(dǎo)體晶片的導(dǎo)線。第二半導(dǎo)體晶片的導(dǎo)線連接到第二半導(dǎo)體晶片的TSV ；TSV連接到 第二半導(dǎo)體晶片的焊球。結(jié)果，第一半導(dǎo)體晶片的導(dǎo)線、TSV和焊球與第二半導(dǎo)體晶片的對(duì) 應(yīng)的導(dǎo)線、TSV和焊球?qū)R且電連接，從而形成從第一半導(dǎo)體晶片的導(dǎo)線到第二半導(dǎo)體晶片 的焊球的分開且并行的電連接信道。上面參照?qǐng)D24a和圖24b討論的半導(dǎo)體晶片可以以許多可能的方式進(jìn)行制造。在 一個(gè)示例中，晶片上的MCP部分(以及在單片化后的獨(dú)立的MCP)可以在兩個(gè)主要工藝中進(jìn) 行制造，一個(gè)是芯片制造工藝，一個(gè)是封裝工藝。因此，雖然不要求，但是MCP部分(和獨(dú)立 的MCP)可以在不同的設(shè)備中制造，一個(gè)是芯片制造設(shè)備，一個(gè)是封裝設(shè)備。在芯片制造工 藝中，導(dǎo)線(例如，322)可以與下晶片310(例如，包括半導(dǎo)體基底326、內(nèi)部電路328、介電 層330、TSV 318、下芯片焊盤320和絕緣層332) —起制造。可以將下晶片10，尤其是具有 由鈍化層形成的絕緣層332的下晶片傳送到封裝工藝(例如，在下晶片可以暴露于大氣等 的過程中傳送到封裝設(shè)備)。在封裝工藝中，將第二芯片(例如，312)安裝到下晶片并引 線鍵合到對(duì)應(yīng)的焊盤?？梢孕纬砂雽?dǎo)體基底背面上的絕緣層342;端子(例如，340)附于 TSV(例如，318)的暴露端部。然后，可以由晶片單片化成MCP部分，以獲得獨(dú)立的MCP。在 圖26示出的流程圖中詳述了上述方法。參照?qǐng)D26，在具有TSV和導(dǎo)線的下半導(dǎo)體晶片上形成半導(dǎo)體裸片，其中，TSV電連 接到下半導(dǎo)體晶片上的導(dǎo)線和焊盤(步驟350)。該步驟在芯片制造工藝(例如，在芯片制 造設(shè)備中)執(zhí)行，并清楚地示出在圖27a中，其中，在圖27a中示出了沿著圖21中的AA’線 截取的剖視圖。參照?qǐng)D27a，半導(dǎo)體基底326包括多個(gè)裸片區(qū)，例如裸片區(qū)311。內(nèi)部電路(例如， 328)形成在半導(dǎo)體基底326上的裸片區(qū)(例如，311)中。導(dǎo)線(例如，322)形成在沉積在 內(nèi)部電路(328)和半導(dǎo)體基底(326)上的介電層330上?？梢酝ㄟ^例如沉積一種或多種導(dǎo) 電材料(例如，金屬材料、導(dǎo)電材料的組合或多個(gè)導(dǎo)電層)然后圖案化來形成導(dǎo)線(例如， 322)，其中，可以通過濺射、CVD、電鍍或許多其他可能的技術(shù)來執(zhí)行沉積。在導(dǎo)線(例如， 322)上沉積作為鈍化層的絕緣層332。
圖27b是沿 著圖21中的BB’線截取的剖視圖。形成TSV，例如，TSV 318，其中， TSV橫跨介電層(330)的垂直尺度(厚度)并跨到半導(dǎo)體基底(326)中。TSV電連接到導(dǎo) 線(332)和下裸片焊盤(例如，320)。在下晶片的制造過程中，可以執(zhí)行在芯片(例如，內(nèi)部電路)內(nèi)的信號(hào)到焊盤的重 分布。一旦形成下芯片焊盤(例如，320)，就可以跨過完成的芯片涂敷鈍化層(例如，絕緣 層332)。如果期望的話，則鈍化層(例如，332)使下晶片能夠從芯片處理設(shè)備移除，例如， 被暴露于大氣。然后，在封裝設(shè)備應(yīng)用進(jìn)一步的重分布。鈍化層(例如，332)向上開口以連 接將焊盤連接到端子(例如，球/凸起)的重分布層。這樣允許單獨(dú)的制造設(shè)備(例如，芯 片制造設(shè)備)制造包含芯片的晶片并允許單獨(dú)的制造設(shè)備(例如，封裝設(shè)備)制造芯片，以 及允許相同的芯片設(shè)計(jì)用在多個(gè)不同的封裝件中。另外，在芯片制造中，對(duì)可以放置芯片焊盤的位置經(jīng)常有所限制。例如，有時(shí)禁止 將芯片焊盤放置在具體的裝置形成區(qū)域上方(例如，禁止放置在NAND閃速存儲(chǔ)器中的存儲(chǔ) 器單元上方或者禁止放置在NAND閃速存儲(chǔ)器的外圍電路區(qū)域或其一部分上方)。然而，封 裝凸起沒有這種限制，因此，封裝凸起可以利用額外的區(qū)域來提供凸起之間的進(jìn)一步的空 間。因?yàn)榇嬖谝r墊層(cushion layer)，所以凸起沒有焊盤的這種限制?？梢詫⒅圃煊行酒蛯?dǎo)線的完成的下半導(dǎo)體晶片傳遞到用于封裝的封裝工藝。返 回參照?qǐng)D26，例如通過打磨(grinding)或其他適合的方法來處理下半導(dǎo)體晶片的背面，以 暴露TSV(步驟352)。在圖28的剖視圖中示出該工藝步驟。(例如，通過打磨)處理半導(dǎo) 體基底326的背面；由此暴露每個(gè)TSV的至少一部分。可以涂敷背面絕緣層342。返回參照?qǐng)D26，在處理下半導(dǎo)體晶片的背面之后，可以在下半導(dǎo)體晶片上安裝第 二芯片(步驟354)，該步驟在圖29a中清楚地示出。參照?qǐng)D29a，在鈍化層(332)上安裝具有芯片焊盤(336)的第二芯片(例如，第二 芯片312)?？梢允褂谜辰Y(jié)劑層334來固定第二芯片在絕緣層332上的位置。返回參照?qǐng)D26，可以將第二芯片的芯片焊盤電連接到導(dǎo)線，如在圖29b中示意性 地示出的。參照?qǐng)D29b，為了簡便，示意性地示出了下半導(dǎo)體晶片的一部分。例如上芯片312 的芯片焊盤電連接到導(dǎo)線322。將導(dǎo)線電連接到下半導(dǎo)體晶片的對(duì)應(yīng)的TSV。返回參照?qǐng)D26，可以包封堆疊件(步驟358)，在圖30的剖視圖中示意性地示出了 該步驟，其中，在上芯片上沉積包封層338。可以將焊球或其他可能的電連接件附著到在半導(dǎo)體晶片的背面暴露的TSV(步驟 360)。然后可以對(duì)半導(dǎo)體晶片單片化(步驟362)，以獲得獨(dú)立的裝置。例如，通過例如激 光器或其他類型的技術(shù)沿著切割線切割制造好的具有第二芯片和期望的電連接的半導(dǎo)體
曰曰/To除了在上面參照?qǐng)D26所討論的芯片制造工藝中形成導(dǎo)線之外，可以在封裝工藝 制造導(dǎo)線。作為制造如圖23a和圖23b所示的MCP的示例，可以在芯片制造工藝(例如，在 芯片制造設(shè)備)中制造下半導(dǎo)體晶片310。具體地講，提供半導(dǎo)體基底326，在半導(dǎo)體基底 (326)的裸片區(qū)中形成內(nèi)部電路(例如，328)，并且形成絕緣層332(該絕緣層可以是鈍化 層)。形成下芯片焊盤(例如，320)和連接到下芯片焊盤的TSV。在一個(gè)示例中，可以在芯 片制造工藝中形成將要連接到(尚未形成的)導(dǎo)線的TSV;在另一示例中，可以在封裝工藝中 在形成導(dǎo)線之后形成TSV?？梢詫⒅圃旌玫南掳雽?dǎo)體晶片傳送到封裝工藝(例如，封裝設(shè)備)。在封裝工藝 中，在(作為鈍化層的)絕緣層332上形成導(dǎo)線(例如，322)。然后可以在導(dǎo)線上涂敷樹脂 層333。在芯片制造工藝中沒有制造將要連接到導(dǎo)線的TSV的例子中，可以形成那些TSV(例 如，318)并將那些TSV電連接到導(dǎo)線。不必按此順序，可以利用粘結(jié)劑層(例如，334)安裝 第二芯片(例如，312)或者可以在沒有粘結(jié)劑層的情況下安裝第二芯片(例如，312)。可以 處理(例如，打磨)半導(dǎo)體基底(326)的背面，以打開每個(gè)TSV的至少一部分?？梢允筎SV 的開口端附于端子(例如球/凸起)；可以涂敷背面絕緣層342。然后，可以通過包封層338包封整個(gè)晶片；可以從晶片使完成的MCP部分單片化， 以獲得獨(dú)立的MCP?？梢酝ㄟ^半切割來選擇性地完成包封工藝，如在圖31a和圖31b中示意性地示出 的。參照?qǐng)D31a，在沉積鈍化層之后(在安裝第二芯片之前或之后)，可以將下半導(dǎo)體晶片 310半切割而留下溝槽(trench)。在安裝第二芯片的步驟和連接第二芯片的芯片焊盤的步 驟之后，可以沉積包封層366，如在圖31b中示意性示出的。沉積的包封材料填充由半切割 步驟留下的溝槽，并基本覆蓋第二芯片和溝槽。結(jié)果，在單片化之后也可以由包封層來保護(hù) MCP裝置的主側(cè)壁。需要指出的是，上面僅僅是選擇的示例。其他變型也是可以應(yīng)用的。例如，導(dǎo)線可 以在下半導(dǎo)體晶片的焊盤(例如，圖22b中的裸片焊盤320)之前形成、在下半導(dǎo)體晶片的 焊盤之后形成或者與下半導(dǎo)體晶片的焊盤同時(shí)形成。例如，當(dāng)絕緣層332是鈍化層時(shí)，可以 在鈍化層下方形成裸片焊盤320，可以在鈍化層上形成導(dǎo)線322。下半導(dǎo)體晶片的制造和第 二芯片的安裝可以在相同的或不同的工藝中和相同的或不同的設(shè)備中執(zhí)行。例如，可以在 一個(gè)制造設(shè)備中制造下半導(dǎo)體晶片，并將該下半導(dǎo)體晶片裝運(yùn)到用于封裝多芯片封裝件中 的多個(gè)芯片的封裝設(shè)備。在將第二芯片安裝在每個(gè)單片化的芯片(及根據(jù)應(yīng)用而組合另外 的芯片)和封裝上的組合之前，可以將晶片單片化或分成若干芯片或裸片?？梢栽谛酒圃煸O(shè)備處或在封裝制造時(shí)制造TSV。TSV可以是由芯片制造商制造 的前通孔TSV，或者可以是后通孔TSV?？蛇x擇地，可以以晶片級(jí)安裝另外的芯片。也就是說，可以通過將第二芯片(和可 能的其他芯片)安裝到彼此一體的對(duì)應(yīng)的裸片來完成晶片級(jí)封裝，并將組合的各組芯片封 裝在一起。然后，可將組合的各組芯片分離(例如，單片化)為獨(dú)立的單個(gè)(stand alone) 的多芯片封裝件。可以由整個(gè)晶片(例如，200mm或8英寸晶片、300mm或12英寸的晶片， 或者450mm或18英寸的晶片)或整個(gè)晶片的一部分來實(shí)現(xiàn)彼此一體的裸片。圖32示意性地示出了具有半導(dǎo)體器件的示例性晶片，其中，半導(dǎo)體裝置包括導(dǎo) 線。參照?qǐng)D32，晶片400包括裸片區(qū)，如裸片區(qū)402和404。線406表示分割線(s印aration line)，其中，沿所述分割線將裸片彼此分離為獨(dú)立的芯片(例如，前面描述的那些芯片或 其變型)。因此，在每個(gè)裸片區(qū)中，可以形成具有導(dǎo)線422、424的半導(dǎo)體器件，例如上述實(shí)施 例或其變型中的任何一個(gè)實(shí)施例。在該示例中，示出的導(dǎo)線422、424是直線的、平行的、隔 開恒定的節(jié)距并且跨過整個(gè)晶片(即，在單片化之后，對(duì)應(yīng)于芯片的一個(gè)邊緣到另一個(gè)邊 緣，從一條分割線到另一條分割線)延伸。然而，導(dǎo)線422、424可以采取其他圖案和形式，在 前面描述的圖案和形式及其變型中的任何一種均包括在內(nèi)。例如，如隨后在圖39中所示，導(dǎo)線可以形成為在裸片區(qū)的中心是不連續(xù)的，以便于芯片構(gòu)造。作為示例，橫跨裸片區(qū)402和404的沿著CC方向的剖視圖示意性地示出在圖33 中。這樣的裸片區(qū)402和404最終彼此分離，并且均可以對(duì)應(yīng)于前面相對(duì)于圖21示出和描 述的芯片。參照 圖33，提供晶片400?？梢栽诰?00中沿著分割線406形成凹口或刻痕408， 以有助于將裸片分成離散的芯片。在半導(dǎo)體晶片400中并在獨(dú)立的裸片區(qū)中形成內(nèi)部電子 電路。例如，在晶片400中并在裸片區(qū)402和404中分別形成電路416和410。在本發(fā)明 中，跨過裸片區(qū)402和404延伸的導(dǎo)體包括與切到晶片中的凹口平行的導(dǎo)線。介電層401例如通過標(biāo)準(zhǔn)的薄膜沉積技術(shù)沉積在內(nèi)部電路和晶片400上。芯片焊 盤(例如芯片焊盤418和420)形成在介電層401上?？梢砸栽S多方式形成芯片焊盤，例 如，通過沉積所選擇的導(dǎo)電材料然后圖案化來形成芯片焊盤。芯片焊盤電連接到對(duì)應(yīng)的內(nèi) 部電路。具體地講，裸片區(qū)中的芯片焊盤電連接到位于同一裸片區(qū)的內(nèi)部電路。例如，裸片 區(qū)402中的芯片焊盤418電連接到位于同一裸片區(qū)402中的電路416 ；裸片區(qū)404中的芯 片焊盤420電連接到位于裸片區(qū)404中的電路410。芯片焊盤可以用來向其對(duì)應(yīng)的電路提 供功率，向其對(duì)應(yīng)的電路提供輸入信號(hào)和/或提供來自其對(duì)應(yīng)的電路的輸出信號(hào)。優(yōu)選的 是，不同裸片區(qū)中的芯片焊盤是分離的，例如，不連接的。鈍化層412形成在介電層401和芯片焊盤上。在一個(gè)示例中，通過例如標(biāo)準(zhǔn)薄膜 沉積技術(shù)來沉積所選材料的鈍化層。將沉積的鈍化層圖案化以形成開口(例如開口 417和 419)，用來暴露每個(gè)芯片焊盤的至少一部分?？梢酝ㄟ^標(biāo)準(zhǔn)的光刻技術(shù)和適合的蝕刻工藝 來執(zhí)行圖案化。導(dǎo)線(例如導(dǎo)線422和424)形成在鈍化層上?？梢酝ㄟ^例如在鈍化層上沉積所 選擇的導(dǎo)電材料然后進(jìn)行圖案化來形成導(dǎo)線。形成的導(dǎo)線與形成在晶片400上的內(nèi)部電路 隔離。在沒有另外的外部連接的情況下，導(dǎo)線422、424電浮置。在一個(gè)示例中，導(dǎo)線與晶片 的每個(gè)或所有裸片區(qū)中的基本所有的內(nèi)部電路隔離。因此，在無需一些另外的電路或修改 的情況下，在操作過程中，由裸片區(qū)的導(dǎo)線攜帶的功率信號(hào)、接地信號(hào)或電子信號(hào)沒有傳輸 到位于這些導(dǎo)線下面的內(nèi)部電路，或者在相同的裸片區(qū)中是這樣的。絕緣層414形成在導(dǎo)線和鈍化層412上。絕緣層(414)包括開口(諸如開口 423、 425、417和419)，這些開口暴露所選導(dǎo)線(例如，將要用于電連接的導(dǎo)線)和芯片焊盤的部 分。絕緣層可以以許多方式形成。例如，可以在導(dǎo)線和鈍化層412上沉積樹脂層。然后，可以將晶片單片化來獲得獨(dú)立的半導(dǎo)體芯片402和404，例如在上述實(shí)施例 中提到的那些芯片?？梢詮木?如果設(shè)置的話則)沿著分割線分離裸片區(qū)，從而制造對(duì) 應(yīng)的芯片?？梢栽趩纹盎蛑髨D案化沉積的樹脂層414和/或絕緣層412，以獲得期望 的開口。制造半導(dǎo)體裝置的方法可以包括如下步驟(a)提供半導(dǎo)體晶片；(b)在半導(dǎo)體晶片中和/或在半導(dǎo)體晶片上形成電路(例如，包括晶體管、邏輯門 (而1 、織冊(cè)、逆變器等))，以在多個(gè)裸片區(qū)形成存儲(chǔ)器件、控制器、DSP、微處理器等；(c)在多個(gè)裸片區(qū)中形成連接到電路的芯片焊盤，以向電路中的相應(yīng)的電路提供 功率和/或接地并與相應(yīng)的電路進(jìn)行信號(hào)通信；
(d)在晶片上方形成鈍化層；(e)橫跨多個(gè)裸片區(qū)形成隔離和/或浮置的導(dǎo)線，所述導(dǎo)線不與電路電通信；(f)在鈍化層上形成絕緣層；(g)將具有電路、芯片焊盤和導(dǎo)線的晶片單片化，以形成具有各自的電路、芯片焊 盤和導(dǎo)線的單個(gè)芯片；(h)(例如，通過在鈍化層中設(shè)置開口)按所期望的提供到芯片焊盤和/或?qū)Ь€的 通路。不必按上面提到的順序。例如，可以在單片化之前提供到導(dǎo)線和/或芯片焊盤的 通路。另外，可以在形成芯片焊盤前或在形成芯片焊盤的同時(shí)形成導(dǎo)線?？梢栽趫D21中示出的晶片的裸片區(qū)中形成具有導(dǎo)線的各種半導(dǎo)體器件，其另一 示例示意性地示出在圖34中。參照?qǐng)D34，與圖33中示出的導(dǎo)線和芯片焊盤不同的是，導(dǎo) 線和芯片焊盤可以形成在同一水平面上，例如形成在鈍化層上。圖34中的單個(gè)芯片402和 404均可以對(duì)應(yīng)于由圖21示出的且上面參照?qǐng)D21所描述的芯片311。尤其是，導(dǎo)線應(yīng)用在具有多個(gè)半導(dǎo)體器件的器件組件中。具體地講，可以在下芯片 上設(shè)置數(shù)量比第二芯片和第三芯片的焊盤的數(shù)量多的導(dǎo)線，第二芯片和第三芯片中只有一 個(gè)將要安裝在下芯片上，因此，可以最少出于后者的封裝要求的考慮來設(shè)計(jì)下芯片，并且封 裝設(shè)計(jì)(例如，包括下芯片和第二芯片的MCP封裝件、或包括具有不同的焊盤布局的下芯片 和第三芯片的不一樣的MCP封裝設(shè)計(jì))會(huì)因設(shè)置的導(dǎo)線的數(shù)量而仍是靈活的。作為另一示例，組件可以處于如圖35中示意性地示出的晶片水平面上。參照?qǐng)D 35，將多個(gè)半導(dǎo)體器件(或其他類型的電子器件)(例如，器件428和430)組裝成裸片區(qū)中 的半導(dǎo)體器件，例如，裸片區(qū)402和404中的半導(dǎo)體器件。在組裝前，可以按照預(yù)定的標(biāo)準(zhǔn) 來檢查晶片400上的形成的半導(dǎo)體器件。在檢查中不合格的那些半導(dǎo)體器件(例如，器件 432)不會(huì)被組裝。然后，晶片組件(426)被覆蓋在保護(hù)材料(例如，樹脂)中，然后將晶片 組件單片化以獲得獨(dú)立的器件組件。圖36和圖37示意性地示出了單片化前后的示例性晶片組件。參照?qǐng)D36，出于例 證的目的示出了裸片區(qū)402和404。半導(dǎo)體器件形成在每個(gè)裸片區(qū)中，其中，半導(dǎo)體器件包 括芯片焊盤(例如，在裸片區(qū)402中位于開口 417下方的芯片焊盤418和在裸片區(qū)404中位 于開口 419下方的芯片焊盤420)和導(dǎo)線(例如，裸片區(qū)402中的導(dǎo)線422和裸片區(qū)404中 的導(dǎo)線424)。通過開口暴露導(dǎo)線的用于電連接的部分。例如，通過開口 423部分地暴露用 來連接到器件428的導(dǎo)線422，通過開口 425部分地暴露用來連接到器件430的導(dǎo)線424?？梢栽趯⒕瑔纹盎蛘咴趯⒕瑔纹髨?zhí)行導(dǎo)線到組裝器件(例如， 428和430)的電連接。具體地講，在將晶片單片化之前，可以通過例如引線鍵合將裸片區(qū)中 的半導(dǎo)體器件的所選導(dǎo)線連接到組裝到半導(dǎo)體器件的器件。在形成電連接之后，將晶片單 片化。在另一示例中，可以在設(shè)置導(dǎo)線與單個(gè)器件組件的期望的電連接之前將晶片單片化。 參照?qǐng)D37，包括組裝的多個(gè)器件的單片化器件組件(例如，如圖36所示的半導(dǎo)體 芯片402和芯片404)位于封裝基底434上?？梢栽诖藭r(shí)完成所選導(dǎo)線和芯片焊盤的電連 接。然后，可以用保護(hù)材料覆蓋整個(gè)組件(例如，包括樹脂的包封)。也可以以晶片級(jí)封裝來制造MCP，其示例示意性地示出在圖38中。參照?qǐng)D38，元 件435是具有裸片區(qū)的晶片。每個(gè)裸片區(qū)中形成有用于電連接到芯片焊盤和導(dǎo)線的端子。然而，可以通過例如沉積導(dǎo)電材料(例如，金屬材料)然后圖案化來形成導(dǎo)線，其中，可以在 封裝工藝過程中通過濺射、CVD、電鍍或許多其他可能的技術(shù)來執(zhí)行沉積。具體地講，可以在 安裝第二半導(dǎo)體芯片之前，通過封裝制造來制造導(dǎo)線。之后，例如，在晶片的單片化之前或之后，可以完成期望的電連接。在如圖38所示 的示例中，獨(dú)立的器件組件(例如，第二芯片)放置在裸片區(qū)上，可以執(zhí)行芯片焊盤和/或 導(dǎo)線的電連接。在另一示例中，可以執(zhí)行每個(gè)器件組件中的芯片焊盤和所選導(dǎo)線的全部電 連接，然后再將晶片單片化。半導(dǎo)體晶片(402)可以與上面參照?qǐng)D 21所討論的半導(dǎo)體晶片 相同。在另一示例中，半導(dǎo)體基底(例如，圖22a中的基底326)可以直接用作封裝晶片。示例性晶片級(jí)封裝方法可以包括以下步驟1)準(zhǔn)備其中形成有器件的半導(dǎo)體基 底；2)在半導(dǎo)體基底上形成電連接件，以將器件連接到外部端子；3)通過包封材料來包封 半導(dǎo)體基底；4)將半導(dǎo)體基底單片化為獨(dú)立的器件組件。在其他示例中，步驟3)和步驟4) 可以互換。如果電連接件是焊球等，則焊球可以形成在半導(dǎo)體基底的一個(gè)表面上；可以在單 片化之前或之前在半導(dǎo)體基底的另一表面上形成包封材料。如果電連接件是引線等，則弓丨 線可以設(shè)置到半導(dǎo)體基底的一個(gè)表面，并且在半導(dǎo)體基底的這個(gè)表面(設(shè)置引線的同一表 面)上形成包封材料。引線形成步驟和包封步驟可以在單片化步驟之前或之后執(zhí)行。圖39示意性地示出了在單片化之前在晶片上具有導(dǎo)線的另一示例性MCP。在該示 例中，導(dǎo)線(例如導(dǎo)線422)在晶片內(nèi)是不連續(xù)的，具體地講，導(dǎo)線在設(shè)置有第二芯片的區(qū)域 內(nèi)是不連續(xù)的。然而，每條導(dǎo)線的兩個(gè)相鄰的段之間的間隙與第二芯片的沿著導(dǎo)線的長度 的尺寸相等或小于第二芯片的沿著導(dǎo)線的長度的尺寸?？蛇x擇地，可以在半導(dǎo)體晶片的背面上形成導(dǎo)線，其示例示意性地示出在圖40 中。參照?qǐng)D40，下晶片400包括形成有內(nèi)部電路的半導(dǎo)體基底326。介電層330沉積在內(nèi) 部電路上。下晶片焊盤(例如，焊盤452)通過TSV(例如，TSV 450)連接到位于半導(dǎo)體晶片 的背面的端子(例如，端子454)。導(dǎo)線(例如，456)形成在半導(dǎo)體基底326的背面上?？?以利用用于電連接的導(dǎo)線(456)將第二芯片設(shè)置在半導(dǎo)體基底(326)的背面上。導(dǎo)線456 例如可以對(duì)應(yīng)于線322或422，可以與晶片400內(nèi)形成的內(nèi)部電路328隔離，并且可以以類 似的方式用作導(dǎo)線422 (例如，用于第二芯片和MCP的封裝端子之間的連接)?？蛇x擇地，導(dǎo) 線可以連接到用于連接設(shè)置在介電層上方的第二芯片的TSV(在圖中未示出)。在圖41中示意性地示出了又一示例性電連接方案。參照?qǐng)D41，導(dǎo)線(例如導(dǎo)線 456)形成在半導(dǎo)體基底326的背面上，而內(nèi)部電路形成在半導(dǎo)體基底的相對(duì)的側(cè)部上。下 晶片焊盤(例如，焊盤450)可以用來將內(nèi)部電路電連接到設(shè)置在封裝基底(456)上的端 子，其中，封裝基底(456)設(shè)置在內(nèi)部電路和介電層上。導(dǎo)線456可以通過例如引線(例 如，引線458)連接到封裝基底。例如，導(dǎo)線456可以對(duì)應(yīng)于線322或422，可以與晶片400 內(nèi)形成的內(nèi)部電路328隔離，并且可以以類似的方式使用(例如，用于第二芯片和MCP的封 裝端子之間的連接)。該電連接方案還可包括設(shè)置具有第一端子和第二端子的封裝基底； 將芯片焊盤引線鍵合到第一端子，并將導(dǎo)線引線鍵合到第二端子。上述示例的多種變型對(duì)本領(lǐng)域普通技術(shù)人員而言是明顯的，并且意圖還落在如權(quán) 利要求所闡述的本發(fā)明的范圍內(nèi)。例如，單個(gè)封裝件、單個(gè)封裝元件和單個(gè)芯片的變型可以 由本公開中其他地方描述的工藝來產(chǎn)生，并且可以作為本公開中其他地方描述的晶片的一 部分來使用。例如，圖4的示例的變型(與圖3相比)可以被認(rèn)為是由圖23b的示例來反映的。然而，同樣要注意，例如，在與圖5至圖18相關(guān)的示例中反映的一種或多種變型可以 利用與圖21、圖22a和圖22b相關(guān)的示例來實(shí)現(xiàn)。類似地，同樣要注意，在與圖5至圖18相 關(guān)的示例中反映的一種或多種變型可以利用與圖22d和圖22e相關(guān)的示例、和/或利用圖 23a和圖23b的示例、和/或利用圖24中的示例等來實(shí)現(xiàn)。類似地，(與單幅圖相關(guān)地或者 以組合的形式)描述的封裝件或封裝元件中的任何一種可以用在與圖19和圖20相關(guān)的任 一系統(tǒng)內(nèi)。上面指定的組合是出于舉例說明的目的而給出的，不能認(rèn)為是窮舉性的；在本公 開中闡述的示例的單個(gè)特征的可能組合對(duì)于本領(lǐng)域普通技術(shù)人員而言是明顯的，而這里在 本發(fā)明的范圍內(nèi)對(duì)每種可能的組合的列舉并不認(rèn)為是必需的。 在該說明書中對(duì)“ 一個(gè)實(shí)施例”、“實(shí)施例”、“示例實(shí)施例，，等的任何提及是指結(jié)合 實(shí)施例描述的具體的特征、結(jié)構(gòu)或特性包括在本發(fā)明的至少一個(gè)實(shí)施例中。在本說明書中 的各個(gè)位置出現(xiàn)這類詞語并不必然是指全都參照同一實(shí)施例。此外，當(dāng)結(jié)合任一實(shí)施例來 描述具體的特征、結(jié)構(gòu)或特性時(shí)，認(rèn)為結(jié)合這些實(shí)施例中的其他實(shí)施例來反映這些特征、結(jié) 構(gòu)或特性是在本領(lǐng)域技術(shù)人員的理解范圍內(nèi)。此外，為了易于理解，某些方法步驟已經(jīng)被描 述為單獨(dú)的步驟；然而，這些單獨(dú)描述的步驟不應(yīng)被解釋為是根據(jù)它們的性能而必需按照 此次序。也就是說，一些步驟能夠可以以可替換的次序、同時(shí)等執(zhí)行。此外，示例性圖示示 出的是根據(jù)本公開的實(shí)施例的各種方法。這種示例性方法實(shí)施例在此是使用對(duì)應(yīng)的設(shè)備實(shí) 施例來描述的，并且可以應(yīng)用于對(duì)應(yīng)的設(shè)備實(shí)施例，然而，方法實(shí)施例并不意圖受此限制。雖然已經(jīng)示出并描述了一些實(shí)施例，但是本領(lǐng)域技術(shù)人員應(yīng)該理解，在不脫離本 發(fā)明的原理和精神的情況下可以對(duì)這些實(shí)施例進(jìn)行改變。因此，前面的實(shí)施例在所有方面 應(yīng)被認(rèn)為是示出性的，而不是對(duì)在此描述的本發(fā)明的限制。因此，本發(fā)明的范圍由權(quán)利要求 書來限定，而不是由前面的描述來限定，所有落在權(quán)利要求書的等同物的意思和范圍內(nèi)的 改變都意圖包含在此。如在本公開中所使用的，術(shù)語“優(yōu)選地”不是排他性的，而是指“優(yōu)選 地，但不限于”。權(quán)利要求書中的術(shù)語應(yīng)給出與如在描述中所闡述的總的發(fā)明構(gòu)思相一致的 最寬泛的解釋。例如，術(shù)語“結(jié)合”和“連接”(及其變形)既用來指直接的連接/結(jié)合又用 來指間接的連接/結(jié)合。作為另一示例，“具有”和“包括”及其變形和類似的過渡術(shù)語或詞 語與“包括”同義(即，全都被認(rèn)為是“開放式”術(shù)語)，只有詞語“由…組成”和“完全由… 組成”應(yīng)當(dāng)被認(rèn)為是“封裝式”的。除非權(quán)利要求中出現(xiàn)功能性限定及相關(guān)的功能且該權(quán)利 要求未能充分地描述要執(zhí)行這種功能的結(jié)構(gòu)，否則權(quán)利要求書并不意圖來特定解釋。
權(quán)利要求
1.一種處理晶片的方法，所述方法包括以下步驟提供第一半導(dǎo)體基底；在第一半導(dǎo)體基底的第一裸片區(qū)中形成包括第一電路的電路部并在第一半導(dǎo)體基底 的第二裸片區(qū)中形成包括第二電路的電路部；形成與第一電路電通信的第一焊盤和與第二電路電通信的第二焊盤； 在形成第一電路和第二電路后，形成至少一部分在第一裸片區(qū)和第二裸片區(qū)的邊界內(nèi) 的導(dǎo)線，所述導(dǎo)線與第一電路和第二電路電隔離。
2.如權(quán)利要求1所述的方法，所述方法還包括以下步驟在形成導(dǎo)線后，使第一裸片區(qū)與第二裸片區(qū)分離，以形成對(duì)應(yīng)于第一裸片區(qū)的第一半 導(dǎo)體芯片和對(duì)應(yīng)于第二裸片區(qū)的第二半導(dǎo)體芯片。
3.如權(quán)利要求1所述的方法，其中，形成導(dǎo)線的步驟包括 沉積由導(dǎo)電材料構(gòu)成的導(dǎo)電層；將導(dǎo)電層圖案化，以獲得導(dǎo)線。
4.如權(quán)利要求3所述的方法，其中，通過電鍍技術(shù)沉積導(dǎo)電層。
5.如權(quán)利要求3所述的方法，所述方法還包括以下步驟在形成第一焊盤和第二焊盤之后且在形成導(dǎo)線之前，使第一半導(dǎo)體基底暴露于大氣。
6.如權(quán)利要求2所述的方法，所述方法在形成導(dǎo)線后且在使第一裸片區(qū)與第二裸片區(qū) 分離前，還包括以下步驟在第一裸片區(qū)和第二裸片區(qū)上安裝第二芯片； 將第二芯片連接到第一裸片區(qū)和第二裸片區(qū)中的導(dǎo)線； 包封第二芯片。
7.如權(quán)利要求2所述的方法，所述方法在形成導(dǎo)線后且在使第一裸片區(qū)與第二裸片區(qū) 分離前，還包括以下步驟在導(dǎo)線上沉積鈍化層；使第一半導(dǎo)體基底暴露于空氣。
8.如權(quán)利要求7所述的方法，所述方法在形成導(dǎo)線后且在使第一裸片區(qū)與第二裸片區(qū) 分離前，還包括以下步驟在第一裸片區(qū)和第二裸片區(qū)上安裝第二芯片；將第二芯片連接到第一裸片區(qū)的第一焊盤和第二裸片區(qū)的第二焊盤；包封第二芯片。
9.如權(quán)利要求7所述的方法，其中，鈍化層由聚合物構(gòu)成。
10.如權(quán)利要求1所述的方法，所述方法還包括以下步驟在第一裸片區(qū)和第二裸片區(qū)中形成多個(gè)硅通孔，使得硅通孔連接到第一裸片區(qū)中的導(dǎo) 線和第一焊盤及第二裸片區(qū)中的導(dǎo)線和第二焊盤。
11.如權(quán)利要求10所述的方法，所述方法還包括以下步驟使焊球以與至少一個(gè)硅通孔電連接的方式附于第一半導(dǎo)體基底的背面。
12.如權(quán)利要求11所述的方法，所述方法還包括以下步驟提供具有多個(gè)裸片區(qū)和在每個(gè)裸片區(qū)中形成的內(nèi)部電路的第二半導(dǎo)體基底； 使第一半導(dǎo)體基底和第二半導(dǎo)體基底結(jié)合；將結(jié)合的第一半導(dǎo)體基底和第二半導(dǎo)體基底單片化。
13.如權(quán)利要求1所述的方法，其中，第一半導(dǎo)體基底為硅晶片。
14.如權(quán)利要求1所述的方法，其中，焊盤和導(dǎo)線在相同的工藝期間形成。
15.如權(quán)利要求1所述的方法，其中，在形成第一焊盤和第二焊盤之后形成導(dǎo)線。
16.如權(quán)利要求2所述的方法，緊接在形成第一半導(dǎo)體芯片和第二半導(dǎo)體芯片之后，使 導(dǎo)線相對(duì)于第一半導(dǎo)體芯片和第二半導(dǎo)體芯片的除了第一電路和第二電路之外的部分電 浮置。
17.一種晶片，所述晶片包括在第一裸片區(qū)中設(shè)置的包括第一電路的電路部； 在第二裸片區(qū)中設(shè)置的包括第二電路的電路部；跨過第一裸片區(qū)和第二裸片區(qū)延伸的導(dǎo)體，所述導(dǎo)體不與第一電路和第二電路電連接。
18.如權(quán)利要求17所述的晶片，其中，導(dǎo)體相對(duì)于第一裸片區(qū)和第二裸片區(qū)的除了第 一電路和第二電路之外的部分電浮置。
19.如權(quán)利要求17所述的晶片，其中，導(dǎo)體是跨過第一裸片區(qū)和第二裸片區(qū)延伸的導(dǎo)線。
20.如權(quán)利要求17所述的晶片，其中，第一裸片區(qū)與第二裸片區(qū)緊鄰，導(dǎo)體是分別跨過 第一裸片區(qū)和第二裸片區(qū)延伸的導(dǎo)線。
21.如權(quán)利要求17所述的晶片，其中，導(dǎo)體包括與切到晶片中的凹口平行的導(dǎo)線。
22.如權(quán)利要求17所述的晶片，其中，導(dǎo)體相對(duì)于晶片的除了第一電路和第二電路之 外的部分電浮置。
23.如權(quán)利要求17所述的晶片，其中，導(dǎo)體不具有為晶片上的任一電路部提供通信的 電連接。
24.一種制造半導(dǎo)體裝置的方法，所述方法包括以下步驟提供包括基底、第一電路和第一導(dǎo)體的晶片，其中，第一電路形成在基底上和/或形成 在基底內(nèi)，第一導(dǎo)體與第一電路電隔離；從晶片將至少第一芯片單片化，第一芯片包括第一導(dǎo)體的至少一部分和電路部，第一 芯片的電路部包括第一電路。
25.如權(quán)利要求M所述的方法，所述方法還包括以下步驟 將第一芯片與第二芯片組合在多芯片封裝件中；使第二芯片的焊盤電連接到第一芯片的第一導(dǎo)體，并使連接到第二芯片的焊盤的第一 導(dǎo)體電連接到多芯片封裝件的端子。
26.如權(quán)利要求M所述的方法，其中，基底是半導(dǎo)體基底，第一電路形成在半導(dǎo)體基底 內(nèi)且形成在半導(dǎo)體基底上。
27.一種制造半導(dǎo)體裝置的方法，所述方法包括以下步驟將第一芯片與第二芯片組合在多芯片封裝件中，第一芯片包括第一電路和第一導(dǎo)體， 第二芯片包括第二電路；使第二芯片的焊盤電連接到第一芯片的第一導(dǎo)體，并使第一導(dǎo)體電連接到多芯片封裝 件的端子，其中，在第一芯片內(nèi)，在第一導(dǎo)體與第一芯片的所有內(nèi)部電路之間沒有電源、接地或信 號(hào)連接。
28.—種制造半導(dǎo)體裝置的方法，所述方法包括以下步驟提供具有多個(gè)裸片區(qū)的半導(dǎo)體器件晶片，每個(gè)裸片區(qū)包括電路和連接到對(duì)應(yīng)的電路的 裸片焊盤，半導(dǎo)體器件晶片包括沉積在多個(gè)裸片區(qū)和對(duì)應(yīng)的電路上方的鈍化層，鈍化層具 有用來暴露裸片焊盤的開口；在鈍化層上形成多條導(dǎo)線，使得每個(gè)裸片區(qū)中的導(dǎo)線與位于所述每個(gè)裸片區(qū)中的電路 隔離；在形成導(dǎo)線后將裸片區(qū)從半導(dǎo)體器件晶片分離，從而獲得獨(dú)立的半導(dǎo)體器件。
29.如權(quán)利要求觀所述的方法，所述方法還包括形成絕緣層的步驟，所述形成絕緣層 的步驟包括在導(dǎo)線和鈍化層上沉積樹脂層；將樹脂層圖案化，從而使所述芯片焊盤的至少一部分暴露在所述裸片區(qū)中； 使導(dǎo)線在所述裸片區(qū)中的至少一部分暴露。
30.如權(quán)利要求四所述的方法，所述方法還包括以下步驟 在所述裸片區(qū)中的絕緣層上設(shè)置具有第二電路的第二芯片； 將第二電路連接到所述導(dǎo)線的被暴露的部分。
31.如權(quán)利要求四所述的方法，其中，在將裸片區(qū)分離成獨(dú)立的器件的步驟之前設(shè)置第二芯片。
32.如權(quán)利要求31所述的方法，其中，在將裸片區(qū)分離成獨(dú)立的器件的步驟之后設(shè)置第二芯片。
33.如權(quán)利要求四所述的方法，所述方法還包括以下步驟設(shè)置具有第一端子和第二端子的封裝基底；將所述芯片焊盤引線鍵合到第一端子，并將所述導(dǎo)線引線鍵合到第二端子。
34.一種制造半導(dǎo)體裝置的方法，所述方法包括以下步驟在半導(dǎo)體晶片上沉積金屬層，半導(dǎo)體晶片具有完成的內(nèi)部電路； 將金屬層圖案化，以設(shè)置與內(nèi)部電路電隔離的導(dǎo)電圖案； 然后，將具有與內(nèi)部電路電隔離的導(dǎo)電圖案的半導(dǎo)體晶片單片化。
全文摘要
本公開公開了一種晶片、一種處理晶片的方法和一種制造半導(dǎo)體裝置的方法。處理晶片的方法包括提供半導(dǎo)體基底；在半導(dǎo)體基底的第一裸片區(qū)中形成包括第一電路的電路部并在半導(dǎo)體基底的第二裸片區(qū)中形成包括第二電路的電路部；形成與第一電路電通信的第一焊盤和與第二電路電通信的第二焊盤；在形成第一電路和第二電路后，形成至少一部分在第一裸片區(qū)和第二裸片區(qū)的邊界內(nèi)的導(dǎo)線，所述導(dǎo)線與第一電路和第二電路電隔離。導(dǎo)線形成在包含多個(gè)電路的晶片上。導(dǎo)線與形成在晶片內(nèi)的電路隔離。芯片安裝在晶片上，并且具有連接到晶片的導(dǎo)線的各自的芯片焊盤。然后，可以利用封裝樹脂來保護(hù)晶片并將晶片單片化。
文檔編號(hào)H01L21/60GK102130025SQ20101055167
公開日2011年7月20日 申請(qǐng)日期2010年11月16日 優(yōu)先權(quán)日2009年11月16日
發(fā)明者尹宣弼, 李碩燦 申請(qǐng)人:三星電子株式會(huì)社