專利名稱：電子混雜器件的制作方法
電子混雜器件本發(fā)明涉及電子器件，具體地涉及由半導(dǎo)體器件和電阻器開關(guān)構(gòu)成的電子混雜器 件以及涉及相應(yīng)的制造方法。在半導(dǎo)體技術(shù)中，互補(bǔ)金屬氧化物半導(dǎo)體(CM0Q器件是非常成功的。CMOS器件通 過ρ-型和η-型MOSFET實(shí)現(xiàn)。它們耗散比NMOS邏輯電路更少的功率，因?yàn)閮H僅在進(jìn)行器 件的開關(guān)時才發(fā)生功率耗散。此外，CMOS電路可以較之其他可替代電路在襯底上以更高密 度實(shí)現(xiàn)，并且CMOS半導(dǎo)體制造工藝具有高的靈活性和產(chǎn)率。已經(jīng)提出了將可用作例如電阻開關(guān)的分子電子器件與標(biāo)準(zhǔn)半導(dǎo)體電路集成的幾 種構(gòu)思。Likharev[l ；2]在2005年提出了將CMOS電路與分子縱橫條電路(molecular cross-bar)相結(jié)合的可重配置器件的構(gòu)思。在此構(gòu)思中，CMOS電路與分子縱橫條電路 (CMOL)結(jié)合。CMOS層由多個反相器構(gòu)成，所述反相器通過小的引腳與分子縱橫條電路連 接，所述分子縱橫條電路沉積在硅晶片的頂部。縱橫條電路中的分子層具有開關(guān)的功能， 即，在頂電極和底電極的每個交叉點(diǎn)處，分子層的傳導(dǎo)狀態(tài)可以在傳導(dǎo)和絕緣狀態(tài)之間切 換。通過在不同的結(jié)處的差別切換，可以在分子縱橫條電路中實(shí)現(xiàn)不同的功能。在2007年，Hewlett-Packard[3]公布了將CMOS電路與電阻開關(guān)元件的縱橫條電 路相結(jié)合的新構(gòu)思。此構(gòu)思基于LiWiarev等人的CMOL構(gòu)思。如在CMOL構(gòu)思中一樣，電阻 開關(guān)元件的縱橫條電路被沉積在CMOS晶片的頂部。CMOS層不僅包括反相器，而且還包括完 整的邏輯功能，例如NAND、N0R,或緩沖單元。CMOS層的頂部上的縱橫條電路連接硅晶片中 的不同基礎(chǔ)單元，而邏輯功能在CMOS層中運(yùn)算。US 2008/0089120A1公開了具有無定形固體電解質(zhì)層的電阻存儲器，以及操作該 存儲器的方法。電阻存儲器包括開關(guān)器件和與開關(guān)器件連接的存儲節(jié)點(diǎn)。存儲節(jié)點(diǎn)包括下 電極、與下電極交叉的上電極以及在上電極和下電極之間的無定形固體電解質(zhì)層。存儲器 可以通過CMOS工藝加工。WO 2008/121676A1公開了一種包括第一襯底和第二襯底的混雜CMOL結(jié)構(gòu)，所述 第一襯底具有處于襯底上的CMOS器件層；具有處于第一襯底的CMOS器件層上方的接口 引腳的第一互連層；與第一互連層的接口引腳連接的納米線第一陣列；在納米線結(jié)材料上 方的納米線第二陣列；具有布置在納米線第二陣列上方的接口引腳的第二互連層，該接口 引腳與納米線第二陣列連接，所述第二襯底包括布置在第二互連層上方的第二 CMOS器件 層。納米線結(jié)材料可以包括例如布置在納米陣列之間的電雙穩(wěn)態(tài)分子層。US 2005/0017759A1公開了一種電路元件，所述電路元件具有第一層、第二層和單 分子層，所述第一層由電絕緣襯底材料和第一導(dǎo)電材料構(gòu)成，所述第一導(dǎo)電材料以至少一 個分立區(qū)域(discrete area)的形式，使得其被包埋在襯底材料中或涂覆到襯底材料上，所 述第二層具有第二導(dǎo)電材料，所述單分子層由運(yùn)輸電荷載流子的電活性分子構(gòu)成的，布置 在第一層和第二層之間。單分子層被固定，并且與第二層電接觸。電活性分子中的每一個 具有用作電子供體的第一單元和用作電子受體的第二單元以及至少一個布置在第一單元 和第二單元之間的還原氧化活性單元，其中，所述電子供體和所述電子受體形成二極管，并且通過所述還原氧化活性單元形成可變電阻。US 2006/0211257A1涉及一種包含由有機(jī)存儲材料構(gòu)成的至少一個存儲單元的化 合物，其尤其可用于CMOS結(jié)構(gòu)，所述化合物的特征在于a)至少一個第一錨定基團(tuán)，其具有 用于共價鍵合到第一電極尤其化學(xué)鍵合到存儲器單元的底電極的反應(yīng)性基團(tuán)；以及至少一 個第二錨定基團(tuán)，其具有用于鍵合到第二電極尤其鍵合到存儲器單元的頂電極的反應(yīng)性基 團(tuán)。JP 2007 220768A1公開了一種與半導(dǎo)體工藝兼容的工藝，用于穿過層間絕緣膜在 接觸孔中分別形成下電極和上電極，并且可變電阻膜被夾在兩個電極之間，從而形成存儲 器部分。存儲器被具有低介電常數(shù)的層間絕緣膜包圍。此外，交叉點(diǎn)非易失性存儲器元件 適于集成并提高速度，因?yàn)槠溆捎谄湓Y(jié)構(gòu)而與CMOS工藝或類似工藝兼容。將基于分子材料的電阻開關(guān)與半導(dǎo)體器件集成的所有方法在其制造工藝中都具 有顯著困難。具體地，業(yè)已表明難以完全基于CMOS制造工藝制造這類混雜器件。而且，就 完成器件的耐久性方面和對于在器件的制造過程損傷有機(jī)材料的風(fēng)險而言，包含基于有機(jī) 材料的電阻開關(guān)的混雜電子器件是有問題的。有機(jī)材料是敏感的，并且可能在其沉積之后 在通常的CMOS加工步驟過程中受到損傷。此外，在有機(jī)材料沉積在襯底上之后，由于有機(jī) 材料到相鄰材料層中的擴(kuò)散或由于相鄰材料層的材料到有機(jī)材料中的擴(kuò)散，使得有機(jī)材料 發(fā)生結(jié)構(gòu)變化。本發(fā)明的目的是提供一種制造包含半導(dǎo)體器件和基于活性有機(jī)材料的電阻開關(guān) 的電子混雜器件的方法以及相應(yīng)的器件，所述方法可以完全集成到諸如CMOS技術(shù)的MOS半 導(dǎo)體制造工藝中，避免了在制造過程中對于活性有機(jī)材料的損傷，并且得到具有長耐久性 的混雜電子器件。該問題通過包括獨(dú)立權(quán)利要求1的特征的方法解決了。根據(jù)本發(fā)明，提供了一種 制造電子器件的方法，所述方法包括提供包含半導(dǎo)體器件疊層的襯底；在所述襯底上沉 積第一材料層，所述第一材料層是絕緣層；在所述第一材料層上沉積活性有機(jī)材料層；以 及在所述活性有機(jī)材料層上沉積第二材料層，所述第二材料層是絕緣層。根據(jù)本發(fā)明的制造方法允許制造包含半導(dǎo)體器件疊層和含有活性有機(jī)材料的電 阻開關(guān)的電子混雜器件。第一材料層和第二材料層起到絕緣阻擋層的作用，其防止材料從 相鄰層(諸如半導(dǎo)體器件疊層的各層)擴(kuò)散到活性有機(jī)材料層，或者防止活性有機(jī)材料擴(kuò) 散到相鄰材料層中。此外，第二材料層可以起到絕緣阻擋層的作用，用于防止活性有機(jī)材料 擴(kuò)散到相鄰材料層中并且保護(hù)活性有機(jī)材料層免受相鄰材料層以及隨后的加工步驟的不 利影響。由于第一材料層和第二材料層作為絕緣阻擋層將活性有機(jī)材料層夾在中間，所以 可以提高活性有機(jī)材料和電阻開關(guān)的耐久性。根據(jù)本發(fā)明的方法可以通過使用常規(guī)的半導(dǎo) 體加工技術(shù)諸如半導(dǎo)體光刻和CMOS加工來完成。根據(jù)一個實(shí)施方式，該方法包括圖案化第一材料層；以及利用第一材料層作為 掩模形成用于接觸活性有機(jī)材料層的底電極。具體地，可以通過包括刻蝕圖案化第一材料 層以獲得一個或多個接觸孔的半導(dǎo)體光刻工藝并通過在接觸孔中沉積諸如但不限于Al， Cu，Ag，Pt，Au，Ni，Ti，Cr，PANI，Baytron P的合適導(dǎo)體材料，來形成底電極。以同樣的方 式，可以制備用于接觸下方的半導(dǎo)體器件疊層的一個或多個額外的接觸。此外，底電極可以 被設(shè)置來接觸半導(dǎo)體器件疊層和活性有機(jī)材料層兩者。
根據(jù)本發(fā)明的另一實(shí)施方式，該方法包括圖案化第二材料層；以及利用第二材料 層作為掩模形成用于接觸活性有機(jī)材料層的頂電極。與底電極相類似，可以使用包括刻蝕 的標(biāo)準(zhǔn)半導(dǎo)體光刻工藝來形成用于接觸活性有機(jī)材料層的頂電極。通過形成將活性有機(jī)材料層夾在中間的底電極和頂電極，制備完整的電阻開關(guān)。 第一材料層和第二材料層將活性有機(jī)材料層夾在中間，并且包封和保護(hù)活性有機(jī)材料層免 受環(huán)境(諸如相鄰材料層)和隨后的襯底加工步驟的影響。適用于第一材料層和第二材料 層的材料是介電材料，諸如氧氮化硅(諸如SiOxNy)以及Si3N4，或其他適于用作硬掩模的材 料。根據(jù)另一個實(shí)施方式，該方法包括在第二材料層和活性有機(jī)材料層之間沉積第三 材料層。隨后，第三材料層可以與第二材料層同時被圖案化，以形成接觸孔。接著，利用第 二材料層和第三材料層作為雙層掩模，可以形成用于接觸活性有機(jī)材料層的頂電極。因此， 第三材料層可以起到另一絕緣阻擋層的作用。優(yōu)選地，第三材料層的材料是SiO、SiO2以及其他氧化物(例如Gd203、Y2O3> A1203、 BaSrTiO3^BaTiO3)或氟化物(CaF2、LiF)中的一種的介電材料。優(yōu)選地，第三材料層利用不 使用等離子體的沉積工藝(諸如蒸鍍工藝或電化學(xué)沉積工藝)來沉積。因此，可以避免在 沉積過程中等離子體對于活性有機(jī)材料層的不利影響。此外，第三材料層在隨后的等離子 體沉積工藝(諸如濺射或PECVD等，其常用于CMOS工藝中沉積硬掩模并已經(jīng)被證明是高精 度的和成本高效的)過程中保護(hù)活性有機(jī)材料層。根據(jù)另一實(shí)施方式，該方法包括圖案化第二材料層和第三材料層，圖案化第二材 料層和第三材料層包括刻蝕第二材料層和第三材料層，其中所述第二材料層和第三材料層 具有不同的刻蝕速率。合適的刻蝕工藝包括濕法刻蝕和等離子體刻蝕。因此，第二材料層 和第三材料層形成雙層掩模，所述雙層掩模包括接觸孔，電極材料諸如但不限于Au，Ni，Pt， Cu，Al，Ag，Cr，Ti，PANI和Baytron P可以沉積到所述接觸孔中，以接觸電阻開關(guān)的活性有 機(jī)材料層。利用具有不同刻蝕速率和對于特定化學(xué)刻蝕劑具有不同的敏感性的材料，第二 材料層和第三材料層中的一個可以用作刻蝕停止層(stop etch barrier)。優(yōu)選地，直接提 供在活性有機(jī)材料層的頂部上的第二材料層被用作刻蝕停止層，并且具有比第三材料層更 低的刻蝕速率以及比活性材料更高的刻蝕速率。根據(jù)另一個實(shí)施方式，第二材料層的沉積利用不使用等離子體的沉積工藝(諸如 蒸鍍或電化學(xué)沉積)來完成，而第三材料層利用等離子體沉積工藝(諸如濺射或PECVD)來 完成。根據(jù)另一個實(shí)施方式，該方法包括沉積水平延伸的金屬條，所述金屬條與頂電極 和底電極之一相連。因此，可以制造縱橫條幾何形狀的電極，該電極包括一個或多個與若干 與電阻開關(guān)的底電極接觸的第一條；以及相對于與若干電阻開關(guān)的頂電極連接的第一條以 非零角度(諸如90度)延伸的相應(yīng)的條。根據(jù)本發(fā)明，提供了一種電子器件，其包括具有半導(dǎo)體器件疊層的襯底；襯底上 的第一材料層，所述第一材料層是絕緣層；第一材料層上的活性有機(jī)材料層；以及活性有 機(jī)材料層上的第二材料層，所述第二材料層也是絕緣層。根據(jù)本發(fā)明的電子器件是混雜電子器件，其集成了半導(dǎo)體器件疊層和包含活性有 機(jī)材料層的電阻開關(guān)。第一材料層和第二材料層起到絕緣阻擋層的作用，其防止材料從相鄰層(諸如半導(dǎo)體器件疊層的各層)擴(kuò)散到活性有機(jī)材料層，或者防止活性有機(jī)材料擴(kuò)散 到相鄰材料層中。此外，第二材料層可以起到絕緣阻擋層的作用，其防止活性有機(jī)材料擴(kuò)散 到相鄰材料層中并保護(hù)活性有機(jī)材料層免受相鄰材料層以及隨后的加工步驟的不利影響。 由于第一材料層和第二材料層作為絕緣阻擋層將活性有機(jī)材料層夾在中間，所以可以提高 活性有機(jī)材料和電阻開關(guān)的耐久性。根據(jù)本發(fā)明的電子器件可以通過常規(guī)的半導(dǎo)體加工技 術(shù)諸如半導(dǎo)體光刻和CMOS加工來制造。根據(jù)一個實(shí)施方式，第一材料層包括至少一個接觸活性有機(jī)材料層的底電極，第 二材料層包括至少一個接觸活性有機(jī)材料層的頂電極。因此，提供了完整的電阻開關(guān)，其 中，活性有機(jī)材料層被夾在第一材料層和第二材料層之間，并且被第一材料層和第二材料 層包封和保護(hù)。根據(jù)另一個實(shí)施方式，該器件包括水平延伸的金屬條，所述金屬條與頂電極和底 電極之一相連。優(yōu)選地，金屬條在第一材料層上延伸，并沉積在第一材料層上。該金屬條可 以與第二金屬條一起形成縱橫條結(jié)構(gòu)，所述第二金屬條相對于第一金屬條以非零角度(諸 如90度)設(shè)置在第二材料層的頂部。因此，通過在襯底上設(shè)置由一個或多個以縱橫條布置 的金屬條連接的若干半導(dǎo)體疊層和電阻開關(guān)，可以形成現(xiàn)場可編程門陣列(FPGA)。根據(jù)另一個實(shí)施方式，半導(dǎo)體器件疊層包括包含PMOS晶體管和NMOS晶體管的 CMOS晶體管。因此，根據(jù)本發(fā)明的混雜電子器件可以通過節(jié)省空間的CMOS工藝來制造。根據(jù)另一實(shí)施方式，第一材料層和第二材料層之一或兩者的材料是氧氮化硅 (SiOxNy)和Si3N4或任何其他適于用作硬掩模的介電材料中的一種的介電材料。因此，第一 材料層和第二材料層可以用作分別用于形成一個或多個底電極和頂電極的硬掩模。根據(jù)另一個實(shí)施方式，第三材料層的材料是SiO、SiO2以及其他氧化物(例如 Gd203、Y203、Al203、BaSrTi03、BaTiO3)或氟化物(CaF2、LiF)中的一種的介電材料。根據(jù)一個實(shí)施方式，襯底包括半導(dǎo)體疊層，該疊層一般可包含多層應(yīng)變的或未應(yīng) 變的半導(dǎo)體層、介電材料層或金屬材料層或其組合，它們可以起到晶體管、二極管、電容器 的作用或者它們可以具有任意其他電子功能。根據(jù)另一實(shí)施方式，活性有機(jī)層可以是有機(jī)半導(dǎo)體、半導(dǎo)體p-n結(jié)、電阻開關(guān)材料 或?qū)щ娋酆衔镏械囊环N，或者可以是其組合，并且具有相應(yīng)的功能性。活性有機(jī)層也可以包
含右干層。根據(jù)另一實(shí)施方式，活性有機(jī)層由分子層或金屬-絕緣體-金屬(MIM)結(jié)組成， 并且形成顯示電阻開關(guān)特性的電阻開關(guān)。電阻開關(guān)可以通過金屬-聚合物-金屬體系形 成，其中聚合物含有半導(dǎo)體特性。此外，該材料可以顯示所謂的“燈絲開關(guān)效應(yīng)”(filament switch effect)0根據(jù)另一實(shí)施方式，用在MIM體系中的有機(jī)半導(dǎo)體材料可以是包括如下的組中的 聚合物聚(乙炔)、聚(吡咯)、聚(3-烷基噻吩)、聚苯胺、聚噻吩、聚(對苯硫醚)和聚(對 苯乙烯)(PPV)、聚吲哚、聚芘、聚咔唑、聚奧(polyazulene)、聚氮雜卓、聚(芴)和聚萘，但 并不局限于此。P型有機(jī)半導(dǎo)體例如是如下分子并五苯、并四苯并[2，3-b]噻吩、TIPS-并 五苯、α -聯(lián)六噻吩(a -sexithiophene)、低聚噻吩-芴衍生物、雙(亞乙基二硫代)四硫富 瓦烯(BEDT-TTF)、雙(4，5_ 二氫萘[l，2_d])四硫富瓦烯、酞菁銅(II)、八乙基卟啉合鉬，其 中僅記載了一些但并不局限于此。N-型有機(jī)半導(dǎo)體是如下分子富勒烯-C60、富勒烯-C70、富勒烯-C84、十六氟酞菁銅、內(nèi)-四(五氟苯基)卟啉合Pd(II)、l，4，5，8-萘四羧二酸酐、 茈-3，4，9，10-四羧二酸酐、N，N，- 二苯基-3，4，9，10-茈二甲酰亞胺、N，N，- 二辛基-3,4, 9，10-茈二甲酰亞胺(PTCDI-C8)、N，N，- 二苯基 _3，4，9，10-茈二甲酰亞胺(PTCDI-Ph)、7， 7,8,8-四氰醌二甲烷(TCNQ)、2，3，5，6-四氟-7，7，8，8-四氰醌二甲烷(F4TCNQ)，但并不局 限于此。根據(jù)另一實(shí)施方式，另一組適當(dāng)?shù)木酆衔锇ɡ缇?3-己基噻吩)(P3HT)、聚苯 胺、聚(苯乙烯)_分散紅I(PPV-DRl)、聚硅氧烷咔唑(PSX-Cz)、聚吡咯、聚(鄰氨基苯甲 酸)(PARA)和聚(苯胺-共-鄰氨基苯甲酸)(PANI-PARA)。聚合物通過至少一種具有高離 子遷移性的金屬(如Cu、Au、Ag等)接觸。上述聚合物的結(jié)構(gòu)式如下所示
— COOHCOOH COO-COO 一
自摻雜的PARAJ
自摻雜的PAN卜PARA‘
R H, COOH根據(jù)另一實(shí)施方式，適用于活性有機(jī)層的材料還包括或由在施加電場時顯示傳導(dǎo) 性變化的材料組成，這些材料諸如為電阻開關(guān)材料。電阻開關(guān)材料可以是含有如下組分的 材料，這些組分響應(yīng)于電場的施加而進(jìn)行電荷轉(zhuǎn)移。這個范疇的材料還包括響應(yīng)于電場的 施加而與連接的電極進(jìn)行電荷轉(zhuǎn)移的電阻開關(guān)材料。適當(dāng)?shù)碾姌O材料包括如Cu、Au、Ag等 的金屬。通常，這些被稱為電荷轉(zhuǎn)移復(fù)合物的材料是電荷供體-電荷受體復(fù)合物，其以至 少一種其中存在電荷由供體向受體片段的部分轉(zhuǎn)移的到激發(fā)態(tài)的電子電荷躍遷為特征。電 荷可以是電子或空穴。電荷轉(zhuǎn)移復(fù)合物中的供體分子和受體分子被定義為供體的最高被占據(jù)分子軌道(HOMO)和受體的最低被占據(jù)分子軌道(LUMO)彼此充分接近，結(jié)果在施加電場時，供體的 HOMO中的電荷可以轉(zhuǎn)移到受體的LUM0，反之亦然，這取決于電場方向。供體分子是在電荷轉(zhuǎn)移復(fù)合物形成期間貢獻(xiàn)電荷的分子。供體分子可以包含如下供體基團(tuán)中的一個或多個(Γ、S—、NR2, NAr2, NRH、NH2, NHCOR、OR、OH、0C0R、SR、SH、Br、I、Cl、F、R、Ar，但并不局限于此。它們可以是單個分子、低 聚物或聚合物。根據(jù)另一實(shí)施方式，活性有機(jī)層中的電阻開關(guān)材料包含下式之一的供體分子，但 并不局限于此
權(quán)利要求
1.一種制造電子器件的方法，所述方法包括提供包含半導(dǎo)體器件疊層的襯底(1)；在所述襯底上沉積第一材料層(3)，所述第一材料層C3)是絕緣層；在所述第一材料層( 上沉積活性有機(jī)材料層(6)；在所述活性有機(jī)材料層(6)上沉積第二材料層(8)，所述第二材料層(8)是絕緣層。
2.如權(quán)利要求1的方法，包括圖案化所述第一材料層(3)，以及利用所述第一材料層 (3)作為掩模形成用于接觸所述活性有機(jī)材料層(6)的底電極(2b)。
3.如權(quán)利要求1或2的方法，包括圖案化所述第二材料層(8)，以及利用所述第二材料 層(8)作為掩模形成用于接觸所述活性有機(jī)材料層(6)的頂電極Ce)。
4.如權(quán)利要求1至3中任意一項(xiàng)的方法，包括在所述第二材料層(8)和所述活性有機(jī) 材料層(6)之間沉積第三材料層(7)，所述第三材料層(7)是絕緣層，以及同時圖案化所述 第二材料層(8)與所述第三材料層(7)，并利用所述第二材料層(8)和所述第三材料層(7) 作為掩模，形成用于接觸所述活性有機(jī)材料層(6)的頂電極Ce)。
5.如權(quán)利要求4的方法，其中，圖案化所述第二材料層⑶和所述第三材料層(7)包括 刻蝕所述第二材料層(8)和所述第三材料層(7)，其中，所述第二材料層(8)和所述第三材 料層(7)具有不同的刻蝕速率。
6.如權(quán)利要求4至5中任意一項(xiàng)的方法，其中沉積所述第二材料層(8)利用不用等離 子體的沉積工藝來進(jìn)行，沉積所述第三材料層(7)利用等離子體沉積工藝來進(jìn)行。
7.如權(quán)利要求3至6中任意一項(xiàng)的方法，還包括沉積水平延伸的金屬條(5，9)，所述金 屬條與所述頂電極Oc)和所述底電極Ob)之一相連。
8.一種電子器件，其包括包含半導(dǎo)體器件疊層的襯底(1)；所述襯底上的第一材料層(3)，所述第一材料層C3)是絕緣層；所述第一材料層( 上的活性有機(jī)材料層(6)；以及所述活性有機(jī)材料層(6)上的第二材料層(8)，所述第二材料層(8)是絕緣層。
9.如權(quán)利要求8的器件，其中，所述第一材料層C3)包括至少一個接觸所述活性有機(jī)材 料層(6)的底電極(2b)，所述第二材料層(8)包括至少一個接觸所述活性有機(jī)材料層(6) 的頂電極Ce)。
10.如權(quán)利要求8或9的器件，包括處于所述第二材料層(8)和所述活性有機(jī)材料層 (6)之間的第三材料層(7)，所述第三材料層(7)是絕緣層。
11.如權(quán)利要求8至10中任意一項(xiàng)的器件，包括水平延伸的金屬條(5，9)，所述金屬條 與頂電極Oc)和底電極Qb)之一相連。
12.如權(quán)利要求8至11中任意一項(xiàng)的器件，其中，所述半導(dǎo)體器件疊層包括CMOS器件， 所述CMOS器件包含PMOS晶體管和NMOS晶體管。
13.如權(quán)利要求8至12中任意一項(xiàng)的器件，其中，所述第一材料層C3)和所述第二材料 層(8)中的至少之一的材料是氧氮化硅(SixONy)和Si3N4之一的介電材料。
14.如權(quán)利要求8至13中任意一項(xiàng)的器件，其中，所述第三材料層(7)的材料是SiO、 SiO2, Gd203、Y2O3> A1203、BaSrTiO3^BaTiO3以及包括CaF2、LiF在內(nèi)的氟化物中的一種的介電 材料。
15.如權(quán)利要求8至14中任意一項(xiàng)的器件，其中，所述活性有機(jī)層是有機(jī)半導(dǎo)體、半導(dǎo) 體p-n結(jié)、電阻開關(guān)材料或?qū)щ娋酆衔镏械囊环N或其組合的層。
全文摘要
本發(fā)明涉及電子混雜器件，以及涉及制造該電子器件的方法，所述方法包括提供包含半導(dǎo)體器件疊層的襯底；在所述襯底上沉積第一材料層，所述第一材料層(3)是絕緣層；在所述第一材料層上沉積活性有機(jī)材料層；在所述活性有機(jī)材料層上沉積第二材料層，所述第二材料層是絕緣層。
文檔編號H01L21/027GK102110643SQ20101054657
公開日2011年6月29日 申請日期2010年11月12日 優(yōu)先權(quán)日2009年11月12日
發(fā)明者佐伊·卡里披都, 加布里埃爾·內(nèi)爾斯, 尼克勞斯·科諾, 西爾維亞·羅塞利, 阿孟和·柏蒙蒂·茲賴, 雷內(nèi)·懷茲 申請人:索尼公司